JPH0757098A - 画像データ記憶装置 - Google Patents
画像データ記憶装置Info
- Publication number
- JPH0757098A JPH0757098A JP5202314A JP20231493A JPH0757098A JP H0757098 A JPH0757098 A JP H0757098A JP 5202314 A JP5202314 A JP 5202314A JP 20231493 A JP20231493 A JP 20231493A JP H0757098 A JPH0757098 A JP H0757098A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- image data
- memory capacity
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Memory System (AREA)
- Image Input (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【目的】 メモリ容量に応じた画像データ処理を可能に
する。 【構成】 ＣＰＵ14は、メモリ３における現在使用可能
なデータ容量を、予め決められたデータ数と、総メモリ
容量と、現在のアドレスとから算出し、その算出値を表
示部13に表示させる。
する。 【構成】 ＣＰＵ14は、メモリ３における現在使用可能
なデータ容量を、予め決められたデータ数と、総メモリ
容量と、現在のアドレスとから算出し、その算出値を表
示部13に表示させる。
Description
【０００１】
【産業上の利用分野】本発明は、ビデオプリンタに適用
され、画像データを効率よく記憶する画像データ記憶装
置に関する。
され、画像データを効率よく記憶する画像データ記憶装
置に関する。
【０００２】
【従来の技術】従来、民生用の低価格のビデオプリンタ
等の画像記憶部においては、製品のコストアップを極力
避けるために、画像記憶用のメモリ容量としては、通
常、１フレーム(１ページ)分ないしそれ以下のメモリ容
量しか搭載しない。このため、一度に記憶できる画像デ
ータは多くても１フレーム程度分である。
等の画像記憶部においては、製品のコストアップを極力
避けるために、画像記憶用のメモリ容量としては、通
常、１フレーム(１ページ)分ないしそれ以下のメモリ容
量しか搭載しない。このため、一度に記憶できる画像デ
ータは多くても１フレーム程度分である。
【０００３】一定のメモリ容量で多数の画像データを記
憶する処理方法として、画像データのサンプリング数や
１画素当たりのビット数の削減，記憶領域の制御，ＤＣ
ＴやＤＣＰＭを用いた画像データの圧縮等がある。
憶する処理方法として、画像データのサンプリング数や
１画素当たりのビット数の削減，記憶領域の制御，ＤＣ
ＴやＤＣＰＭを用いた画像データの圧縮等がある。
【０００４】
【発明が解決しようとする課題】しかし前記従来のいず
れの方法も画像データの劣化の原因となるので(圧縮法
のうち可逆再生可能なものを除く)、特に、プリント画
等の鑑賞用データの処理方法としては好ましくない。
れの方法も画像データの劣化の原因となるので(圧縮法
のうち可逆再生可能なものを除く)、特に、プリント画
等の鑑賞用データの処理方法としては好ましくない。
【０００５】本発明の目的は、メモリ容量に応じた画像
データ処理を可能にした画像データ記憶装置を提供する
ことにある。
データ処理を可能にした画像データ記憶装置を提供する
ことにある。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、画像データを圧縮して、その圧縮したデ
ータをメモリに出力することと、画像データを圧縮しな
いでメモリに出力することが可能な画像データ記憶装置
において、指定されたメモリ内の空き領域のメモリ容量
をメモリの行方向のアドレス情報を利用して算出するメ
モリ容量算出手段と、この算出されたメモリ容量と予め
定められた設定値とを比較して比較結果をデコードし
て、デコード信号を発生する比較手段と、このデコード
信号に従って、残メモリ容量が前記設定値以下のときに
表示信号を出力する表示制御手段とを備えたことを特徴
とする。
め、本発明は、画像データを圧縮して、その圧縮したデ
ータをメモリに出力することと、画像データを圧縮しな
いでメモリに出力することが可能な画像データ記憶装置
において、指定されたメモリ内の空き領域のメモリ容量
をメモリの行方向のアドレス情報を利用して算出するメ
モリ容量算出手段と、この算出されたメモリ容量と予め
定められた設定値とを比較して比較結果をデコードし
て、デコード信号を発生する比較手段と、このデコード
信号に従って、残メモリ容量が前記設定値以下のときに
表示信号を出力する表示制御手段とを備えたことを特徴
とする。
【０００７】また前記画像データ記憶装置において、指
定されたメモリ内の空き領域のメモリ容量をメモリの行
方向のアドレス情報を利用して算出するメモリ容量算出
手段と、この算出されたメモリ容量と予め定められた設
定値とを比較して比較結果をデコードして、デコード信
号を発生する比較手段と、このデコード信号に応じて、
データ圧縮した場合と、データ非圧縮の場合とにおいて
メモリに記憶可能なデータ数を表示する表示手段とを備
えたことを特徴とする。
定されたメモリ内の空き領域のメモリ容量をメモリの行
方向のアドレス情報を利用して算出するメモリ容量算出
手段と、この算出されたメモリ容量と予め定められた設
定値とを比較して比較結果をデコードして、デコード信
号を発生する比較手段と、このデコード信号に応じて、
データ圧縮した場合と、データ非圧縮の場合とにおいて
メモリに記憶可能なデータ数を表示する表示手段とを備
えたことを特徴とする。
【０００８】また前記画像データ記憶装置において、指
定されたメモリ内の空き領域のメモリ容量をメモリの行
方向のアドレス情報を利用して算出するメモリ容量算出
手段と、この算出されたメモリ容量と予め定められた設
定値とを比較して比較結果をデコードして、デコード信
号を発生する比較手段と、このデコード信号に従って、
入力データをデータ圧縮してメモリに入力するか、ある
いは入力データを非圧縮状態でメモリに入力するかを選
択する選択手段と、この選択手段によって選択されてメ
モリに入力されるデータを所定のメモリ領域に格納する
メモリコントローラとを備えたことを特徴とする。
定されたメモリ内の空き領域のメモリ容量をメモリの行
方向のアドレス情報を利用して算出するメモリ容量算出
手段と、この算出されたメモリ容量と予め定められた設
定値とを比較して比較結果をデコードして、デコード信
号を発生する比較手段と、このデコード信号に従って、
入力データをデータ圧縮してメモリに入力するか、ある
いは入力データを非圧縮状態でメモリに入力するかを選
択する選択手段と、この選択手段によって選択されてメ
モリに入力されるデータを所定のメモリ領域に格納する
メモリコントローラとを備えたことを特徴とする。
【０００９】
【作用】前記構成の画像データ記憶装置では、現在の使
用可能なデータ容量を、予め決められたデータ数と、総
メモリ容量と、現在のアドレスとから算出し、この算出
値に基づいて記憶可能な残データ容量の概略値が分か
る。
用可能なデータ容量を、予め決められたデータ数と、総
メモリ容量と、現在のアドレスとから算出し、この算出
値に基づいて記憶可能な残データ容量の概略値が分か
る。
【００１０】またデータ圧縮した場合と、データ非圧縮
の場合とで記憶可能なデータ数が分かることによって、
記憶可能な画像枚数の組み合わせが分かる。
の場合とで記憶可能なデータ数が分かることによって、
記憶可能な画像枚数の組み合わせが分かる。
【００１１】またデータ非圧縮で記憶するか、データ圧
縮して記憶するかの選択が可能で、しかもメモリコント
ローラによるメモリ領域への格納にて非圧縮データが記
憶できない場合でも誤って記憶することがない。
縮して記憶するかの選択が可能で、しかもメモリコント
ローラによるメモリ領域への格納にて非圧縮データが記
憶できない場合でも誤って記憶することがない。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００１３】図１は本発明の一実施例の回路構成を示す
ブロック図であり、１はデータ圧縮部、２はデータ圧縮
モードとデータ非圧縮モードの選択を可能にするデータ
選択回路、３はＤＲＡＭ等のメモリ、４はマルチプレク
サ、５，６はデコーダ、７は水平アドレスカウンタ、８
は垂直アドレスカウンタ、９，10はアンド回路、11はタ
イミング信号発生部、12はＬＥＤ等からなる表示部13を
駆動する表示ドライバ、14は前記各部をコントロールす
るＣＰＵである。
ブロック図であり、１はデータ圧縮部、２はデータ圧縮
モードとデータ非圧縮モードの選択を可能にするデータ
選択回路、３はＤＲＡＭ等のメモリ、４はマルチプレク
サ、５，６はデコーダ、７は水平アドレスカウンタ、８
は垂直アドレスカウンタ、９，10はアンド回路、11はタ
イミング信号発生部、12はＬＥＤ等からなる表示部13を
駆動する表示ドライバ、14は前記各部をコントロールす
るＣＰＵである。
【００１４】前記データ圧縮部１は、完全固定長化可能
とし、ＡＤＰＣＭ等の圧縮アルゴリズムによるものの他
に、サンプリングクロックや、ビット数，取込範囲の制
限によるデータ数削除手段が使用可能である。
とし、ＡＤＰＣＭ等の圧縮アルゴリズムによるものの他
に、サンプリングクロックや、ビット数，取込範囲の制
限によるデータ数削除手段が使用可能である。
【００１５】前記マルチプレクサ４と、デコーダ５，６
と、水平アドレスカウンタ７と、垂直アドレスカウンタ
８と、アンド回路９，10と、タイミング信号発生部11と
でメモリコントローラ15が構成される。
と、水平アドレスカウンタ７と、垂直アドレスカウンタ
８と、アンド回路９，10と、タイミング信号発生部11と
でメモリコントローラ15が構成される。
【００１６】図２は図１のメモリ３の構成を示す説明図
であり、メモリ３は、説明の便宜上、データ非圧縮の場
合に１行に１Ｈ分のデータが記憶できるような構成と
し、２フレーム(２画面)分の画像データが記憶でき、デ
ータ圧縮する場合には、圧縮率を１／Ｎ(Ｎ＝正の整数)
とし、１行にＮ×Ｈ分のデータが記憶されるものとす
る。
であり、メモリ３は、説明の便宜上、データ非圧縮の場
合に１行に１Ｈ分のデータが記憶できるような構成と
し、２フレーム(２画面)分の画像データが記憶でき、デ
ータ圧縮する場合には、圧縮率を１／Ｎ(Ｎ＝正の整数)
とし、１行にＮ×Ｈ分のデータが記憶されるものとす
る。
【００１７】メモリ３の列数(columnアドレスでアドレ
スされるアドレス数)をｕ、行数(rowアドレスでアドレ
スされるアドレス数)をｖとする。またデータの非圧
縮，圧縮の場合に占有するメモリ３の１フレーム分の行
アドレス数をそれぞれＹ，ｙとする。以下、メモリ３の
行ｍ，列アドレスｌでアドレスされるデータを(ｍ，ｌ)
で表すことにする。
スされるアドレス数)をｕ、行数(rowアドレスでアドレ
スされるアドレス数)をｖとする。またデータの非圧
縮，圧縮の場合に占有するメモリ３の１フレーム分の行
アドレス数をそれぞれＹ，ｙとする。以下、メモリ３の
行ｍ，列アドレスｌでアドレスされるデータを(ｍ，ｌ)
で表すことにする。
【００１８】ここでメモリ３において、ｍ行までデータ
が記憶されているとすると、データ非圧縮の場合に記憶
できるフレーム数Ｋは、
が記憶されているとすると、データ非圧縮の場合に記憶
できるフレーム数Ｋは、
【００１９】
【数１】Ｋ′＝(ｖ−ｍ)／Ｙ で表されるＫ′のうちＫ≦Ｋ′を満たす最大の正の整数
である。
である。
【００２０】また１／４圧縮の場合に記憶できるフレー
ム数ｋは、
ム数ｋは、
【００２１】
【数２】ｋ′＝(ｖ−ｍ)／ｙ で表されるｋ′のうちｋ≦ｋ′を満たす最大の正の整数
である。
である。
【００２２】図２において、斜線部分の１領域分で１／
４圧縮１画面分のデータを記憶できる(ｙ部分)。また斜
線部分の連続する４領域分で非圧縮１画面分のデータを
記憶できる(Ｙ部分)。
４圧縮１画面分のデータを記憶できる(ｙ部分)。また斜
線部分の連続する４領域分で非圧縮１画面分のデータを
記憶できる(Ｙ部分)。
【００２３】図３は図１の各信号のタイミングチャート
であり、水平アドレスカウンタ７は、水平クロックカウ
ントイネーブル(／ＣＬＫＥ)が“Ｌ”の期間、水平クロ
ック信号をカウントする。また垂直アドレスカウンタ８
は、Ｈ同期信号カウントイネーブル(／ＨＥ)が“Ｌ”の
期間、Ｈ同期信号をカウントする。ここで水平クロック
カウンタとは、画像データのサンプリングクロック(Ｄ
ＯＴＣＬＫ)である。
であり、水平アドレスカウンタ７は、水平クロックカウ
ントイネーブル(／ＣＬＫＥ)が“Ｌ”の期間、水平クロ
ック信号をカウントする。また垂直アドレスカウンタ８
は、Ｈ同期信号カウントイネーブル(／ＨＥ)が“Ｌ”の
期間、Ｈ同期信号をカウントする。ここで水平クロック
カウンタとは、画像データのサンプリングクロック(Ｄ
ＯＴＣＬＫ)である。
【００２４】前記Ｋ，ｋの値はＣＰＵ14によるソフトウ
ェア演算で容易に算出できる。ＣＰＵ14は、表示ドライ
バ12を介してＫ，ｋの値を表示部13に表示させる。この
表示によりユーザは、メモリ３に記憶できる画面数をデ
ータ圧縮の場合とデータ非圧縮の場合の両方のモードで
知ることができる。
ェア演算で容易に算出できる。ＣＰＵ14は、表示ドライ
バ12を介してＫ，ｋの値を表示部13に表示させる。この
表示によりユーザは、メモリ３に記憶できる画面数をデ
ータ圧縮の場合とデータ非圧縮の場合の両方のモードで
知ることができる。
【００２５】ここで一例としてメモリ３にｍ行までデー
タが記憶されており、Ｋ＝１，ｋ＝４で、圧縮率が１／
４に設定されている場合について説明する。このとき
は、
タが記憶されており、Ｋ＝１，ｋ＝４で、圧縮率が１／
４に設定されている場合について説明する。このとき
は、
【００２６】
【数３】Ｙ＝４×ｙ の関係がある。
【００２７】この場合は、データの圧縮，非圧縮の両モ
ードでの記憶が可能であるので、ユーザが操作スイッチ
(図示せず)を用いて圧縮／非圧縮切換信号をＣＰＵ14へ
入力すると、ＣＰＵ14がデータ選択回路２への制御信号
を切換えて、モードの設定がなされることになる。Ｋ＝
０，ｋ＞０の場合は自動的に圧縮モードを選択する(Ｋ
＞０，ｋ＝０の場合は原理的に存在しない)。
ードでの記憶が可能であるので、ユーザが操作スイッチ
(図示せず)を用いて圧縮／非圧縮切換信号をＣＰＵ14へ
入力すると、ＣＰＵ14がデータ選択回路２への制御信号
を切換えて、モードの設定がなされることになる。Ｋ＝
０，ｋ＞０の場合は自動的に圧縮モードを選択する(Ｋ
＞０，ｋ＝０の場合は原理的に存在しない)。
【００２８】ここで圧縮モードが選択された場合、デー
タ圧縮部１によって圧縮されたデータはメモリコントロ
ーラ15によってメモリ３に記憶される。行アドレスは
(ｍ＋１)より開始され、また１画面記憶終了後の行アド
レスは(ｍ＋ｙ)となる。記憶処理の終了後は、前記信号
(／ＨＥ)，(／ＣＬＫＥ)が共に“Ｈ”となるので、次の
イネーブルパルスが発生するまで、すなわち次の記憶動
作がトリガされるまで行，列アドレス共に保持される。
行アドレス，列アドレス共にＣＰＵ14に入力されて、前
記(数１)，(数２)の演算がなされ、Ｋ＝０，ｋ＝３とな
る。この値はＣＰＵ14の制御によって表示部13に表示さ
れる。
タ圧縮部１によって圧縮されたデータはメモリコントロ
ーラ15によってメモリ３に記憶される。行アドレスは
(ｍ＋１)より開始され、また１画面記憶終了後の行アド
レスは(ｍ＋ｙ)となる。記憶処理の終了後は、前記信号
(／ＨＥ)，(／ＣＬＫＥ)が共に“Ｈ”となるので、次の
イネーブルパルスが発生するまで、すなわち次の記憶動
作がトリガされるまで行，列アドレス共に保持される。
行アドレス，列アドレス共にＣＰＵ14に入力されて、前
記(数１)，(数２)の演算がなされ、Ｋ＝０，ｋ＝３とな
る。この値はＣＰＵ14の制御によって表示部13に表示さ
れる。
【００２９】また非圧縮モードが選択された場合、入力
データは圧縮されずにメモリコントローラ15によってメ
モリ３に書き込まれる。行アドレスは(ｍ＋１)より開始
され、また１画面記憶終了後の行アドレスは(ｍ＋Ｙ)と
なり、Ｋ＝０，ｋ＝０が表示部13に表示される。前記
Ｋ，ｋが他の値の場合の動作も同様である。
データは圧縮されずにメモリコントローラ15によってメ
モリ３に書き込まれる。行アドレスは(ｍ＋１)より開始
され、また１画面記憶終了後の行アドレスは(ｍ＋Ｙ)と
なり、Ｋ＝０，ｋ＝０が表示部13に表示される。前記
Ｋ，ｋが他の値の場合の動作も同様である。
【００３０】なお、上述した説明でメモリ３の空き領域
のメモリ容量を算出するメモリ容量算出手段，圧縮／非
圧縮データを選択する手段，表示部13へ表示信号を出力
する表示制御手段等をＣＰＵ14によるソフトウェア処理
としたが、これらの手段の機能はレジスタと比較器，デ
コーダ等からなるハードウェアでも容易に達成できる。
のメモリ容量を算出するメモリ容量算出手段，圧縮／非
圧縮データを選択する手段，表示部13へ表示信号を出力
する表示制御手段等をＣＰＵ14によるソフトウェア処理
としたが、これらの手段の機能はレジスタと比較器，デ
コーダ等からなるハードウェアでも容易に達成できる。
【００３１】またデータ非圧縮の場合の画面１Ｈのデー
タが、メモリ３の１行にちょうど記憶されるとして説明
したが、そうでない場合も行アドレスと共に、列アドレ
スを利用すれば同様の効果が得られる。
タが、メモリ３の１行にちょうど記憶されるとして説明
したが、そうでない場合も行アドレスと共に、列アドレ
スを利用すれば同様の効果が得られる。
【００３２】
【発明の効果】以上説明したように、本発明の画像デー
タ記憶装置は、請求項１記載の構成によれば、現在の使
用可能なデータ容量を、予め決められたデータ数と、総
メモリ容量と、現在のアドレスとから算出するので算出
構成が簡単であって、しかもこの算出値に基づいて記憶
可能な残データ容量の概略値が表示されて、容易に分か
る。
タ記憶装置は、請求項１記載の構成によれば、現在の使
用可能なデータ容量を、予め決められたデータ数と、総
メモリ容量と、現在のアドレスとから算出するので算出
構成が簡単であって、しかもこの算出値に基づいて記憶
可能な残データ容量の概略値が表示されて、容易に分か
る。
【００３３】請求項２記載の構成によれば、データ圧縮
した場合と、データ非圧縮の場合とで記憶可能なデータ
数が分かることによって、記憶可能な画像枚数の組み合
わせが表示によって容易に分かる。
した場合と、データ非圧縮の場合とで記憶可能なデータ
数が分かることによって、記憶可能な画像枚数の組み合
わせが表示によって容易に分かる。
【００３４】請求項３記載の構成によれば、データ非圧
縮で記憶するか、データ圧縮して記憶するかの選択がで
き、しかもメモリコントローラによるメモリ領域への格
納にて非圧縮データが記憶できない場合でも誤って記憶
することをなくせる。
縮で記憶するか、データ圧縮して記憶するかの選択がで
き、しかもメモリコントローラによるメモリ領域への格
納にて非圧縮データが記憶できない場合でも誤って記憶
することをなくせる。
【図１】本発明の画像データ記憶装置の一実施例の回路
構成を示すブロック図である。
構成を示すブロック図である。
【図２】図１のメモリの構成を示す説明図である。
【図３】図１の各信号のタイミングチャートである。
１…データ圧縮部、 ２…データ選択回路、 ３…メモ
リ、 ４…マルチプレクサ、 ５，６…デコーダ、 ７
…水平アドレスカウンタ、 ８…垂直アドレスカウン
タ、 ９，10…アンド回路、 11…タイミング信号発生
部、 12…表示ドライバ、 13…表示部、 14…ＣＰ
Ｕ。
リ、 ４…マルチプレクサ、 ５，６…デコーダ、 ７
…水平アドレスカウンタ、 ８…垂直アドレスカウン
タ、 ９，10…アンド回路、 11…タイミング信号発生
部、 12…表示ドライバ、 13…表示部、 14…ＣＰ
Ｕ。
Claims (3)
- 【請求項１】 画像データを圧縮して、その圧縮したデ
ータをメモリに出力することと、画像データを圧縮しな
いでメモリに出力することが可能な画像データ記憶装置
において、指定されたメモリ内の空き領域のメモリ容量
をメモリの行方向のアドレス情報を利用して算出するメ
モリ容量算出手段と、この算出されたメモリ容量と予め
定められた設定値とを比較して比較結果をデコードし
て、デコード信号を発生する比較手段と、このデコード
信号に従って、残メモリ容量が前記設定値以下のときに
表示信号を出力する表示制御手段とを備えたことを特徴
とする画像データ記憶装置。 - 【請求項２】 画像データを圧縮して、その圧縮したデ
ータをメモリに出力することと、画像データを圧縮しな
いでメモリに出力することが可能な画像データ記憶装置
において、指定されたメモリ内の空き領域のメモリ容量
をメモリの行方向のアドレス情報を利用して算出するメ
モリ容量算出手段と、この算出されたメモリ容量と予め
定められた設定値とを比較して比較結果をデコードし
て、デコード信号を発生する比較手段と、このデコード
信号に応じて、データ圧縮した場合と、データ非圧縮の
場合とにおいてメモリに記憶可能なデータ数を表示する
表示手段とを備えたことを特徴とする画像データ記憶装
置。 - 【請求項３】 画像データを圧縮して、その圧縮したデ
ータをメモリに出力することと、画像データを圧縮しな
いでメモリに出力することが可能な画像データ記憶装置
において、指定されたメモリ内の空き領域のメモリ容量
をメモリの行方向のアドレス情報を利用して算出するメ
モリ容量算出手段と、この算出されたメモリ容量と予め
定められた設定値とを比較して比較結果をデコードし
て、デコード信号を発生する比較手段と、このデコード
信号に従って、入力データをデータ圧縮してメモリに入
力するか、あるいは入力データを非圧縮状態でメモリに
入力するかを選択する選択手段と、この選択手段によっ
て選択されてメモリに入力されるデータを所定のメモリ
領域に格納するメモリコントローラとを備えたことを特
徴とする画像データ記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5202314A JPH0757098A (ja) | 1993-08-16 | 1993-08-16 | 画像データ記憶装置 |
| US08/288,716 US5703628A (en) | 1993-08-16 | 1994-08-12 | Image data store device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5202314A JPH0757098A (ja) | 1993-08-16 | 1993-08-16 | 画像データ記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0757098A true JPH0757098A (ja) | 1995-03-03 |
Family
ID=16455498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5202314A Pending JPH0757098A (ja) | 1993-08-16 | 1993-08-16 | 画像データ記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5703628A (ja) |
| JP (1) | JPH0757098A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8339657B2 (en) | 2006-03-31 | 2012-12-25 | Brother Kogyo Kabushiki Kaisha | Image data processing apparatus |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3721234B2 (ja) * | 1996-10-07 | 2005-11-30 | 富士写真フイルム株式会社 | プリンタ・システムおよびその動作制御方法 |
| JP3915170B2 (ja) * | 1997-05-26 | 2007-05-16 | コニカミノルタホールディングス株式会社 | 画像形成装置 |
| US6219467B1 (en) * | 1997-07-15 | 2001-04-17 | Fuji Photo Film Co. Ltd. | Image processing device |
| JP4053115B2 (ja) | 1997-09-22 | 2008-02-27 | 富士通株式会社 | 文書画像データの記憶制御方式 |
| US7519268B2 (en) * | 1998-04-14 | 2009-04-14 | Nikon Corporation | Image recording apparatus, dynamic image processing apparatus, dynamic image reproduction apparatus, dynamic image recording apparatus, information recording / reproduction apparatus and methods employed therein, recording medium with computer program stored therein |
| US6243081B1 (en) * | 1998-07-31 | 2001-06-05 | Hewlett-Packard Company | Data structure for efficient retrieval of compressed texture data from a memory system |
| KR20110024525A (ko) * | 2009-09-02 | 2011-03-09 | 삼성전자주식회사 | 장면 인식 영상 설정 방법 및 이를 실현하는 디지털 촬영 장치 |
| US11728003B2 (en) * | 2020-05-12 | 2023-08-15 | Qualcomm Incorporated | System and memory with configurable error-correction code (ECC) data protection and related methods |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001786A (en) * | 1975-07-21 | 1977-01-04 | Sperry Rand Corporation | Automatic configuration of main storage addressing ranges |
| JPS6194087A (ja) * | 1984-10-15 | 1986-05-12 | 松下電器産業株式会社 | 表示装置 |
| JPS61137186A (ja) * | 1984-12-07 | 1986-06-24 | 株式会社東芝 | 表示制御装置 |
| US4974097A (en) * | 1986-11-18 | 1990-11-27 | Canon Kabushiki Kaisha | Data communication apparatus |
| US5027313A (en) * | 1988-08-25 | 1991-06-25 | Compaq Computer Corporation | Apparatus for determining maximum usable memory size |
| US5250933A (en) * | 1989-03-02 | 1993-10-05 | Hewlett-Packard Company | Method and apparatus for the simultaneous display of one or more selected images |
| US5014128A (en) * | 1989-04-24 | 1991-05-07 | Atronics International Inc. | Video interface circuit for displaying capturing and mixing a live video image with computer graphics on a video monitor |
| US5159681A (en) * | 1989-08-11 | 1992-10-27 | Lexmark International, Inc. | Page printer memory allocation |
| DE69026686T2 (de) * | 1989-11-22 | 1996-10-02 | Sony Corp | Drucker für Videobilddruck |
| US5283667A (en) * | 1989-12-18 | 1994-02-01 | Ricoh Company, Ltd. | Electronic filing apparatus provided with a multiple processing function when image data is displayed |
| US5220440A (en) * | 1990-10-10 | 1993-06-15 | Fuji Xerox Co., Ltd. | Data compression method having a fixed ratio of compression for image data, and image data compression device |
| US5253077A (en) * | 1990-10-10 | 1993-10-12 | Fuji Xerox Co., Ltd. | Method of controlling digital copying machine |
| US5251297A (en) * | 1990-10-10 | 1993-10-05 | Fuji Xerox Co., Ltd. | Picture image processing system for entering batches of original documents to provide corresponding picture image datafiles |
| US5263136A (en) * | 1991-04-30 | 1993-11-16 | Optigraphics Corporation | System for managing tiled images using multiple resolutions |
| US5170251A (en) * | 1991-05-16 | 1992-12-08 | Sony Corporation Of America | Method and apparatus for storing high definition video data for interlace or progressive access |
| US5239651A (en) * | 1991-12-30 | 1993-08-24 | Sun Microsystems, Inc. | Method of and apparatus for arbitration based on the availability of resources |
| JP3428046B2 (ja) * | 1992-11-02 | 2003-07-22 | 富士通株式会社 | データ取り込み制御装置 |
-
1993
- 1993-08-16 JP JP5202314A patent/JPH0757098A/ja active Pending
-
1994
- 1994-08-12 US US08/288,716 patent/US5703628A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8339657B2 (en) | 2006-03-31 | 2012-12-25 | Brother Kogyo Kabushiki Kaisha | Image data processing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US5703628A (en) | 1997-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7696988B2 (en) | Selective use of LCD overdrive for reducing motion artifacts in an LCD device | |
| US20090086818A1 (en) | Frame buffer memory operating method used to decompress compressed moving pictures, and decoding apparatus adapted to frame buffer memory operating method | |
| JPH08202318A (ja) | 記憶性を有する表示装置の表示制御方法及びその表示システム | |
| JPH06303423A (ja) | 複合様式・複合信号源映像信号結合システム | |
| JPH10511526A (ja) | 圧縮されたビデオデータを復号化し、表示するメモリコントローラ | |
| EP2648180A2 (en) | Image reproduction apparatus and method for simultaneously displaying multiple moving-image thumbnails | |
| KR20050026850A (ko) | 이미지 디스플레이 방법, 이미지 디스플레이 프로그램 및이미지 디스플레이 장치 | |
| JPH05183757A (ja) | 画像処理方法及び装置 | |
| JPH0757098A (ja) | 画像データ記憶装置 | |
| US5892522A (en) | Method and apparatus for addressing a memory area of an MPEG decoder | |
| JP4491295B2 (ja) | 画像再生方法及び画像再生装置 | |
| JP3014935B2 (ja) | 飛越走査方式のオンスクリーンディスプレー回路 | |
| US7068847B1 (en) | High-resolution still picture decoding device | |
| JPH10126781A (ja) | 復号化装置 | |
| US9792884B2 (en) | Image processing apparatus and image processing method | |
| KR100231646B1 (ko) | 브이씨알에서의 캡션 데이터 구간 반복 제어방법 | |
| KR100223876B1 (ko) | 비디오 포맷 변환장치 | |
| KR100571245B1 (ko) | 카메라 영상 압축 장치 | |
| JP3024243B2 (ja) | 画像再生装置 | |
| JP2003087790A (ja) | 画像データの圧縮方法、および画像データ出力装置 | |
| JPH0646299A (ja) | 画像表示装置 | |
| JPH10340077A (ja) | 画像表示装置 | |
| KR970060942A (ko) | Mpeg 디코더의 사용 메모리감소방법 | |
| JPS61192185A (ja) | ２画面テレビ受信機 | |
| JPH07236118A (ja) | 情報記録再生装置 |