JPH10340077A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH10340077A JPH10340077A JP9150583A JP15058397A JPH10340077A JP H10340077 A JPH10340077 A JP H10340077A JP 9150583 A JP9150583 A JP 9150583A JP 15058397 A JP15058397 A JP 15058397A JP H10340077 A JPH10340077 A JP H10340077A
- Authority
- JP
- Japan
- Prior art keywords
- image
- display
- graphics
- decoded
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 動画とグラフィックス画像とを同時に表示す
る際に、装置全体として、非常に多くのメモリを必要と
する。 【解決手段】 入力されたビデオストリームから参照画
像及び復号画像を得る画像圧縮デコーダ３と、グラフィ
ックス画像を生成するＣＰＵ１２と、画像圧縮デコーダ
３で得られた参照画像及び復号画像とＣＰＵ１２で生成
されたグラフィックス画像とを記憶するＲＡＭ４と、Ｒ
ＡＭ４に記憶された画像を表示画像として出力する第１
及び第２の表示処理部５，１１とを備え、ＲＡＭ４は、
動作状況に応じて、参照画像及び復号画像を記憶する領
域２０，２１及びグラフィックス画像を記憶する領域２
２が変更される。
る際に、装置全体として、非常に多くのメモリを必要と
する。 【解決手段】 入力されたビデオストリームから参照画
像及び復号画像を得る画像圧縮デコーダ３と、グラフィ
ックス画像を生成するＣＰＵ１２と、画像圧縮デコーダ
３で得られた参照画像及び復号画像とＣＰＵ１２で生成
されたグラフィックス画像とを記憶するＲＡＭ４と、Ｒ
ＡＭ４に記憶された画像を表示画像として出力する第１
及び第２の表示処理部５，１１とを備え、ＲＡＭ４は、
動作状況に応じて、参照画像及び復号画像を記憶する領
域２０，２１及びグラフィックス画像を記憶する領域２
２が変更される。
Description
【０００１】
【産業上の利用分野】本発明は、画像圧縮された動画
と、プロセッサにより生成されるグラフィックス画像と
を同時に表示できるＡＶパソコンなどの画像表示装置に
関するものである。
と、プロセッサにより生成されるグラフィックス画像と
を同時に表示できるＡＶパソコンなどの画像表示装置に
関するものである。
【０００２】
【従来の技術】従来の画像表示装置として、動画を、Ｍ
ＰＥＧ２などの画像圧縮方式で圧縮して得られるビデオ
ストリームを入力とし、このビデオストリームを復号し
て得られる動画と、プロセッサにより生成されるグラフ
ィックス画像とを同時に表示する画像表示装置がある。
ＰＥＧ２などの画像圧縮方式で圧縮して得られるビデオ
ストリームを入力とし、このビデオストリームを復号し
て得られる動画と、プロセッサにより生成されるグラフ
ィックス画像とを同時に表示する画像表示装置がある。
【０００３】このような画像表示装置においては、ビデ
オストリームを専用の復号化部で復号し、復号された動
画信号を表示のための動画処理や制御を行うブロックに
入力していた（例えば、「パソコンがテレビと融合」日
経エレクトロニクス、日経ＢＰ社、１２５頁〜１３６
頁、１９９４年１０月２４日号）。
オストリームを専用の復号化部で復号し、復号された動
画信号を表示のための動画処理や制御を行うブロックに
入力していた（例えば、「パソコンがテレビと融合」日
経エレクトロニクス、日経ＢＰ社、１２５頁〜１３６
頁、１９９４年１０月２４日号）。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の画像表示装置においては、大容量のメモリが
必要となる。
うな従来の画像表示装置においては、大容量のメモリが
必要となる。
【０００５】画像圧縮デコーダは、復号化の際に動き補
償を行うために、参照画像を記憶しておくためのフレー
ムメモリを必要とする。また、参照画像以外の表示画像
を一時記憶するためのメモリも必要である。また、これ
とは別に、復号された後の動画とグラフィックス画像と
を同時に表示する際に、表示画像を一時記憶するための
フレームメモリが必要である。このため、装置全体とし
て、非常に多くのメモリを必要とするという課題があ
る。
償を行うために、参照画像を記憶しておくためのフレー
ムメモリを必要とする。また、参照画像以外の表示画像
を一時記憶するためのメモリも必要である。また、これ
とは別に、復号された後の動画とグラフィックス画像と
を同時に表示する際に、表示画像を一時記憶するための
フレームメモリが必要である。このため、装置全体とし
て、非常に多くのメモリを必要とするという課題があ
る。
【０００６】本発明は、従来のこのような課題を考慮
し、画像圧縮デコーダの参照画像及び表示画像記憶用の
フレームメモリと、グラフィックス画像を一時記憶する
ためのフレームメモリとを共用化することにより、少な
いメモリでＭＰＥＧ２などの画像圧縮方式のデコード画
像と、グラフィックス画像とを同時に表示することので
きる画像表示装置を提供することを目的とするものであ
る。
し、画像圧縮デコーダの参照画像及び表示画像記憶用の
フレームメモリと、グラフィックス画像を一時記憶する
ためのフレームメモリとを共用化することにより、少な
いメモリでＭＰＥＧ２などの画像圧縮方式のデコード画
像と、グラフィックス画像とを同時に表示することので
きる画像表示装置を提供することを目的とするものであ
る。
【０００７】
【課題を解決するための手段】本発明は、符号化して得
られた参照画像及び、その参照画像を用いて予測符号化
して得られた画像からなるビデオストリームを入力し、
その入力されたビデオストリームを復号して、参照画像
及び、その参照画像を用いて予測符号化された画像から
復号画像を得る画像圧縮デコーダと、グラフィックス画
像を生成するプロセッサと、画像圧縮デコーダにより復
号された参照画像及び復号画像とプロセッサにより生成
されたグラフィックス画像とを記憶するメモリと、その
メモリに記憶された画像を表示画像として出力する表示
処理部とを備え、メモリは、動作状況に応じて、参照画
像及び復号画像を記憶する領域及びグラフィックス画像
を記憶する領域が変更される画像表示装置である。
られた参照画像及び、その参照画像を用いて予測符号化
して得られた画像からなるビデオストリームを入力し、
その入力されたビデオストリームを復号して、参照画像
及び、その参照画像を用いて予測符号化された画像から
復号画像を得る画像圧縮デコーダと、グラフィックス画
像を生成するプロセッサと、画像圧縮デコーダにより復
号された参照画像及び復号画像とプロセッサにより生成
されたグラフィックス画像とを記憶するメモリと、その
メモリに記憶された画像を表示画像として出力する表示
処理部とを備え、メモリは、動作状況に応じて、参照画
像及び復号画像を記憶する領域及びグラフィックス画像
を記憶する領域が変更される画像表示装置である。
【０００８】本発明は上記した構成により、画像圧縮デ
コーダの参照フレーム記憶用のフレームメモリと、グラ
フィックス画像を一時記憶するためのフレームメモリと
を共用することにより、少ないメモリでＭＰＥＧ２など
の画像圧縮方式のデコード画像と、グラフィックス画像
とを同時に表示することのできる画像表示装置を提供す
ることができる。
コーダの参照フレーム記憶用のフレームメモリと、グラ
フィックス画像を一時記憶するためのフレームメモリと
を共用することにより、少ないメモリでＭＰＥＧ２など
の画像圧縮方式のデコード画像と、グラフィックス画像
とを同時に表示することのできる画像表示装置を提供す
ることができる。
【０００９】また、画面上でグラフィックス領域と動画
表示領域を完全に分離することで、画像圧縮デコーダも
しくはプロセッサのうち、継続して処理を行わないブロ
ックの動作を停止して、消費電力を押さえることができ
る。特に、画像圧縮デコーダを停止する際に、メモリ上
のグラフィックス領域を拡大することで、メモリ容量は
少ないままで、グラフィックスを全画面に表示すること
が出来る。
表示領域を完全に分離することで、画像圧縮デコーダも
しくはプロセッサのうち、継続して処理を行わないブロ
ックの動作を停止して、消費電力を押さえることができ
る。特に、画像圧縮デコーダを停止する際に、メモリ上
のグラフィックス領域を拡大することで、メモリ容量は
少ないままで、グラフィックスを全画面に表示すること
が出来る。
【００１０】また、画面上でグラフィックス領域と動画
表示領域を完全に分離することで、デコードするストリ
ームの選択などの操作を行うための、アイコンを表示す
る領域を確保し、アイコンが動画表示部分に隠れてしま
うことを避けた上で、ＸＧＡ、ＳＸＧＡのような既存の
表示フォーマットを用いることができる。
表示領域を完全に分離することで、デコードするストリ
ームの選択などの操作を行うための、アイコンを表示す
る領域を確保し、アイコンが動画表示部分に隠れてしま
うことを避けた上で、ＸＧＡ、ＳＸＧＡのような既存の
表示フォーマットを用いることができる。
【００１１】また、メモリに記憶する画像信号の形式を
統一することで、プロセッサがメモリ上のデータに対し
て行う処理が単純化され、ストリームのデコード画像
を、プロセッサ上のソフトウエアによって処理／編集す
ることが、高速かつ簡単に行うことができる。
統一することで、プロセッサがメモリ上のデータに対し
て行う処理が単純化され、ストリームのデコード画像
を、プロセッサ上のソフトウエアによって処理／編集す
ることが、高速かつ簡単に行うことができる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態の画像
表示装置について、図面を参照しながら説明する。
表示装置について、図面を参照しながら説明する。
【００１３】図１は、本発明の第１の実施の形態に係る
画像表示装置のブロック図である。図１において、入力
端子１には、帯域圧縮された映像、音声のストリームが
多重化された、多重化ストリームが入力される。ストリ
ーム分離部２は、入力端子１を介して入力された多重化
ストリームから、必要となるビデオストリームを分離し
て、画像圧縮デコーダ３に入力する。
画像表示装置のブロック図である。図１において、入力
端子１には、帯域圧縮された映像、音声のストリームが
多重化された、多重化ストリームが入力される。ストリ
ーム分離部２は、入力端子１を介して入力された多重化
ストリームから、必要となるビデオストリームを分離し
て、画像圧縮デコーダ３に入力する。
【００１４】第１の実施の形態においては、ビデオスト
リームとして、横７２０画素、縦４８０ライン、アスペ
クト比１６：９、フレームレート５９．９４フレーム／
秒の５２５プログレシブ（以下、５２５Ｐと略す）信号
が圧縮されたものとする。この場合、各画素は横に長い
形になっており、いわゆる正方格子状にはなっていな
い。
リームとして、横７２０画素、縦４８０ライン、アスペ
クト比１６：９、フレームレート５９．９４フレーム／
秒の５２５プログレシブ（以下、５２５Ｐと略す）信号
が圧縮されたものとする。この場合、各画素は横に長い
形になっており、いわゆる正方格子状にはなっていな
い。
【００１５】画像圧縮デコーダ３は、入力されたビデオ
ストリームを復号し、参照画像、及びそれ以外の復号画
像をそれぞれ復号して、メモリであるＲＡＭ４の中に設
定した参照画像記憶領域２０及び復号画像記憶領域２１
に書き込む。また、動き補償の必要に応じて、参照画像
記憶領域２０から参照画像信号を読み込む。
ストリームを復号し、参照画像、及びそれ以外の復号画
像をそれぞれ復号して、メモリであるＲＡＭ４の中に設
定した参照画像記憶領域２０及び復号画像記憶領域２１
に書き込む。また、動き補償の必要に応じて、参照画像
記憶領域２０から参照画像信号を読み込む。
【００１６】参照画像記憶領域２０、復号画像記憶領域
２１には、画像を輝度信号と色差信号で表現した、いわ
ゆるＹＵＶ信号が記憶される。この画像信号はまた、輝
度信号に対して、色差信号が水平、垂直方向それぞれ１
／２に間引かれた、４：２：０画像信号でもある。
２１には、画像を輝度信号と色差信号で表現した、いわ
ゆるＹＵＶ信号が記憶される。この画像信号はまた、輝
度信号に対して、色差信号が水平、垂直方向それぞれ１
／２に間引かれた、４：２：０画像信号でもある。
【００１７】図２に、第１の実施の形態で出力される表
示画像の一例を示す。表示画像全体は、横１０２４画
素、縦７６８ラインの、いわゆるＸＧＡフォーマットに
なっており、５２５Ｐ動画信号を、横軸のみ水平フィル
タで補間する事によって正方格子状に変換すると、この
表示画像の中の横８５４画素、縦４８０ラインの領域を
占める。
示画像の一例を示す。表示画像全体は、横１０２４画
素、縦７６８ラインの、いわゆるＸＧＡフォーマットに
なっており、５２５Ｐ動画信号を、横軸のみ水平フィル
タで補間する事によって正方格子状に変換すると、この
表示画像の中の横８５４画素、縦４８０ラインの領域を
占める。
【００１８】図１に戻って、第１の表示処理部５は、参
照画像記憶領域２０、復号画像記憶領域２１から適宜必
要な画像信号を読み出し、輝度信号については、横７２
０画素を補間して、横８５４画素の信号とし、色差信号
については、横３６０画素を補間して、横４２７画素の
信号とする、正方格子変換処理を施す。
照画像記憶領域２０、復号画像記憶領域２１から適宜必
要な画像信号を読み出し、輝度信号については、横７２
０画素を補間して、横８５４画素の信号とし、色差信号
については、横３６０画素を補間して、横４２７画素の
信号とする、正方格子変換処理を施す。
【００１９】さらに、４：２：０信号を補間して４：
２：２信号に変換する４：２：０／４：２：２変換処
理、ＹＵＶ信号をＲＧＢ信号に変換する色空間変換、動
画を表示する部分以外（図２におけるグラフィックス表
示領域Ｂ）を、無信号であることを表すブランキングレ
ベルに設定するブランキング処理、の各処理を施して加
算器６に出力する。
２：２信号に変換する４：２：０／４：２：２変換処
理、ＹＵＶ信号をＲＧＢ信号に変換する色空間変換、動
画を表示する部分以外（図２におけるグラフィックス表
示領域Ｂ）を、無信号であることを表すブランキングレ
ベルに設定するブランキング処理、の各処理を施して加
算器６に出力する。
【００２０】一方、プロセッサとしてのＣＰＵ１２が作
成するグラフィックスデータは、グラフィックス処理部
９を介して、ＲＡＭ４の中に設定したグラフィックス記
憶領域２２に記憶される。第１の実施の形態において
は、グラフィックス記憶領域２２に記憶されるグラフィ
ックスデータは、１画素につき、ＲＧＢを各８ビットで
表現したＲＧＢ信号が記憶されるものとする。また、画
面上で、グラフィックスデータは、動画表示領域Ａには
表示しないものとして説明する。
成するグラフィックスデータは、グラフィックス処理部
９を介して、ＲＡＭ４の中に設定したグラフィックス記
憶領域２２に記憶される。第１の実施の形態において
は、グラフィックス記憶領域２２に記憶されるグラフィ
ックスデータは、１画素につき、ＲＧＢを各８ビットで
表現したＲＧＢ信号が記憶されるものとする。また、画
面上で、グラフィックスデータは、動画表示領域Ａには
表示しないものとして説明する。
【００２１】第２の表示処理部１１は、ＲＡＭ４のグラ
フィックス記憶領域２２から必要なデータを読み出し、
グラフィックスを表示する部分以外（図２における動画
表示領域Ａ）を、ブランキングレベルに設定するブラン
キング処理を施して加算器６に出力する。
フィックス記憶領域２２から必要なデータを読み出し、
グラフィックスを表示する部分以外（図２における動画
表示領域Ａ）を、ブランキングレベルに設定するブラン
キング処理を施して加算器６に出力する。
【００２２】加算器６は、第１の表示処理部５の出力信
号と、第２の表示処理部１１の出力信号とを加算して表
示画像信号を得て、デジタル・アナログ変換器７（以下
ＤＡＣと略す）に出力する。ＤＡＣ７でアナログＲＧＢ
信号に変換された表示画像信号は、出力端子８を介し
て、ＣＲＴ、液晶パネルなどのＲＧＢ表示装置に出力さ
れる。第１の表示処理部５、第２の表示処理部１１及
び、加算器６などが表示処理手段を構成している。
号と、第２の表示処理部１１の出力信号とを加算して表
示画像信号を得て、デジタル・アナログ変換器７（以下
ＤＡＣと略す）に出力する。ＤＡＣ７でアナログＲＧＢ
信号に変換された表示画像信号は、出力端子８を介し
て、ＣＲＴ、液晶パネルなどのＲＧＢ表示装置に出力さ
れる。第１の表示処理部５、第２の表示処理部１１及
び、加算器６などが表示処理手段を構成している。
【００２３】表示制御部１０は、上記の５２５Ｐ動画信
号及びグラフィックス信号を表示するため、出力表示信
号の走査位置に対応して、各ブロックの信号の同期を取
る。
号及びグラフィックス信号を表示するため、出力表示信
号の走査位置に対応して、各ブロックの信号の同期を取
る。
【００２４】第１の実施の形態の画像表示装置で、主に
動画のみを視聴する場合は、ＣＰＵ１２が、図２におけ
るグラフィックス表示領域Ｂにアイコンを表示するとと
もに、入出力処理部１３に、入出力端子１４を介して接
続された、マウスやトラックボールなどのポインティン
グデバイスからの情報によって、ストリーム分離部２か
ら出力するビデオストリームの選択操作などを行う。
動画のみを視聴する場合は、ＣＰＵ１２が、図２におけ
るグラフィックス表示領域Ｂにアイコンを表示するとと
もに、入出力処理部１３に、入出力端子１４を介して接
続された、マウスやトラックボールなどのポインティン
グデバイスからの情報によって、ストリーム分離部２か
ら出力するビデオストリームの選択操作などを行う。
【００２５】このＣＰＵ１２の、動画表示のための各ブ
ロックに対する制御は、各ブロックに設けた、第１〜第
３のレジスタ２３、２４、２５への制御データの書き込
みという形で行う。一定時間入出力操作が行われないと
きは、選択されたストリームの表示動作のみを行い、Ｃ
ＰＵ１２を停止させることで、消費電力を押さえること
ができる。ＣＰＵ１２を停止しても、各ブロックはレジ
スタに設定された状態を保持して動作する。
ロックに対する制御は、各ブロックに設けた、第１〜第
３のレジスタ２３、２４、２５への制御データの書き込
みという形で行う。一定時間入出力操作が行われないと
きは、選択されたストリームの表示動作のみを行い、Ｃ
ＰＵ１２を停止させることで、消費電力を押さえること
ができる。ＣＰＵ１２を停止しても、各ブロックはレジ
スタに設定された状態を保持して動作する。
【００２６】また、図２のグラフィックス表示領域Ｂに
スクリーンセーバを表示することも可能である。さら
に、グラフィックス処理部９も動作停止し、第２の表示
処理部１１もＲＡＭ４からのデータの読み出しを行わず
にブランキングレベルのみを出力するようにすること
で、さらに消費電力を押さえることが可能である。
スクリーンセーバを表示することも可能である。さら
に、グラフィックス処理部９も動作停止し、第２の表示
処理部１１もＲＡＭ４からのデータの読み出しを行わず
にブランキングレベルのみを出力するようにすること
で、さらに消費電力を押さえることが可能である。
【００２７】ＣＰＵ１２が動作停止した状態で、何らか
の入出力操作が行われると、入出力処理部１３からの信
号により、ＣＰＵ１２は動作を再開する。
の入出力操作が行われると、入出力処理部１３からの信
号により、ＣＰＵ１２は動作を再開する。
【００２８】逆に、第１の実施の形態の画像表示装置
で、動画の表示を行わず、パソコンとしてアプリケーシ
ョンソフトを用いる場合には、ストリーム分離部２及び
画像圧縮デコーダ３の動作を停止させる。そして、ＲＡ
Ｍ４において、画像圧縮デコーダ３のための領域２０及
び２１を無くし、ＲＡＭ４の全アドレスを、グラフィッ
クス記憶領域２２に割り当てる。
で、動画の表示を行わず、パソコンとしてアプリケーシ
ョンソフトを用いる場合には、ストリーム分離部２及び
画像圧縮デコーダ３の動作を停止させる。そして、ＲＡ
Ｍ４において、画像圧縮デコーダ３のための領域２０及
び２１を無くし、ＲＡＭ４の全アドレスを、グラフィッ
クス記憶領域２２に割り当てる。
【００２９】このように、第１の実施の形態において
は、画像圧縮デコーダ３の参照画像及び復号画像と、グ
ラフィックス画像とで、ＲＡＭ４を共用し、動作状況に
応じて、ＲＡＭ４における動画領域とグラフィックス画
像領域との割り当てを変化させることで、画像表示装置
内のメモリを節約することができる。
は、画像圧縮デコーダ３の参照画像及び復号画像と、グ
ラフィックス画像とで、ＲＡＭ４を共用し、動作状況に
応じて、ＲＡＭ４における動画領域とグラフィックス画
像領域との割り当てを変化させることで、画像表示装置
内のメモリを節約することができる。
【００３０】また、画面上でグラフィックス領域と動画
表示領域とを完全に分けてしまうことで、継続して処理
を行わないブロックの動作を停止して、消費電力を押さ
えることができるとともに、ストリームの選択などを行
うためのアイコンが動画表示部分に隠れてしまうことを
避けることができる。
表示領域とを完全に分けてしまうことで、継続して処理
を行わないブロックの動作を停止して、消費電力を押さ
えることができるとともに、ストリームの選択などを行
うためのアイコンが動画表示部分に隠れてしまうことを
避けることができる。
【００３１】さらに、動画に対して、水平方向のフィル
タ処理を行うだけで表示するため、垂直方向の拡大／縮
小処理による画質の劣化を避けることができ、高画質な
ストリーム再生画像を表示することができる。
タ処理を行うだけで表示するため、垂直方向の拡大／縮
小処理による画質の劣化を避けることができ、高画質な
ストリーム再生画像を表示することができる。
【００３２】なお、第１の実施の形態においては、第１
の表示処理部５の出力と、第２の表示処理部１１の出力
でＤＡＣ７を共用するために、第１の表示処理部５にお
いて正方格子変換を必要としたが、図３に示すように、
第１の表示処理部５の出力及び、第２の表示処理部１１
の出力に対して、それぞれに対応したＤＡＣ３１及び３
２を用意することで、第１の表示処理部５における正方
格子変換を省略することができる。この場合、ＤＡＣ３
１及び３２の出力を切り替えて出力する必要はなく、表
示画像合成手段としての加算器３３により単純に加算し
て出力するだけでよい。第１の表示処理部５、第２の表
示処理部１１及び、ＤＡＣ３１，３２が表示処理手段を
構成している。
の表示処理部５の出力と、第２の表示処理部１１の出力
でＤＡＣ７を共用するために、第１の表示処理部５にお
いて正方格子変換を必要としたが、図３に示すように、
第１の表示処理部５の出力及び、第２の表示処理部１１
の出力に対して、それぞれに対応したＤＡＣ３１及び３
２を用意することで、第１の表示処理部５における正方
格子変換を省略することができる。この場合、ＤＡＣ３
１及び３２の出力を切り替えて出力する必要はなく、表
示画像合成手段としての加算器３３により単純に加算し
て出力するだけでよい。第１の表示処理部５、第２の表
示処理部１１及び、ＤＡＣ３１，３２が表示処理手段を
構成している。
【００３３】上記第１の実施の形態においては、ストリ
ームデコードのための参照画像を記憶する領域を、グラ
フィックス処理部９、及びＣＰＵ１２からはアクセスし
ない構成について説明した。ここで、図４に示すよう
に、参照画像記憶領域２０、復号画像記憶領域２１を、
グラフィックス処理部９から書き込み又は読み出しでき
る構成にすることも可能である。このような構成にする
ことにより、参照画像もしくは復号画像を、グラフィッ
クス処理部９を介してＣＰＵ１２で処理もしくは編集す
ることができる。
ームデコードのための参照画像を記憶する領域を、グラ
フィックス処理部９、及びＣＰＵ１２からはアクセスし
ない構成について説明した。ここで、図４に示すよう
に、参照画像記憶領域２０、復号画像記憶領域２１を、
グラフィックス処理部９から書き込み又は読み出しでき
る構成にすることも可能である。このような構成にする
ことにより、参照画像もしくは復号画像を、グラフィッ
クス処理部９を介してＣＰＵ１２で処理もしくは編集す
ることができる。
【００３４】ただし、この場合、参照画像記憶領域２
０、復号画像記憶領域２１では、記憶される信号はＹＵ
Ｖ／４：２：０／横長画素であり、グラフィックス記憶
領域２２ではＲＧＢ／各８ビット／正方格子であるた
め、処理／編集を行う際に、グラフィックス処理部９ま
たはＣＰＵ１２で変換処理を行わなくてはならない。
０、復号画像記憶領域２１では、記憶される信号はＹＵ
Ｖ／４：２：０／横長画素であり、グラフィックス記憶
領域２２ではＲＧＢ／各８ビット／正方格子であるた
め、処理／編集を行う際に、グラフィックス処理部９ま
たはＣＰＵ１２で変換処理を行わなくてはならない。
【００３５】このことは、画像に対するフィルタ（補
間）処理やマトリックス処理のような、一定の決まった
処理を、汎用の回路やソフトウエアに行わせる点で、処
理速度の低下を招く恐れがある。この点を改善した本発
明の第２の実施の形態について、次に説明する。
間）処理やマトリックス処理のような、一定の決まった
処理を、汎用の回路やソフトウエアに行わせる点で、処
理速度の低下を招く恐れがある。この点を改善した本発
明の第２の実施の形態について、次に説明する。
【００３６】図５は、本発明の第２の実施の形態に係る
画像表示装置のブロック図である。図５に示した第２の
実施の形態が、図１に示した第１の実施の形態と異なる
点は、画像圧縮デコーダ３とＲＡＭ４との間に、第１の
画像変換部４２及び第２の画像変換部４１を設け、ＲＡ
Ｍ４とＤＡＣ７との間に表示データ選択部４３を設けた
点、及びグラフィックス処理部９から、参照画像記憶領
域２０、復号画像記憶領域２１に書き込み、読み出しが
行えるようにした点である。
画像表示装置のブロック図である。図５に示した第２の
実施の形態が、図１に示した第１の実施の形態と異なる
点は、画像圧縮デコーダ３とＲＡＭ４との間に、第１の
画像変換部４２及び第２の画像変換部４１を設け、ＲＡ
Ｍ４とＤＡＣ７との間に表示データ選択部４３を設けた
点、及びグラフィックス処理部９から、参照画像記憶領
域２０、復号画像記憶領域２１に書き込み、読み出しが
行えるようにした点である。
【００３７】図５において、第１の画像変換部４２は、
画像圧縮デコーダ３が出力する５２５Ｐ信号に正方格子
変換処理、４：２：０／４：２：２変換処理、色空間変
換処理を施し、グラフィックス領域の信号形式と同じ信
号形式のＲＧＢ信号に変換したものをＲＡＭ４に書き込
む。第２の画像変換部４１は、第１の画像変換部４２と
は逆の変換を行って、画像圧縮デコーダ３にＹＵＶ／
４：２：０／横７２０画素の参照画像を、ＲＡＭ４の参
照画像記憶領域２０から入力する。
画像圧縮デコーダ３が出力する５２５Ｐ信号に正方格子
変換処理、４：２：０／４：２：２変換処理、色空間変
換処理を施し、グラフィックス領域の信号形式と同じ信
号形式のＲＧＢ信号に変換したものをＲＡＭ４に書き込
む。第２の画像変換部４１は、第１の画像変換部４２と
は逆の変換を行って、画像圧縮デコーダ３にＹＵＶ／
４：２：０／横７２０画素の参照画像を、ＲＡＭ４の参
照画像記憶領域２０から入力する。
【００３８】ＲＡＭ４に記憶された参照画像、表示画像
及びグラフィックス画像は全て同一信号形式のデータで
あるため、表示画像を出力する際に、第１の実施の形態
のようにＤＡＣを通した後に、アナログ信号で多重化す
る必要はない。第２の実施の形態においては、表示デー
タ選択部４３を用いて、出力するデータをＲＡＭ４に記
憶されたデータから選択し、ＤＡＣ７でアナログ信号に
変換した後、出力端子８から出力する。
及びグラフィックス画像は全て同一信号形式のデータで
あるため、表示画像を出力する際に、第１の実施の形態
のようにＤＡＣを通した後に、アナログ信号で多重化す
る必要はない。第２の実施の形態においては、表示デー
タ選択部４３を用いて、出力するデータをＲＡＭ４に記
憶されたデータから選択し、ＤＡＣ７でアナログ信号に
変換した後、出力端子８から出力する。
【００３９】表示データ選択部４３は表示制御部１０か
ら、ＲＡＭ４上の参照画像記憶領域２０、復号画像記憶
領域２１、グラフィックス記憶領域２２のアドレス、こ
れらの領域からデータを選択するための表示すべき画像
の内容に関する情報、及び出力タイミングの情報を得
て、ＲＡＭ４から必要なデータを選択的に読み出す。
ら、ＲＡＭ４上の参照画像記憶領域２０、復号画像記憶
領域２１、グラフィックス記憶領域２２のアドレス、こ
れらの領域からデータを選択するための表示すべき画像
の内容に関する情報、及び出力タイミングの情報を得
て、ＲＡＭ４から必要なデータを選択的に読み出す。
【００４０】このようにして、ＲＡＭ４に記憶する画像
信号の形式を統一することで、グラフィックス処理部
９、及びＣＰＵ１２がＲＡＭ４上のデータに対して行う
処理が単純化され、ストリームの復号画像をＣＰＵ１２
上のソフトウエアによって処理／編集することが高速か
つ簡単に行うことができる。
信号の形式を統一することで、グラフィックス処理部
９、及びＣＰＵ１２がＲＡＭ４上のデータに対して行う
処理が単純化され、ストリームの復号画像をＣＰＵ１２
上のソフトウエアによって処理／編集することが高速か
つ簡単に行うことができる。
【００４１】なお、上記第１及び第２の実施の形態にお
いては、入力ストリームとして、５２５Ｐ映像信号がＭ
ＰＥＧ２圧縮されたストリームを仮定しているが、５２
５Ｐ映像信号の代わりに７５０プログレシブ（以下、７
５０Ｐと略す）映像信号を圧縮したストリームが入力さ
れることを想定した場合の画面構成例を図６に示す。
いては、入力ストリームとして、５２５Ｐ映像信号がＭ
ＰＥＧ２圧縮されたストリームを仮定しているが、５２
５Ｐ映像信号の代わりに７５０プログレシブ（以下、７
５０Ｐと略す）映像信号を圧縮したストリームが入力さ
れることを想定した場合の画面構成例を図６に示す。
【００４２】７５０Ｐは横１２８０画素、縦７２０ライ
ン、アスペクト比１６：９、フレームレート５９．９４
（もしくは６０）フレーム／秒の映像信号である。この
場合は、もともと画素は正方格子となっている。表示画
像全体を、横１２８０画素、縦１０２４ラインの、いわ
ゆるＳＸＧＡフォーマットで構成すると、図６に示した
ように、水平方向には動画表示領域が画面一杯に収ま
り、垂直方向に、グラフィックス表示領域を設けること
ができる。
ン、アスペクト比１６：９、フレームレート５９．９４
（もしくは６０）フレーム／秒の映像信号である。この
場合は、もともと画素は正方格子となっている。表示画
像全体を、横１２８０画素、縦１０２４ラインの、いわ
ゆるＳＸＧＡフォーマットで構成すると、図６に示した
ように、水平方向には動画表示領域が画面一杯に収ま
り、垂直方向に、グラフィックス表示領域を設けること
ができる。
【００４３】また、上記第１及び第２の実施の形態にお
いて、５２５Ｐを用いた場合でも、７５０Ｐを用いた場
合でも、画質劣化を招く拡大／縮小処理を行うことな
く、動画表示を行うことができると同時に、復号するビ
デオストリームの選択などの操作を行うためのアイコン
を表示するための領域を確保した上で、ＸＧＡ、ＳＸＧ
Ａのような既存の表示フォーマットを用いることができ
る。
いて、５２５Ｐを用いた場合でも、７５０Ｐを用いた場
合でも、画質劣化を招く拡大／縮小処理を行うことな
く、動画表示を行うことができると同時に、復号するビ
デオストリームの選択などの操作を行うためのアイコン
を表示するための領域を確保した上で、ＸＧＡ、ＳＸＧ
Ａのような既存の表示フォーマットを用いることができ
る。
【００４４】また、上記第１及び第２の実施の形態で
は、５２５Ｐ信号もしくは７５０Ｐ信号を圧縮したスト
リームが入力される場合を想定して説明したが、これに
限らず、５２５Ｐ信号として、横７０４画素、縦４８０
ラインとした信号を想定しても良く、さらには、ＮＴＳ
Ｃ（５２５インタレース）などの異なる画像フォーマッ
トを用いても良い。
は、５２５Ｐ信号もしくは７５０Ｐ信号を圧縮したスト
リームが入力される場合を想定して説明したが、これに
限らず、５２５Ｐ信号として、横７０４画素、縦４８０
ラインとした信号を想定しても良く、さらには、ＮＴＳ
Ｃ（５２５インタレース）などの異なる画像フォーマッ
トを用いても良い。
【００４５】また、上記第１及び第２の実施の形態で
は、動画表示領域が画面の左上から開始されるものとし
て説明したが、特にこの位置に限られるものではなく、
画面上どのような位置にでも配置することが可能であ
る。
は、動画表示領域が画面の左上から開始されるものとし
て説明したが、特にこの位置に限られるものではなく、
画面上どのような位置にでも配置することが可能であ
る。
【００４６】
【発明の効果】以上述べたところから明らかなように本
発明は、画像圧縮デコーダの参照フレーム記憶用のフレ
ームメモリと、グラフィックス画像を一時記憶するため
のフレームメモリを共用することにより、少ないメモリ
でＭＰＥＧ２などの画像圧縮方式のデコード画像と、グ
ラフィックス画像とを同時に表示することができるとい
う長所を有する。
発明は、画像圧縮デコーダの参照フレーム記憶用のフレ
ームメモリと、グラフィックス画像を一時記憶するため
のフレームメモリを共用することにより、少ないメモリ
でＭＰＥＧ２などの画像圧縮方式のデコード画像と、グ
ラフィックス画像とを同時に表示することができるとい
う長所を有する。
【００４７】また、画面上でグラフィックス領域と動画
表示領域を完全に分離することで、画像圧縮デコーダも
しくはプロセッサのうち、継続して処理を行わないブロ
ックの動作を停止して、消費電力を押さえることができ
る。特に、画像圧縮デコーダを停止する際に、メモリ上
のグラフィックス領域を拡大することで、メモリ容量は
少ないままで、グラフィックスを全画面に表示すること
が出来る。
表示領域を完全に分離することで、画像圧縮デコーダも
しくはプロセッサのうち、継続して処理を行わないブロ
ックの動作を停止して、消費電力を押さえることができ
る。特に、画像圧縮デコーダを停止する際に、メモリ上
のグラフィックス領域を拡大することで、メモリ容量は
少ないままで、グラフィックスを全画面に表示すること
が出来る。
【００４８】また、画面上でグラフィックス領域と動画
表示領域を完全に分離することで、デコードするストリ
ームの選択などの操作を行うための、アイコンを表示す
る領域を確保し、アイコンが動画表示部分に隠れてしま
うことを避けた上で、ＸＧＡ、ＳＸＧＡのような既存の
表示フォーマットを用いることができる。
表示領域を完全に分離することで、デコードするストリ
ームの選択などの操作を行うための、アイコンを表示す
る領域を確保し、アイコンが動画表示部分に隠れてしま
うことを避けた上で、ＸＧＡ、ＳＸＧＡのような既存の
表示フォーマットを用いることができる。
【００４９】また、動画に対して、水平方向のフィルタ
処理を行うだけで表示するため、垂直方向の拡大／縮小
処理による画質の劣化を避けることができ、高画質なス
トリーム再生画像を表示することができる。
処理を行うだけで表示するため、垂直方向の拡大／縮小
処理による画質の劣化を避けることができ、高画質なス
トリーム再生画像を表示することができる。
【００５０】また、メモリに記憶する画像信号の形式を
統一することで、プロセッサがメモリ上のデータに対し
て行う処理が単純化され、ストリームのデコード画像
を、プロセッサ上のソフトウエアによって処理／編集す
ることが、高速かつ簡単に行うことができる。
統一することで、プロセッサがメモリ上のデータに対し
て行う処理が単純化され、ストリームのデコード画像
を、プロセッサ上のソフトウエアによって処理／編集す
ることが、高速かつ簡単に行うことができる。
【図１】本発明の第１の実施の形態に係る画像表示装置
のブロック図である。
のブロック図である。
【図２】本発明における表示画像出力の一例を示す概念
図である。
図である。
【図３】本発明の第１の実施の形態に係る画像表示装置
の別の一構成例を示すブロック図である。
の別の一構成例を示すブロック図である。
【図４】本発明の第１の実施の形態に係る画像表示装置
のまた別の一構成例を示すブロック図である。
のまた別の一構成例を示すブロック図である。
【図５】本発明の第２の実施の形態に係る画像表示装置
のブロック図である。
のブロック図である。
【図６】本発明における表示画像出力の別の一例を示す
概念図である。
概念図である。
１ 入力端子 ２ ストリーム分離部 ３ 画像圧縮デコーダ ４ ＲＡＭ ５ 第１の表示処理部 ９ グラフィックス処理部 １０ 表示制御部 １１ 第２の表示処理部 １２ ＣＰＵ １３ 入出力制御部 ２０ 参照画像記憶領域 ２１ 復号画像記憶領域 ２２ グラフィックス記憶領域 ４１ 第２の画像変換部 ４２ 第１の画像変換部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｇ 5/14 Ｇ０９Ｇ 5/14 Ｚ Ｈ０４Ｎ 5/765 Ｈ０４Ｎ 5/781 ５１０Ｅ 5/781
Claims (10)
- 【請求項１】 符号化して得られた参照画像及び、その
参照画像を用いて予測符号化して得られた画像からなる
ビデオストリームを入力し、その入力されたビデオスト
リームを復号して、前記参照画像及び、その参照画像を
用いて前記予測符号化された画像から復号画像を得る画
像圧縮デコーダと、グラフィックス画像を生成するプロ
セッサと、前記画像圧縮デコーダにより復号された参照
画像及び復号画像と前記プロセッサにより生成されたグ
ラフィックス画像とを記憶するメモリと、そのメモリに
記憶された画像を表示画像として出力する表示処理手段
とを備え、前記メモリは、動作状況に応じて、前記参照
画像及び復号画像を記憶する領域及び前記グラフィック
ス画像を記憶する領域が変更されることを特徴とする画
像表示装置。 - 【請求項２】 表示処理手段は、前記画像圧縮デコーダ
から出力される参照画像及び復号画像を表示する動画表
示領域と、前記プロセッサから出力されるグラフィック
ス画像を表示するグラフィックス表示領域とを、それぞ
れ画面上の異なる位置に配置することを特徴とする請求
項１に記載の画像表示装置。 - 【請求項３】 プロセッサに対する外部からの入力が、
所定の時間以上行われない場合に、前記プロセッサの動
作を停止させたうえで、前記画像圧縮デコーダが継続し
て前記ビデオストリームを復号することを特徴とする請
求項１または２に記載の画像表示装置。 - 【請求項４】 ビデオストリームの復号が必要でない場
合は、前記画像圧縮デコーダの動作を停止することを特
徴とする請求項１または２に記載の画像表示装置。 - 【請求項５】 画像圧縮デコーダの動作を停止したと
き、前記メモリ内の参照画像及び復号画像を記憶する領
域を縮小または削除することを特徴とする請求項４に記
載の画像表示装置。 - 【請求項６】 参照画像及び復号画像を表示画面上に配
置する際に、垂直方向の補間又は間引き処理を行わず、
前記表示画面において、ビデオストリームの選択などの
操作を行うためのアイコンを前記グラフィックス表示領
域に配置することを特徴とする請求項１または２に記載
の画像表示装置。 - 【請求項７】 表示処理手段は、メモリに記憶された前
記参照画像及び復号画像を、アナログ信号に変換する第
１のディジタル／アナログ変換手段と、前記メモリに記
憶されたグラフィックス画像を、アナログ信号に変換す
る第２のディジタル／アナログ変換手段と、前記第１及
び第２のディジタル／アナログ変換手段の出力を合成す
る表示画像合成手段とを有することを特徴とする請求項
１または２に記載の画像表示装置。 - 【請求項８】 画像圧縮デコーダから出力される前記参
照画像及び復号画像を、前記グラフィックス画像と同一
信号形式の画像に変換し、前記メモリに記憶する第１の
画像変換手段と、前記メモリに記憶され、前記グラフィ
ックス画像と同一信号形式に変換された参照画像を、前
記画像圧縮デコーダから出力された直後の参照画像の信
号形式に変換し、前記画像圧縮デコーダに入力する第２
の画像変換手段とを備えたことを特徴とする請求項１ま
たは２に記載の画像表示装置。 - 【請求項９】 入力ストリームとして、横７２０画素又
は７０４画素、縦４８０ラインの順次走査画像を画像圧
縮したストリームを入力し、表示画像として、横１０２
４画素、縦７６８ラインの表示画像を出力することを特
徴とする請求項６記載の画像表示装置。 - 【請求項１０】 入力ストリームとして、横１２８０画
素、縦７２０ラインの順次走査画像を画像圧縮したスト
リームを入力し、表示画像として、横１２８０画素、縦
１０２４ラインの表示画像を出力することを特徴とする
請求項６記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9150583A JPH10340077A (ja) | 1997-06-09 | 1997-06-09 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9150583A JPH10340077A (ja) | 1997-06-09 | 1997-06-09 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10340077A true JPH10340077A (ja) | 1998-12-22 |
Family
ID=15500066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9150583A Pending JPH10340077A (ja) | 1997-06-09 | 1997-06-09 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10340077A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030040760A (ko) * | 2001-11-16 | 2003-05-23 | 인벤텍 코오포레이션 | 휴대용 전기 장치의 애니메이션 표시 방법 |
| JP2005321481A (ja) * | 2004-05-06 | 2005-11-17 | Sony Corp | 情報処理装置およびビデオ信号処理方法 |
| KR20190111372A (ko) * | 2018-03-22 | 2019-10-02 | 삼성전자주식회사 | 디스플레이 장치의 저 전력 모드에서의 동작을 지원하는 디스플레이 드라이버 회로 |
-
1997
- 1997-06-09 JP JP9150583A patent/JPH10340077A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030040760A (ko) * | 2001-11-16 | 2003-05-23 | 인벤텍 코오포레이션 | 휴대용 전기 장치의 애니메이션 표시 방법 |
| JP2005321481A (ja) * | 2004-05-06 | 2005-11-17 | Sony Corp | 情報処理装置およびビデオ信号処理方法 |
| KR20190111372A (ko) * | 2018-03-22 | 2019-10-02 | 삼성전자주식회사 | 디스플레이 장치의 저 전력 모드에서의 동작을 지원하는 디스플레이 드라이버 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6400852B1 (en) | Arbitrary zoom “on -the -fly” | |
| US8698840B2 (en) | Method and apparatus for processing video and graphics data to create a composite output image having independent and separate layers of video and graphics display planes | |
| US5912710A (en) | System and method for controlling a display of graphics data pixels on a video monitor having a different display aspect ratio than the pixel aspect ratio | |
| US6493036B1 (en) | System and method for scaling real time video | |
| US8176500B2 (en) | Closing a video stream object | |
| US6538658B1 (en) | Methods and apparatus for processing DVD video | |
| US5859651A (en) | Method and apparatus for block data transfer to reduce on-chip storage for interpolative video resizing | |
| JP3472667B2 (ja) | ビデオデータ処理装置およびビデオデータ表示装置 | |
| US5977947A (en) | Method and apparatus for resizing block ordered video image frames with reduced on-chip cache | |
| US6567097B1 (en) | Display control apparatus | |
| JP3322613B2 (ja) | 映像信号変換器 | |
| JPH08294115A (ja) | Ｍｐｅｇ復号化器及びその復号化方法 | |
| US6489933B1 (en) | Display controller with motion picture display function, computer system, and motion picture display control method | |
| JP2007180765A (ja) | 映像処理装置、映像表示装置及び映像処理方法 | |
| JPH10340077A (ja) | 画像表示装置 | |
| US7389004B2 (en) | Image processing apparatus | |
| JPH11143441A (ja) | 画像表示制御装置および画像表示制御方法 | |
| US7589736B1 (en) | System and method for converting a pixel rate of an incoming digital image frame | |
| JP3276858B2 (ja) | デジタルスチルカメラ | |
| JP3685386B2 (ja) | 複数のビデオ・ソースを有し、オンスクリーン表示グラフィックスでピクチャ内ピクチャを実現する統合ビデオ処理システム | |
| US6995780B1 (en) | Picture convert apparatus | |
| JP3115013B2 (ja) | 画像表示装置 | |
| JP4212212B2 (ja) | 画像信号処理装置 | |
| JPH07225562A (ja) | 走査変換装置 | |
| JPH08286658A (ja) | 解像度変換装置および解像度変換方法 |