JPS60153083A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS60153083A JPS60153083A JP59009119A JP911984A JPS60153083A JP S60153083 A JPS60153083 A JP S60153083A JP 59009119 A JP59009119 A JP 59009119A JP 911984 A JP911984 A JP 911984A JP S60153083 A JPS60153083 A JP S60153083A
- Authority
- JP
- Japan
- Prior art keywords
- display
- image memory
- data
- access
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置用の表示装置に関し、特に画像メ
モリを備えた表示装置に関するものである。
モリを備えた表示装置に関するものである。
表示部（ラスタ）の１画素を１ビツトの記憶データに対
応させた画像メモリ （ビットマツプメモリ）を備えた
表示装置を、ワードプロセッサ、文初：ファイルシステ
ム或いはＬＡＮ （ローカルエリアネットワーク）用端
末機として使用する場合は一度に多（の文字を表示する
必要があり、また高品質の図形表示を行うために画素数
１画像メモリの容量増が望まれるが、大容量の画像メモ
リに対する高速のデータ転送が問題となる。従って表示
データの読出しとメモリの内容の描画（書込）のための
アクセス競合が問題となる。アクセス競合が発生しても
画面にフラッシュ（ちらつき）を生ぜしめないようにす
るには帰線期間にｒ／Ｍ画を行うこととすればよい。と
ころが帰線期間は水平、垂直を合せても全体の１０％未
晶であるから帰線期間のみの描画では大容量の画像メモ
リを有する表示装置では満足できる高速度を得ることが
できない。
応させた画像メモリ （ビットマツプメモリ）を備えた
表示装置を、ワードプロセッサ、文初：ファイルシステ
ム或いはＬＡＮ （ローカルエリアネットワーク）用端
末機として使用する場合は一度に多（の文字を表示する
必要があり、また高品質の図形表示を行うために画素数
１画像メモリの容量増が望まれるが、大容量の画像メモ
リに対する高速のデータ転送が問題となる。従って表示
データの読出しとメモリの内容の描画（書込）のための
アクセス競合が問題となる。アクセス競合が発生しても
画面にフラッシュ（ちらつき）を生ぜしめないようにす
るには帰線期間にｒ／Ｍ画を行うこととすればよい。と
ころが帰線期間は水平、垂直を合せても全体の１０％未
晶であるから帰線期間のみの描画では大容量の画像メモ
リを有する表示装置では満足できる高速度を得ることが
できない。
本発明はこのような問題を解決するためになされたもの
であり、画像メモリに対するアクセスが可能な期間を表
示読出しのためのアクセスと描画のためのアクセスとを
時分割で切換える溝底とすることによりフラッシュなし
の高速描画を可能とした表示装置を提供することを目的
とする。
であり、画像メモリに対するアクセスが可能な期間を表
示読出しのためのアクセスと描画のためのアクセスとを
時分割で切換える溝底とすることによりフラッシュなし
の高速描画を可能とした表示装置を提供することを目的
とする。
本発明に係る表示装置は、表示部と、これに対応づけた
画像メモリと、画像メモリに対する表示。
画像メモリと、画像メモリに対する表示。
描画制御をおこなうグラフィックディスプレイコントロ
ーラと、画像メモリに対するダイレクトメモリアクセス
転送を行うダイレクトメモリアクセス制御回路とを備え
た表示装置において、画像メモリに対する表示データ読
出しのだめのアクセス期間と、ダイレクトメモリアクセ
ス転送によるアクセスが可能な期間とを時分割で切換え
るべくなしたことを特徴とする。
ーラと、画像メモリに対するダイレクトメモリアクセス
転送を行うダイレクトメモリアクセス制御回路とを備え
た表示装置において、画像メモリに対する表示データ読
出しのだめのアクセス期間と、ダイレクトメモリアクセ
ス転送によるアクセスが可能な期間とを時分割で切換え
るべくなしたことを特徴とする。
描画にはダイレクトメモリアクセス（以下叶へという）
転送によるものと、そうでないもの（グラフインク描画
）とがある。後者の場合、即ち直線１円等の図形をハー
ドウェアで描画することを考えると、その描画サイクル
は、次に描画すべきアドレスの計算が含まれるために表
示すイクルよりも長い。このために表示と、ドツト単位
の７１−ルス計算を含む描画とを時分割で切換えること
は極めて困難である。そこで本発明ではＤＭＡ転送とグ
ラフインク描画とを同時に行うことがない点に着眼し、
ＤＭＡの７トレス、データと、表示、描画のアドレス、
データをマルチプレクサにて切換えられるようになして
ＤＭＡ転送を行う場合に、ＤＭＡ転送と、表示とを時分
割で切換え、任意の時間にフランシュレスのＤＭＡ転送
を行なえるようになし、またグラフインクＦ１°１１１
画を行う場合はマルチプレクサを表示グラフィック描画
側に切換えてグラフィック描画を可能ならしめたもので
ある。
転送によるものと、そうでないもの（グラフインク描画
）とがある。後者の場合、即ち直線１円等の図形をハー
ドウェアで描画することを考えると、その描画サイクル
は、次に描画すべきアドレスの計算が含まれるために表
示すイクルよりも長い。このために表示と、ドツト単位
の７１−ルス計算を含む描画とを時分割で切換えること
は極めて困難である。そこで本発明ではＤＭＡ転送とグ
ラフインク描画とを同時に行うことがない点に着眼し、
ＤＭＡの７トレス、データと、表示、描画のアドレス、
データをマルチプレクサにて切換えられるようになして
ＤＭＡ転送を行う場合に、ＤＭＡ転送と、表示とを時分
割で切換え、任意の時間にフランシュレスのＤＭＡ転送
を行なえるようになし、またグラフインクＦ１°１１１
画を行う場合はマルチプレクサを表示グラフィック描画
側に切換えてグラフィック描画を可能ならしめたもので
ある。
以下本発明をその実施例を示す図面に基づき具体的に説
明する。
明する。
第１図は本発明の表示装置を示すブロック図であり、表
示部たるＣＩ？Ｔ １の１画素に対応して１ヒツトの記
憶を行う画像メモリ２を備えており、画イ象メモリ２に
はＤＭ八へントローラ３のアドレスカウンタ３１から与
えられるアドレスに従い、この装置の主メモリ４等から
システムハス１１を介して転送されてくるＤＭＡ ライ
トテークが書込まれ、またグラフィックディスプレイコ
ントローラ（に）、下ＧＤＣという）５から与えられる
アドレスに従い、同しく：Ｇ’ＤＣ５から与えられるラ
イトデータが書込まれる。またこの書込データが画像メ
モリ２から読出され、その複数ピッｌ〜のパラレルデー
タはパラレル／シリアル（Ｐ／Ｓ）変換器６にてビ・ノ
ドシリアルのテークに変換されて表示回路７へ与えられ
、ここでアナログ信号に変換してＣＲＴ １に表示され
る。
示部たるＣＩ？Ｔ １の１画素に対応して１ヒツトの記
憶を行う画像メモリ２を備えており、画イ象メモリ２に
はＤＭ八へントローラ３のアドレスカウンタ３１から与
えられるアドレスに従い、この装置の主メモリ４等から
システムハス１１を介して転送されてくるＤＭＡ ライ
トテークが書込まれ、またグラフィックディスプレイコ
ントローラ（に）、下ＧＤＣという）５から与えられる
アドレスに従い、同しく：Ｇ’ＤＣ５から与えられるラ
イトデータが書込まれる。またこの書込データが画像メ
モリ２から読出され、その複数ピッｌ〜のパラレルデー
タはパラレル／シリアル（Ｐ／Ｓ）変換器６にてビ・ノ
ドシリアルのテークに変換されて表示回路７へ与えられ
、ここでアナログ信号に変換してＣＲＴ １に表示され
る。
図示しないＣＰＵ （中央処理装置）の制御によって主
メモリ４から読出されたＤＭＡ ライ１〜データは一旦
ライ１ヘバッファ８に保持される。Ｄｔｌ八コへトロー
ラ３はＤＭＡ制御回路３２に制御されるアドレスカウン
タ３１から囲Δライトデータを書込むべきアト−レスを
発し、このアドレス信号はアドレスマルチプレクザ９を
介して画像メモリ２へ、またＤＭＡライ１−データはデ
ータ−マルチプレクサ１０を介して画像メモリ２へ与え
られ、このデータの書込が行われる。
メモリ４から読出されたＤＭＡ ライ１〜データは一旦
ライ１ヘバッファ８に保持される。Ｄｔｌ八コへトロー
ラ３はＤＭＡ制御回路３２に制御されるアドレスカウン
タ３１から囲Δライトデータを書込むべきアト−レスを
発し、このアドレス信号はアドレスマルチプレクザ９を
介して画像メモリ２へ、またＤＭＡライ１−データはデ
ータ−マルチプレクサ１０を介して画像メモリ２へ与え
られ、このデータの書込が行われる。
ＧＤＣ５ば画像メモリ２に対する描画を制御するグラフ
ィック描画制御回路５１と画像メモリ２からの表示デー
タ読出しを制御する表示制御回路５２とからなり、グラ
フィック−ｆｔ５画を行う場合にはＧＤ’Ｃ５が発する
アドレスはアトレスマルチプレクザ９を介して、またＧ
ＤＣか発するライトテークはデークマルチプレク号ＩＯ
を介して画像メモリ２へ与えられ、このデータの書込か
行われる。表示の場合はＧＤＣ５はアドレスのみを発し
、これがアトルスマルチプレクザ９を介して画像メモリ
２に与えられて、そのアドレス乙こ従って画像メモリ２
からデータか順次読出され、Ｐ／Ｓ変換変換器６丞７、
ＣＲＴＩへ与えられ、ＣＲＴ １での表示か行われる。
ィック描画制御回路５１と画像メモリ２からの表示デー
タ読出しを制御する表示制御回路５２とからなり、グラ
フィック−ｆｔ５画を行う場合にはＧＤ’Ｃ５が発する
アドレスはアトレスマルチプレクザ９を介して、またＧ
ＤＣか発するライトテークはデークマルチプレク号ＩＯ
を介して画像メモリ２へ与えられ、このデータの書込か
行われる。表示の場合はＧＤＣ５はアドレスのみを発し
、これがアトルスマルチプレクザ９を介して画像メモリ
２に与えられて、そのアドレス乙こ従って画像メモリ２
からデータか順次読出され、Ｐ／Ｓ変換変換器６丞７、
ＣＲＴＩへ与えられ、ＣＲＴ １での表示か行われる。
画（象メモリ２から読出されたデータは描画の演算等の
ためにＧＤＣ ５に与えられ、またり−トハノファ１２
に与えられてＣＰＩＩ側へ転送し胃るようにしである。
ためにＧＤＣ ５に与えられ、またり−トハノファ１２
に与えられてＣＰＩＩ側へ転送し胃るようにしである。
アドレスマルチプレクザ９，データマルチプレクザ１０
に入力されるデータの選択は制御回路１３によって行わ
れ、グラフインク描画の場合はＧＤＣ側からのアドレス
、ライトデータを選択せしめる。
に入力されるデータの選択は制御回路１３によって行わ
れ、グラフインク描画の場合はＧＤＣ側からのアドレス
、ライトデータを選択せしめる。
そしてＤＭＡ転送の場合には、第２図に示すようにキャ
ラクタクロックを使用して前半をＤＭＡ転送のアクセス
期間とし、つまりＤＭＡコントローラ３からのアドレス
とライトバッファ８のＤＭＡ ライトデータとを選択せ
しめ、後半を表示のためのアクセス期間とし、つまりＧ
ＤＣ５からのアドレスを選択せしめる。
ラクタクロックを使用して前半をＤＭＡ転送のアクセス
期間とし、つまりＤＭＡコントローラ３からのアドレス
とライトバッファ８のＤＭＡ ライトデータとを選択せ
しめ、後半を表示のためのアクセス期間とし、つまりＧ
ＤＣ５からのアドレスを選択せしめる。
以」二のように本発明ではＤＭＡ転送による描画と表示
とを時分割で切換えるのでｈｌ、５画が高速でありフラ
ッシュレスの表示が行なえ、しかもアドレス計算を必要
とするグラフインク描画も可能な表示装置を実現するこ
とができる。
とを時分割で切換えるのでｈｌ、５画が高速でありフラ
ッシュレスの表示が行なえ、しかもアドレス計算を必要
とするグラフインク描画も可能な表示装置を実現するこ
とができる。
第１図は本発明の表示装置要部の略示ブロック図、第２
図は時分割のタイムチャートである。 １・・・ＣＲＴ ２・・・画像メモリ ３・・・ＤＭΔ
コントローラ ５・・・ＧＤＣ９・・・アドレスマルチ
プレクサ１０・・・データマルチプレクサ １３・・・
制御回路時 許 出願人 三洋電機株式会社 代理人 弁理士 河 野 登 夫
図は時分割のタイムチャートである。 １・・・ＣＲＴ ２・・・画像メモリ ３・・・ＤＭΔ
コントローラ ５・・・ＧＤＣ９・・・アドレスマルチ
プレクサ１０・・・データマルチプレクサ １３・・・
制御回路時 許 出願人 三洋電機株式会社 代理人 弁理士 河 野 登 夫
Claims (1)
- １、表示部と、これに対応づけた画像メモリと、画像メ
モリに対する表示、 ｈＹ１画制御をおこなうグラフイ
ンクディスプレイコントローラと、画像メモリに対する
ダイレクトメモリアクセス転送を行うダイレクトメモリ
アクセス制御回路とを備えた表示装置において、画像メ
モリに対する表示データ読出しのためのアクセス期間と
、ダイレフ１−メモリアクセス転送によるアクセスが可
能な期間とを時分割で切換えるべくなしたことを特徴と
する表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009119A JPS60153083A (ja) | 1984-01-20 | 1984-01-20 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009119A JPS60153083A (ja) | 1984-01-20 | 1984-01-20 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60153083A true JPS60153083A (ja) | 1985-08-12 |
Family
ID=11711744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59009119A Pending JPS60153083A (ja) | 1984-01-20 | 1984-01-20 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60153083A (ja) |
-
1984
- 1984-01-20 JP JP59009119A patent/JPS60153083A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3350043B2 (ja) | 図形処理装置及び図形処理方法 | |
| JPS61188582A (ja) | マルチウインドウ書込み制御装置 | |
| US4661812A (en) | Data transfer system for display | |
| JPH0141994B2 (ja) | ||
| US4591845A (en) | Character and graphic signal generating apparatus | |
| JPS60153083A (ja) | 表示装置 | |
| JPH0361199B2 (ja) | ||
| JP2966182B2 (ja) | 計算機システム | |
| JPS60101590A (ja) | 表示装置 | |
| JPS61137186A (ja) | 表示制御装置 | |
| JPH0720833A (ja) | グラフィックスコンピュータ | |
| JPS6138987A (ja) | Ｃｒｔ制御装置 | |
| JPS59162587A (ja) | 画像表示装置 | |
| JPS5997184A (ja) | 画像処理装置 | |
| JPS6169093A (ja) | トグルｖｒａｍ制御方式 | |
| JPS59148091A (ja) | 文字図形表示装置 | |
| JPH0316037B2 (ja) | ||
| JPS5971086A (ja) | Ｃｒｔデイスプレイ装置 | |
| JPS63143588A (ja) | 非同期書き込み読み出し装置 | |
| JPS62293291A (ja) | 画像表示装置 | |
| JPS5957283A (ja) | グラフイツク表示装置 | |
| JPS6332588A (ja) | 表示制御装置 | |
| JPS58215691A (ja) | デイスプレイ装置 | |
| JPH0659652A (ja) | 表示制御装置 | |
| JPS62223789A (ja) | 動画表示装置 |