JPS5971086A - Ｃｒｔデイスプレイ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、画素（ドツト）単位で表示データを格納す
るスクリーンメモリについても、データのＩＪ　−１’
／、、イト動作が迅速に行えるようにしたＣＲＴディス
プレイ装置に係り、特に表示期間中でも、その表示読出
しに影響を与えることなく、データのＩＪ　−Ｆ１５イ
ト動作を可能にしたＣＲＴディスプレイ装置に関する。

ＣＲＴディスプレイ装置は、データの入出力操作のため
に、オフィスコンピュータやワードプロセッサ、パーソ
ナルコンピュータ等の各種データ処理装置に広く用いら
れており、オペレータは、表示されたデータを見ながら
、ホストシステムやキーボード等からのデータを処理し
、またスクリーンメモリへ書込んだり、読出したりして
いる。

ところが、この種のＣＲＴディスプレイ装竹では、表示
動作のためにも、スクリーンメモリからデータを読出す
ことが必要であるから、スクリーンメモリのデータを書
換えるためのリー的イト動作との間で、時間的な調整を
必要とする。

従来の第１の方法としては、表示のブランク期ＵＪ中、
すなわち水平および垂直帰線期間中に、スクリーンメモ
リに対してリートシタイトする方式が弔いられている。

ＣＲＴディスプレイ装置では、ブランク期間は、データ
の表示時間に比べて極めて短い上に、スクリーンメモリ
のリフレッシュ動作も、このブランク期間中に行われる
。そのため、表示データを文字コードで処理する場合に
は、それ程の不都合は生じないが、ドツト単位のデータ
を処理する場合には、スクリーンメモリへのリート乃イ
ト動作のための時間か長くかかり、処理速度が低下する
。

次に、従来の第λの方法として、行間の表示時間中、ず
なわも行間の非表示ラスタの期間にも、スクリーンメモ
リへのり一トンライトが可能なようにする方式が知られ
ている。

この方法では、ブランク期間中と、行間の表示時間中と
が利用できるので、その分だけ１ノ一的イト動作の時間
が多くなり、処理速度も向上する。

しかし、グラフィック表示やイメージ表示等の場合には
、いわゆる行間の表示時間は存在しないので、このよう
な方式を採用することはできない。

さらに、第３の方法として、表示期間中にも、スクリー
ンメモリに対するリーイイト動作を行う方式も知られて
いる。

この第３の方法では、リーーイト動作中は、表示動作を
停止するので、表示画面が見にくいという８点があり、
ドツト単位で表示データの＋Ｊ−トシライト動作を行う
場合には、その欠点が顕著に現わノイ、る。

要する番こ、これらの従来の第１〜第３の方式は、文字
コードで表示デー＋夕を処理するＣＲＴディスプレイ装
置には好適である。しかし、表示データがドツト単位で
処理され、文字コードの１０〜ユＯ倍のデータ月を格納
する大容量のスクリーンメモリを使用して、グラフィッ
ク表示やイメージ表示をも行うディスプレイ装置では、
スクリーンメモリに対するデータのリートシうイト動作
の時間が格段に増加するので、処理速度が低下したり、
見にくい表示画面となる等の不都合がある。

このような不都合を解決する従来の方法として、第ｙに
、表示のためのメモリアクセス（！ｌ：”　　”／ｉイ
トのためのメモリアクセスとを時分割で行う方式も知ら
れている。

すなわち、マイクロプロセッサと表示系とでそれぞれ独
立にアクセスできるリフレッシュメモリに対して、マイ
クロプロセッサのマシンサイクルを表示系における／文
字表示時間の例えばコ倍に設定し、かつこのマシンサイ
クルを３分割しておき、３分割されたうちの１つをマイ
クロプロセッサのメモリアクセスに割当て、残りの２つ
を表示系によるメモリアクセスに割当てることにより、
表示期間中にも、マイクロプロセッサによるリーいイト
動作が可能となるようにしている。

この方法では、外部のホストシステムとリフレッシュメ
モリとの間で表示データの転送を行う場合、リフレッシ
ュメモリを制御するマイクロプロセッサのマシンサイク
ルによる制約を受けるので、ホストシステム側のマシン
サイクルと調整する必要がある。もし、両者が異なると
、ホストシステム側の処理速度が低下し、また、両者を
一致させる設計では、その自由度が制約を受けるので、
それぞれに最適な状態を設定することが困難になり、シ
ステム全体の効率が低下する。

したがって、文字コード方式に比べてｉｉアータ量が著
しく多い、ドラ）３１位のデータ処理を１１うグラフィ
ック表示やイメージ表示のＣＲＴディスプレイ装置に使
用される大容量のスフ１ノーンメモリに対しては、ホス
トシステム側の負担が大き過ぎる、という不都合を生じ
る。

そこで、この発明のＣＲＴディスプレイ装置では、従来
の各種の方式におけるこれらの不＠Ｓ合を解決し、ドツ
ト単位の表示データを格納″′４−るスクリーンメモリ
に対して、表示動作中でも、表示を消すことなしに、大
量のデータをり　）１５イ）するためのメモリアクセス
を可能にして、高速度のデータ処理を行うことにより、
操作性とシステム全体の効率とを向上させることを目的
とする。

そのために、この発明のＣＲＴディスプレイ装置におい
ては、ドツト単位で表示データを格剤シするスクリーン
メモリに対する表示のたｙ）のメモ１ノアクセスと、”
　　’１５イトのためのメモ１ノアクセスとをＣＲＴコ
ントローラで行うとともをと、このＣＲＴコントローラ
を介さずに、ホストシステム側から、ＣＲＴコントロー
ラのマシンサイクルと全く独立の非同期で直接データの
ＩＪＦ／、イトのためのメモリアクセスが行えるように
し、かつ、このＣＲＴコントローラを介さないリーレラ
イト動作は、表示期間中でもブランク期間中でも可能な
ように構成している。

第１図は、この発明のＣＲＴディスプレイ装置がシステ
ムバスに接続されている状態を示すシステム構成のブロ
ック図である。図面において、／はＣＲＴディスプレイ
装置で、／Ａはその表示制御部、／Ｂは表示ユニット、
コはホス１−ＣＰＵ。

３はキーボード、りはプリンタ、左は外部記憶装置を示
す。

オフィスコンピュータやワードプロセッサ等のデータ処
理装置では、システムバスを介して、ＣＲＴディスプレ
イ装置装置衣−ボード３、プリンタ１１フロツピーデイ
スク等の外部記憶装置Ｓ等がボス１−ＣＰＵＪに接続さ
れている。

オペレータは、キーボード３から入力されるデータや外
部記憶装置Ｓに格納されているデータを処理する場合、
ＣＲＴディスプレイ装置装置衣示ユニツ）／Ｂの表示を
見ながら、必要な操作を行う。ホストＣＰＵ２は、これ
らの制御を行う。

第２図は、第７図のＣＲＴディスプレイ装置における表
示制御部／Ａの一実施例を示す機能ブロック図である。

図面において、／／はＣＲＴコントローラ、／２はＲ／
ｗ（読み書き）コントローラ、／３はアドレスバッファ
、／ｌＩはデータバッファ、１５はＩ１０コントローラ
、／Ａはアドレスセレクタ、／７はデータセレクタ、７
ｇは第１出力バツフア、／９は第１出力バツフア、λθ
はスクリーンメモリで、２０にはその第１メモリブレー
ン、コθＢは第コメモリブレーン１．２／は出力セレク
タ１．２．２はＰ／ｓ　（並舛佑列）変換器１．２３は
ビデオコントローラ、λりは基本クロック発振器、コ左
はタイミングコントローラを示し、またＡＤＲはアドレ
スバス、ＤＡＴＡはデータバス、Ｃ０ＮＴはコントロー
ルバスを示す。

第２図の各部の機能は、次のとおりである。

Ｃ’ＲＴコントローラ／／は、第、／に、アドレスバッ
ファ／３とデータバッファ／ｌとＩ１０コントローラ／
Ｓとから与えられる情報に基づいて、スクリーンメモリ
、２０へのデータのリードおよびライト動作を行う。第
コに、表示のために、同期信号に同期してスクリーンメ
モリー〇から読出すためのアドレスを）■１次発生する
ように動作する。第３に、表示ユニツＩ・／Ｂに対する
水平同期信号、垂直同期信号、ブランク期間信号等の同
期信号類を発生する。

ナオ、このＣＲＴコントローラｌ／として、例えばＮＥ
Ｃ社製のμＰＤ７２１θＤ型のＩＣを使用すれば、第グ
の機能として、コマンドを与えるだけで、円や線、ぬり
つぶし等のグラフィック表示のための演算を行うことも
できる。すなわち、グラフイタが格納されるメモリで、
７画面分以上の記憶容量を有しているので、キャラクタ
コードで処理する場合のデータメモリに比べて１０〜．
２０倍の大容量メモリである。このメモＩＪ　２０は、
一般にダイナミックＲＡＭが使用され、リフレッシュメ
モリとも、画素（ドツト）メモリともいわわ１、またイ
メージメモリとよばれることもある。

このスクリーンメモリ、２０は、第２図の回路では、第
１メモリブレーンｊＯＡと第１メモリブレーン２０Ｂと
で構成されている。

各メモリブレーンの使用方法は任意であるが、例えば第
１ブレーン、２ＯＡへ文字や図形等のいわゆるイメージ
データを格納し、第コブレーン、２０Ｂへ高輝度、点滅
表示等の属性データを格納しておけば、指定された属性
でイメージを表示することができる。

また、システムバス側から１１０コントローラ／３へ指
令を与えれば、第コブレー〕ノコθＢも、イメージデー
タ用として使用することができる。例えば、一方のメモ
リブレーンへ作表の罫線情報を格納しておけば、他方の
メモリブレーンの数字等のデータを書換えても、罫線が
消えてしまうことはない。

さらに、第３メモリブレーンを付加して、例えば赤、青
、緑のイメージデータをそれぞれ第１〜第３のメモリブ
レーンへ格納しておけば、カラー表示を行うことも可能
となる。

なお、第１と第λのブレーン、２ＯＡと２０Ｂ。

または第１〜第３のブレーン等を用いて、各種の表示モ
ードに切換える場合には、’／ｓ変換器２２やビデオコ
ントローラ２３の動作も、表示モードに対応して変化す
る。すなわち、合成表示であれば、両ブレーンからの出
力をオア処理するだけでよいし、一方かに性用データの
ときは、その属性に対応した表示制御を行う。

アドレスバッファ／３は、システムバスのアドレスバス
ＡＤＲに接続されて、システム側から与えられるスクリ
ーンメモリコθに対するアドレス情報を格納する。

データバッファ／弘は、システムバスのデータバスＤＡ
ＴＡに接続されて、システム側からのコマンドやライト
データを格納し、またスクリーンメモＩＪ　、２０から
のリードデータを格納する。このデータバッファ／ＩＩ
は、双方向性である。

Ｔ局コントローラ／Ｓは、コントロールバスＣ０ＮＴに
接続され、システム側からのコマンドに対応して制御信
号を各部へ与え、またＣＲＴコントローラｌ／とタイミ
ングコントローラ２Ｓからの指示によって、システム側
へ必要なデータが送出されるように、各部へ制御信号を
力える。

ル蓄コントローラ／コは、ロウアドレスセット信号ＲＡ
Ｓ、カラムアドレスセット信号西口、ライトイネーブル
信号ＷＥ等の制御信号を発生して、スクリーンメモリ２
０へのリートシうイト動作を制御する。

アドレスセレクタ／６は、アドレスバッファ／３からの
アドレス情報とＣＲＴコントローラ／／からのアドレス
情報とをセレクトして、スクリーンメモリ２０ヘアドレ
ス情報を与える。

データセレクタ／７は、データバッファ／ｌＩからのデ
ータとＣＲＴコントローラ／／からのデータとをセレク
トして、スクリーンメモリλθヘデータを与える。

出力セレクタコ／は、　　ｉ１０コントローラ／左カら
の選択信号によって、スクリーンメモリ２０のうちの７
個のブレーンのデータ、すなわち第１ブレーンλθＡの
データか第コフレーン、２０Ｂのデータかの一方をセレ
クトし、指定されたブレーンのデータを第１出力バツフ
ア／ｇと第１出力バツフア／ｑへ出力する。この場合の
ブレーンの選択は、システムバス側かう１局コントロー
ラ／３へ指令されることによって、設定される。

なお、表示動作の場合には、スクリーンメモリ２０の第
１および第２のブレーンコＯＡと２０Ｂから読出され、
たデータは、この出力セレクタ２１を介さずに、Ｐ７．
変換器ユ２へ直接与えられる。

第１出力バツフア／ｇは、スクリーンメモリコ０からの
出力データを、データバッファ／弘を介してデータバス
ＤＡＴＡへ渡す。

第２出力バツフア／ｑは、スクリーンメモリλＯからの
出力データをＣＲＴコントローラ／／へ与える。

Ｐ／ｓ変換器、！コは、スクリーンメモリ２０から表示
のために読出されたデータをＰ４変換して、ビデオコン
トローラ２３へ出力する。

ビデオコントローラ、２３は、Ｐ／ｓ変換器２２からの
出力データとＣＲＴコントローラ／／からの同期信号と
Ｉ／、コントローラ／Ｓからの制御情報とに基づいて、
表示ユニツ）／Ｂへ表示するためのビデオ信号および同
期信号を発生ずる。

基本クロック発振器２’ｌは、基本クロック信号を発生
してタイミングコントローラ、２左へ与エル。

タイミングコントローラ２Ｓは、各部に必要なりロック
信号とタイミング信号とを供給する。

次に、この第２図の回路における表示動作と、ＣＲＴコ
ントローラを介する’）　−Ｆ１５イトＴＪ）＋作、お
よびＣＲＴコントローラを介さないＩＪ−−イト動作に
ついて説明する。

〔／〕表示動作 ／）　　ＣＲＴコントローラ／／からアドレスセレクタ
／６へ表示読出しのためのアドレス　　　・を与える。

２）　アドレスセレクタ／６は、上記アドレスを駿コン
トローラ／２からのタイミング信号でラッチする。

３）　次に、アドレスセレクタ／６は、〜曾コントロー
ラ／コからのアドレスセレクト信号によって、上記アド
レスをスクリーンメモリλθへ与える。

り）ル曾コントローラ／コは、表示読出しに必要なメモ
リ制御信号をスクリーンメモリコθに与える。

左）　スクリーンメモリ２０は、指定されたアドレスに
格納されているデータを出力する。

６）　スクリーンメモリ２０からの出力データは、Ｐ／
ｓ変換器、２２で並ｌｔ糧列変換され、ビデオコントロ
ーラコ３へ与えられる。

７）　ビデオコントローラ２３へは、ＣＲＴコントロー
ラ／ｌから水平同期信号、垂直同期信号、ブランク信号
等が入力されており、これらの信号とＰ／３変換器２２
からの表示データとが、Ｉ１０コントローラ／左からの
制御情報およびタイミングコントローラ２左からのタイ
ミング信号により制御されて。

ビデオ信号、水平同期信号、垂直同期信号として表示ユ
ニット／Ｂへ送出され、画面上に表示される。

（Ｊ）　ＣＲＴコントローラを介するリートンタイト動
作 この第一図の回路では、通常の彫〜動作の他に、もつと
複雑なジ−１シ♀デフアイ／ライト動作も可能であり、
リード動作やライト動作も含まれている。そこで、ここ
では、このクー１Ａデフアイ／ライト動作について説明
する。

リー隣デフアイ／ライト動作とは、システムバスからあ
るコマンド、例えばアドレスＡへ、現在のデータＢと新
しく指定するデータＣとをオア処理して書込めという要
求を受けて、そのコマンドに対応するデータを演尊処理
後に書込む動作である。

なお、このＣＲＴコントローラを介するＲ／Ｗ動作は、
表示装置のブランク期間中に行うようにしている。

／）　コマンドを受けると、ＣＲＴコントローラ／／は
、まずアドレスを発生し、そのアドレスがアドレスセレ
クタ／６ヘラツチされる。

２）ｔだ、ＣＲＴコントローラ／／は、リー隣デフアイ
／ライト動作であることを指示する情報をル短コントロ
ーラ７．２へ出カスる。

３）　アドレスセレクタｌ乙は、ルＷコントローラ／ａ
からのアドレスセレクト信号により、上記アドレスをス
クリーンメモリコＯへ力える。

り）Ｒ／ｗコントローラ／λは、読出しに必要な制御信
号をスクリーンメモリ、２０へ与える。

Ｓ）　スクリーンメモリコ０は、指定されたアドレスの
データを出力セレクタコ／へ出力する。

Ａ）　出力セレクタ２／からのデータは、第２出力バツ
フア／９にラッチされ、る。

？）　　ＣＲＴコントローラ／／は、アドレス拳データ
バス（ＡＤｏ〜１．）の方向をＣＲＴコントローラ／／
へ入力するモードに切換え、第２出力バツフア１９のデ
ータをＣＲＴコントローラｌｌ内に取込む。

ｇ）　　ＣＲＴコントローラ／／は、コマンドに従って
、新規書換えやデータ反転等の修正を内部で行い、その
結果としての新しいデータを再びアドレス・データバス
（ＡＤｏ〜、Ｓ）へ出力する。なお、この時点では、ア
ドレス・データバスの方向は出力するモードに切換えら
れている。

９）　　ＣＲＴコントローラ／／からの出力データは、
データセレクタ／７へ与えられる。

データセレクタ／７では、Ｉ１０コントローラ／左から
のセレクト信号によって、ＣＲＴコントローラ／／から
のテークがセレクトされ、スクリーンメモリコ０へ与え
られる。

／の　スクリーンメモリ２０へは、ＩＩ／、コントロー
ラ／λから曹込みに必軟な制御１伯号が与えられ、新し
いデータが前記のアドレスへ書込まれる。

［、？’ｌ　ＣＲＴコントローラを介さないリーイイト
動作 ［：、？　−／’］リード動作の場合 ／）　　システムバスかうＩ１０コントローラ／Ｓへの
指令によって、ＣＲＴコントローラ／／を介さない読出
しモードが設定され、Ｒ／Ｗコントローラ７．２へも、
その情報が与えられる。

コ）　アドレスバッファ１３からアドレスセレクタ／乙
へ入力されたアドレスは、Ｉ１０コントローラ／ＳとＲ
／、コントローラノコを介ジチアドレスセレクタ／６へ
与えられるアドレスセレクト信号によってセレクトされ
、スクリーンメモリコθへ与えられる。

Ｊ）　　Ｒ／ｗコントローラ／コから、読出しに必賃な
制御信号がスクリーンメモ゛）２０へ与えられる。

ダ）−スクリーンメモリ２０から、上記アドレスのデー
タが出力セレクタコ／へ出力される。次に、このデータ
は、彰ヤコントローラ／２からのタイミング信号で、第
１出力バツフア／ｇにラッチされる。

、り）　　双方向性のデータバッファ／ｌＩは、Ｉｌｏ
：ｌ７ｌ−０−ラ／３からの信号によってシステムバス
側へ出力するモードに設定されており、第１出力バツフ
ア／ｇのデータ、すナワち読出しデータがシステムバス
へ出方される。

〔３−，２）ライト動作の場合 ／）　　システムバスかうＩ１０コントローラ／Ｓへの
指令によって、ＣＲＴコントローラ／／を介さない書込
みモードが設定され、Ｒ／Ｗコントローラ／２へも、そ
の情報が与えらノアる。

、２）＠込みアドレスは、先の〔３−／）の２）の読出
しアドレスの場合と同様の方法でスクリーンメモリュθ
へ与えられる。

３）書込まれるデータは、システムバスのデータバスか
らデータバッファフグを介して、データセレクタ／７へ
与えられる。この場合には、データバッファ／ｌＩの方
向は、Ｉ１０コントローラ／Ｓによって、データセレク
タ７７個へ出力するモードに切換えられている。

’Ｉ）　　　ｒ１０コントローラ／Ｓからのセレクト信
号により、データバッファ／４’からのデータがデータ
セレクタ／７でセレクトされて、スクリーンメモリ、２
０へ与えられる。

５）　　Ｒ／ｗコントローラ／２からの書込ろに必要な
制御信号がスクリーンメモＩＪ　２０へ与えられ、前記
アドレスにデータが書込まれる。

第３図は、この発明のＣＲＴディスプレイ装置において
、〔／〕の表示動作と〔３〕のＣＲＴコントローラを介
さないＩＪ　　）’／、イト動作とを時分割方式で行う
状態を示すタイムチャートである。

図面における信号波形について述べると、／）　　ＣＬ
Ｋは、ＣＲＴコントローラｌ／ヘタイミングコントロー
ラ、２左から与えられるクロック信号である。

、２）／／のＡＤｏ〜１６は、第一図のアドレス・デー
タバス（ＡＤｏ〜、）に対応しており、表示読出しのた
めのメモリアドレス、すなわちディスプレイアドレスＤ
ＡＤが２ｎ　、　、２ｎ十／　、　２ｎ＋２　。

・・・・・・と順次進んで行くことを示す。

１つのアドレス、例えばＤＡＤ　２ｎは、表示画面上に
おける／ラスター上に並んだ／６個のドツトに対応し、
クロック信号ＣＬＫの２個毎に、アドレスＤＡＤが歩進
される。

すなわち、ユクロツク信号ＣＬＫが／アドレスＤＡＤに
対応しており、／６ビツト（二／ワード）ずつ表示デー
タが出力される。

３）７ノのＲＡＳは、ＣＲＴコントローラ／／から、駒
コントローラ／２およびタイミングコントローラ２左へ
与えられる信号で、スクリーンメモＩＪ　２０に対する
ＲＡＶ割御の他に、ＡＤ０〜１．をラッチするタイミン
グ信号としても用いられる。

９）／ＡのＡＤＲＬＡＴＣＨは、アドレスセレクタ／４
の内部に設けられたラッチ回路の信号で、ＣＲＴコント
ローラ／／の出力ＡＤｏ−ｔｓを３）のＲＡＳの立下り
のタイミングでラッチした信号を示す。

左）　　／ＡのＡＤＲ５ＥＬＥＣＴは、ＣＲＴコントロ
ーラ／／からのアドレスかアドレスバッファ／３からの
アドレスかをセレクトするアドレスセレクト信号で、タ
イミングコントローラ、２５とＩ／、コントローラ／Ｓ
からの信号に基づいてＲ／／ｗコントローラ／コて発生
され、アドレスセレクタ／６へ与えられる。

この第３図では、レベル’Ｈ’　カ、ＣＲＴ　：１ント
ローラ／／からのアドレス、すなわちダ）０）　ＡＤＲ
ＬＡＴＣＨに示したアドレスをセレクトシ、レベル′Ｌ
′が、アドレスバッファ／３、すなわちシステムバスの
アドレスバスＡＤＲからのアドレス情報をセレクトする
ようにしている。

Ａ）／−１，の官は、タイミングコントローラ２左から
のタイミング信号に基づいて、馬〜ｌコントローラ／コ
で発生され、スクリーンメモリ、２０へ力えられるリー
トンライトのための制御信号である。

このＲＡＳで、Ｄｉｓｐ　ｕｎ　、　Ｄｉｓｐ　、２ｎ
　＋　／　、　−・・−・は表示読出しのためのメモリ
アクセス、Ｒ／Ｗはリードまたはライト動作のためのメ
モリアクセスである。

７）７．２の罷も、６）の市と同様のり一１乃イトのた
めの制御信号である。

上の６）の官およびそれと対をなず７）のでＡｓは、メ
モリアクセスと考えることもできる。というのは、１弱
と己ホ、およびアドレス情報を与えることによって、メ
モＩＪ　Ｊ　Ｏからデータを読出すことができ、さらに
ライトイネーブル信号ＷＥも与えれば、メモＩＪ　２０
へデータを書込むこともできるからである。

ｇ）Ｄｉｓｐ　ＤＡＴＡ　ＬＡＴＣＨは、スクリーンメ
モリコＯからの表示読出しデータが、Ｐ／ｓ変換器、２
２内のバッファにラッチされたそのデータを示す。

このラッチタイミングは、駒コントローラ／ユから−Ｐ
／ｓ変換器ココへ与えられる。

？）　　Ｐ−）Ｓ変換Ｄｉｓｐは、ｇ）のＤＡＴＡ　Ｌ
ＡＴＣＨのデータがＰ４変換され、ビデオコントローラ
、２３を介して表示ユニット／Ｂへ表示されるタイミン
グを示している。

この第３図に示されるように、Ｐ４変換器、！コやビデ
オコン１−ローラ、！３等の内部における処理・ｌｉ制
御のために、上のコ）のＡＤ０〜ＩｌｌでＣＲＴコント
ローラ／／によりアドレスされたデータは、コワード（
＝３λドツト）分だけ時間的にシフトされて表示される
。

／の　７２のＷＥは、”Ａｒ動作中のライト動作時に、
このタイミング（Ｗ’）でル曾コントローラ／２から発
生されるメモリ制御信号である。

／／）　　、２θのＤ　ＯＵＴは、表示読出しおよびリ
ード動作によって、メモリアクセスされたごとに対して
、スクリーンメモリ２０から出力されるデータの出力タ
イミングを示す。

このＤＯＵＴの２ｎ、２ｎ＋／、・・・・・・は表示読
出しデータ、Ｒはリード動作に対するデータを示す。

７．２）　　２０のＤＩＮは、ライト動作の場合に、デ
ータセレクタ／りからスクリーンメモリ２０へ与えられ
るデータの入力タイミングを示す。

／、？）　　ＷＴＣはシステムバスを介してシステム側
から与えられるライトコマンド（ライト要求）である。

このライトコマンドＷＴＣは、システムバスのコントロ
ールバスＣ０ＮＴカラＩ１０コントローラ／左へ入力さ
れる。

レベル′Ｈ′が′Ｌ１に変化するａがライトコマンドＷ
ＴＣの発生タイミング、レベル％　Ｌ　＃　カ１Ｈ′に
戻るＣが終了タイミングを示す。

／ｌＩ）　　ＲＤＹは、ライトコマンドＷＴＣに対して
、う）　　イト動作が終了したことをシステム側へ伝え
る信号である。この信号ＲＤＹは　Ｉ／、コントローラ
／ＳからコントロールバスＣ０ＮＴを介してシステム側
へ送出される。

レベル１Ｈ１が１Ｌ′に変化するｂが信号ＲＤＹの発生
タイミング、レベル１Ｌ′が１Ｈ１となるｄが終了タイ
ミングを示す。

この第３図のタイムチャートでは、表示読出し２回に対
して、　　ＩＪ　−１’／、５イト動作が７回の割合の
時分割でメモリアクセスしている。

その研出は、スクリーンメモリの性能上、メモリアクセ
スまたはそのサイクルタイムに一定時間以上を必要吉す
るからであり、もし、メモリが高速であれば、このよう
な表示読出し２回に対してリー鳴イトを７回としないで
、表示読出し７回に対してり−いイトを７回とすること
も可能である。

しかし、メモリのコストの観点からは、そのような高速
のメモリを使用することは望ましくないこと、およびＣ
ＲＴディスプレイの走査が高速のため、表示読出しのサ
イクルも速くなり、これに対応できる性能のメモリも現
段階では少ないので、第３図で説明したようなコ回の表
示読出しに対して、１回のり一トン９イト動作を割邑て
る方式が実用的である。この程度のメモリであれば、コ
スト的にも性能的にも好適なメモリを容易に選択するこ
とができる。

なお、６）の「Ｑで、Ｄｉｓｐ　２ｎとＤｉｓｐ　２ｎ
　＋　／、すなわち偶数番目と奇数番目とでは、／）の
ＣＬＫやコ）のＡＤＯ，−１１＋に対する発生タイミン
グが異なっている。これは、メモリの速度に好適なタイ
ミングでアクセスするためであり、そのタイミングはタ
イミングコントローラ、２３によって管理されている。

以上のような動作によって、表示読１出しとＣＲＴコン
トローラを介さないリーカイト動作とが時分割方式で行
われる。

この場合に、ＣＲＴコントローラを介さないＲ／Ｗ動作
は、表示期間中に限らず、ブランク期間中にも行える。

これに対して、ＣＲＴコントローラを介するＲ／′ｗ動
作は、ブランク期間中だけ行われる。

そこで、ブランク期間中には、ＣＲＴコントロ　　　−
ラを介する”／ｗ動作とＣＲＴコントローラを介さない
Ｒ／ｗ動作とがタイミング的に競合しない、すなわち殆
んど同時に発生することがないように、システム側でチ
ェックする。例えば、システム側でＣＲＴコントローラ
のステータスを監視し、ＣＲＴコントローラがＲ／ｗ動
作中でなければ、ＣＲＴコントローラを介さないル短要
求を第２図のＣＲＴディスプレイ装置へ送出するように
している。

しかし、このようなチェックを行わないときや、システ
ム側のエラー等によって、両者の競合が発生した場合に
は、時間的に先に動作に入った方を優先させる方式も可
能である。

すなわち、ＣＩｔＴコントローラを介するルＷ動作中に
、ＣＲＴコントローラを介さない”Ａ要求があったとき
は、ＣＲＴコントローラを介する方の動作が終了するま
で待たせた後、ＣＲＴコントローラを介さないＲ７，動
作を行う。逆に、ＣＲＴコントローラを介さないル短動
作中に、ＣＲＴコントローラからＲ／ｗ　ｕ＋作の要求
があったときは、ＣＲＴコントローラを介さない”Ａｔ
動作をそのまま続行させ、ＣＲＴコントローラからの要
求は無効とする。ここで、無効とは、ＣＲＴコントロー
ラ自体は、あたかも駒動作を行ったかのように動作して
も、メモリアクセスをしないようにして、駒要求を無効
にすることである。これらの制御は、Ｉ１０コントロー
ラ／３ＬタイミングコントローラＪ、Ｓ−とルＷコント
ローラ／２とで行われる。

なお、以上の説明では、動作原罪を理解しやすいように
、常に表示読出し２回に対して、ＣＲＴコントローラを
介さないリードまたはライト動作が７回の割合で発生す
る場合について示している。

しかし、実際には、リードまたはライ）　１Ｊ１１作は
、システムバス側からリードまたはライトの要求があっ
た場合にのみ、それに対応して第３図に示したタイミン
グで行われる。リードまたはライト動作の要求、および
それに対するディスプレイ装置側のレティ／タジイーの
応答は、コントロールバスＣ０ＮＴとＩ／、コントロー
ラｌＳとの信号授受によって行われる。

この場合に、システムバス側の動作サイクル、例えばマ
イクロプロセッサのマシンサイクルと、第２図に示した
回路の動作サイクル、例えば表示読出しサイクルとは、
全く独立に非同期での動作が可能である。

例えば、システムバス側からのライト要求、すなわちラ
イトコマンドＷＴＣが、第３図ノア３）ノａのタイミン
グで元生し、コントロールバスＣ０ＮＴからＩ／、コン
トローラｌ夕へ入力された場合、ノリの１〕のタイミン
クでライト動作の終了を示すレディー信号ＲＤＹが、　
　Ｉ／ｂコントローラ／３からコントロールバスＣ０Ｎ
Ｔ側へ送出される。

システムバス側では、このレディー信号ＲＤＹを受取っ
た後、システムバス側のマイクロプロセッサのマシンサ
イクルのタイミング、すなわち／３）のＷＴＣのＣのタ
イミングで、元のレベル１Ｈ′に戻す。

工面コントローラ／！ｒ側では、この７３）のＷＴＣが
元に戻ると、それに呼応して、／ｌＩ）のＲＤＹのｄの
タイミングで、レディー信号を元のレベル１Ｈ′に戻す
。

したがって、／り）のＲＤＹのタイミングｄ以降では、
再び新たなライト侠求またはリード要求の受付けが可能
となる。

このように、この発明のＣＲＴディスプレイ装置では、
表示読出しのサイクルは、システム側のマシンサイクル
と全く独立に設定することができ、それぞれ非同期で動
作することができる。そのため、それぞわの装置は、最
適の状態に設計することが可能となり、システム全体の
効率も向上さ１１る。

なお、以上の実施例では、ＣＲＴディスプレイ装置を、
システムパスライン以降の構成としたが、このような構
成に限らず、例えばμＣＰ　ＵやＲＯＭを備え、内部に
アドレスライン、データライン、コントロールラインを
有するようなＣＲＴディスプレイ装置にも、適用可能な
ことは明らかであり、この発明はこれらのＣＲＴディス
プレイ装怖゛も包含する。

以上に詳細に説明したとおり、この発明のＣＲＴディス
プレイ装置では、スクリーンメモリに対する表示読出し
と、リートン）イト動作のためのメモリアクセスとをＣ
ＲＴコントローラで行・うようにし、さらにこのＣＲＴ
コントローラを介さないで、システム側からＣＲＴコン
トローラのマシンサイクルと全く独立の非同期で、直接
データのリーシライトのためのメモリアクセスが可能な
ようにしており、しかも、ＣＲＴコントローラを介さな
いリート乃イト動作は、表示期間中でも表示を消すこと
なしに行えるようにしている。

したがって、この発明のＧＩＬＴディスプレイ装置によ
れば、ドツト単位の表示データを処理する大容量のスク
リーンメモリに対しても、高速度でデータのＩＪ　−１
’１５イトが行える上、表示も一時消去等の影響を受け
ることがないから見やすい表示が得られて、操作性が向
上される。さらに、システムと全く独立の非同期でリー
イイト動作が可能となるので、システムの効率も向上さ
れる、等の多くの優れた効果が奏せられる。

【図面の簡単な説明】

第１図はこの発明のＣＲＴディスプレイ装置がシステム
バスに接続されている状態を示すシステム構成のブロッ
ク図、第二図は第２図のＣＲＴディスプレイ装置におけ
る表示制御部の一実施例を示す機能ブロック図、第３図
はこの発明のＣＲＴディスプレイ装置において、表示動
作とＣＲＴコントローラを介さないリートンタイト動作
とを時分割方式で行う状態を示すタイムチャートである
。 図面において、ｌはＣＲＴディスプレイ装置、ｌ／はＣ
ＲＴコントローラ、／２はにコントローラ、／３はアド
レスバッファ、／りはデータバッファ、／ｌはＩ７．コ
ントローラ、／乙はアドレスセレクタ、／７はデータセ
レクタ、７ｇは第１出力バツファ、／９は第１出力バツ
フア、２０はスクリーンメモリで、２ＯＡはその第１メ
モリブレーン、２０Ｂは第２メモリブレーン１．２／は
出力セレクタ１．２コはＰ４変換器、２３はビデオコン
トローラ、２４ｔは基本クロック発振器、２ｓはタイミ
ングコントローラ、　ＡＤＲはアドレスバス、ＤＡＴＡ
はデータバス、Ｃ０ＮＴはコントロールバスを示す。 特許出願人　株式会社　リ　コ　−

Claims (1)

1. 【特許請求の範囲】 １、システムバスを構成するアドレスバスとデータバス
   とコントロールバスとに接続サレ、これらのバスからの
   情報に基づいてスクリーンメモリにデータを書込み、該
   メモリからデータを読出して表示するＣＲＴディスプレ
   イ装置において、アドレスバッファトデータバツファと
   ■ンコントローラとからの情報によってスクリーンメモ
   リへのデータのライト動作、および表示読出しのために
   前記スクリーンメモリのアドレス情報を順次発生する動
   作、および同期信号を発生するＣＲＴコントローラと、
   アドレスバッファからのアドレス情報と前記ＣＲＴコン
   トローラからのアドレス情報とをセレクトして前記スク
   リーンメモリへアドレス情報を与えるアドレスセレクタ
   と、データバッファからのデータと前記ＣＲＴコントロ
   ーラからのデータとをセレクトして前記スクリーンメモ
   リへデータを与えるｉ−タセレクタと、前記スクリーン
   メモリからの出力データを並ＴＡｙ、　列変換する並夕
   ｐ、　列変換器と、この並夕指列変換器からの出力デー
   タと前記ＣＲＴコントローラからの同期信号と前記１局
   コントローラからの情報に基づいて表示のためのビデオ
   信号および同期信号を発生するビデオコントローラと、
   前記スクリーンメモリへのライト動作を制御する読み書
   き（Ｒ／ｗ）コントローラと、前記各部へ必要なりロッ
   ク信号およびタイミング信号を供給するタイミングコン
   トローラとを備え、前記ＣＲＴコントローラを介する前
   記スクリーンメモリへのライト動作と、前記ＣＲＴコン
   トローラを介さずにシステムバスから直接前記スクリー
   ンメモリへのライト動作とを行うことを特徴とするＣＲ
   Ｔディスプレイ装置。 ２、　上記第１項記載のＣＲＴディスプレイ装置におい
   て、スクリーンメモリからの表示読出し動作と、ＣＲＴ
   コントローラを介さずにシステムバスから直接前記スク
   リーンメモリへのライト動作とを、時分割方式で行うこ
   とを特徴とするＣＲＴディスプレイ装置。 ８、　上記第７項記載のＣＲＴディスプレイ装置におい
   て、スクリーンメモリからの出力データをデータバスへ
   渡すための第１の出力バッファを設け、ＣＲＴコントロ
   ーラを介する前記スクリーンメモリへのライト動作と、
   ＣＲＴコントローラを介さずにシステムバスから直接前
   記スクリーンメモリへのり一トン９イト動作とを行うこ
   とを特徴とするＣＲＴディスプレイ装置。 ４、上記第３項記載のＣＲＴディスプレイ装置において
   、スクリーンメモリからの表示読出し動作と、ＣＲＴコ
   ントローラを介さずにシステムバスから直接前記スクリ
   ーンメモリへのリート乃イト動作とを、時分割方式で行
   うことを特徴とするＣＲＴディスプレイ装置。 ５、　上記第１項記載のＣＲＴディスプレイ装置におい
   て、スクリーンメモリからの出力データをデータバスへ
   渡すための第１の出力バッファと、前記スクリーンメモ
   リからの出力データをＣＲＴコントローラへ与える第２
   の出力バッファとを設け、ＣＲＴコントローラヲ介する
   前記スクリーンメモリへのり−１滴イト動作と、ＣＲＴ
   コントローラを介さずにシステムバスから直接前記スク
   リーンメモリへのリート乃イト動作とを行うことを特徴
   とするＣＲＴディスプレイ装置。 ６、上記第Ｓ項記載のＣＲＴディスプレイ装置において
   、スクリーンメモリからの表示読出し動作と、ＣＲＴコ
   ントローラを介さずにシステムバスから直接前記スクリ
   ーンメモリへのリート乃イト動作とを、時分割方式で行
   うことを特徴とするＣＲＴディスプレイ装置。 ？、上記第６項記載のＣＲＴディスプレイ装散において
   、その時分割方式を、表示読出し動作のメモリアクセス
   ２回に対して、スクリーンメモリへのリートシタイト動
   作のメモリアクセスを７回とすることを特徴とするＣＲ
   Ｔディスプレイ装置。 ８、　上記第Ｓ項記載のＣＲＴディスプレイ装置におい
   て、スクリーンメモリが、複数のブレーンからなり、か
   つＩ１０コントローラからの情報に基づいて複数のブレ
   ーンのうちから７個のブレーンの出力データをセレクト
   する出力セレクタを設け、この出力セレクタの出力デー
   タを第１の出力バッファと第コの出力バッファへ入力さ
   せることを特徴とするＣＲＴディスプレイ装置。 ９　上記第ｇ項記載のＣＲＴディスプレイ装置において
   、スクリーンメモリからの表示読出し動作と、ＣＲＴコ
   ントローラを介さずにシステムバスから直接前記スクリ
   ーンメモリへのＩＪ　−Ｆ１５イト動作とを、時分割方
   式で行うことを％徴とするＣＲＴディスプレイ装置。