JP2641932B2 - フレームメモリのアクセス方式 - Google Patents

Description

【発明の詳細な説明】 〔概 要〕 表示域が上下２分割式の液晶表示パネルを使用した表
示装置に、同時に異なる表示域へデータ送出して表示さ
せるフレームメモリのアクセス方式に関し、 アドレス変換回路を介してデータの順序を変えて記憶
させたデュアルポートメモリを用いて、大型液晶表示パ
ネルを高速表示できるようにするとともに、待ち時間な
しでCPUのアクセスを受けられるようにすることを目的
とし、 表示域が分割された表示装置と、ランダムアクセスポ
ートとシリアルアクセスポートとを有し、前記表示装置
へ送出される表示データが格納、展開されるフレームメ
モリと、フレームメモリのアドレス指定と、このフレー
ムメモリへの表示データの書込みをランダムアクセスポ
ートを介して行なう制御部と前記フレームメモリと制御
部との間に配設され、フレームメモリへ表示データを書
込む際にアドレスを変換するアドレス変換回路とを備
え、アドレス変換回路は、前記分割された表示域間で互
いに対応し、且つほぼ同時にフレームメモリから送出さ
れるデータ群が、当該フレームメモリ内の隣接するアド
レスに書込まれる様、アドレス変換するようにした。

〔産業上の利用分野〕

本発明は、表示域が上下２分割式の液晶表示パネルと
表示用のフレームメモリとしてデュアルポートメモリを
使用した表示装置に、同時に異なる表示域へデータ送出
して表示させるフレームメモリのアクセス方式に関す
る。

〔従来の技術〕

従来の液晶表示装置は、シングルポートのランダムア
クセスメモリを用いて、表示すべきデータを液晶表示パ
ネルの左上から右側へ表示して行き、さらに上のライン
から下のラインへと、ランダムアクセスメモリから順番
にデータを読出して表示するようにしていた。この場合
にはデータ表示のためにランダムアクセスメモリから読
み出しを１回行う度に、その次にCPUからの書込みある
いは読出しを１回行うアクセスを受ける、というサイク
ルで処理していた。

近年、液晶表示パネルの大型化が進んできたが、画面
のドット数が多くなっても表示パネルを分割しないで用
いると、画面がチラついて見にくくなるため、第３図に
示すように、表示パネル１の表示域を上パネル２と下パ
ネル３とに、上下２分割させたものが実用されるように
なった。このような表示装置に対してシングルポートの
ランダムアクセスメモリを用いた場合のアクセス方式は
データ表示のために異なる表示域に対する表示データを
それぞれ一つ読み出し、その次にCPUからのアクセスを
１回受けるというサイクルで処理させる。

〔発明が解決しようとする課題〕

しかし、このような従来のメモリアクセス方式にあっ
ては、上下２分割させた表示域を有する大型液晶表示パ
ネルのデータ表示の際に、CPUからランダムアクセスメ
モリへのアクセスは、データの読出し表示処理が２回に
対して、CPUからのアクセスを１回受けるだけであり、
データの読出し表示処理が終るのを待つ、待ち時間が長
くなって、処理が遅くなるという問題点があった。

本発明は、上記問題点に鑑みて成されたものであり、
その目的は、大型液晶表示パネルを高速表示できるよう
にするとともに、待ち時間なしでCPUのアクセスを受け
られるようにした、メモリのアクセス方式を提供するこ
とにある。

〔課題を解決するための手段〕

第１図は本発明の原理構成を示す図である。この図に
おいて、符号12は表示域が上下に分割された表示装置、
14はランダムアクセスポート14aとシリアルアクセスポ
ート14bとを有するデュアルポートメモリによって構成
されたフレームメモリを表わす。また符号11はフレーム
メモリ14のアドレス指定と、このフレームメモリへの表
示データの書込みをランダムアクセスポート14aを介し
て行なう制御部としてのCPUを示し、15はフレームメモ
リ14とCPU11との間に配設され、フレームメモリヘ表示
データを書込む際にアドレスを変換するアドレス変換回
路である。

〔作 用〕

フレームメモリ14に表示データを書込む時は、CPU11
がフレームメモリ14のアドレスを指定して表示データを
送ると、アドレス変換回路15は表示装置12の分割された
表示域12a,12bの間で互いに対応し且つほぼ同時にフレ
ームメモリ14から送出されるデータ群（以下、これを同
一送出データ群という）が前記フレームメモリ14内に隣
接するアドレスに書込まれる様、アドレス変換する。こ
のアドレス変換されたアドレス情報はランダムアクセス
ポート14aを通ってフレームメモリ14に送られ、この変
換後のアドレスに表示データが書込まれる。このような
表示データの書込み操作が繰返されてフレームメモリ14
へ表示データが展開される一方シリアルアクセスポート
14aを通してフレームメモリ14からは表示データが読出
され、表示装置12に送られる。この場合のフレームメモ
リ14からの表示データの読出しに当っては、同一送出デ
ータ群が既に相隣接するアドレスに格納されているか
ら、シリアルに表示データを読出して行けば表示装置12
の分割表示域12a,12bに同時に画像に表示される。

〔実施例〕

第２図は本発明が適用される画像表示装置を示す図で
ある。この画像表示装置は、第２図の実施例図面に示す
ように、表示域が分割された表示装置12と、該表示装置
12にデータ表示させるタイミングを指示する表示タイミ
ング発生回路13と、ランダムアクセスポート14aおよび
該ランダムアクセスポートとは独立にアクセスでき、か
つ同一送出データ群を構成するデータを連続して読み取
ることができるシリアルアクセスポート14bを有するフ
レームメモリ14と、このフレームメモリ14に対してアド
レス指定と表示データの書込みを行う制御部としてのCP
U11と、前記ランダムアクセスポート14aを通してフレー
ムメモリ14へ表示データを書込む際に同一送出データ群
を、当該フレームメモリ14の隣接したアドレスに書込ま
せるためのアドレス変換をするアドレス変換回路15と、
表示タイミング発生回路13から出力されたトランスファ
アドレスとCPU11から出力されたアドレスの一方を、表
示タイミング発生回路13から出力されるアドレス選択信
号に基づいて選択し出力する選択回路16と、前記フレー
ムメモリ14の前記シリアルアクセスポート14b側から連
続して出力されるデータの一部を前記表示タイミング発
生回路13の出力するタイミングに従いラッチして前記表
示装置12の分割した表示域12a,12bへ同時にデータ表示
させるデータラッチ手段17を備えて成る。尚、前述した
フレームメモリ14としては、東芝製（型番:TC524256）
のものや富士通製（型番:MB81C4251）のものを用いるこ
とができる。

以下、この実施例において表示画面を横1024ドット×
縦768ドットの画面を縦384ドットづつの上下二分割した
場合の作用について図示説明する。

本方式を機能させるために必要な構成としては、第２
図乃至第４図に示すように、表示装置12は、表示画面を
横1024ドット×縦384ドットの上パネル12aと横1024ドッ
ト×縦384ドットの下パネル12bとに二分割した横1024ド
ット×縦768ドットの液晶表示パネル12cを有するものと
する。この場合においてフレームメモリ14として８ビッ
ト／アドレス構成のフレームメモリ14を使用している場
合、表示装置12にデータ表示させると論理アドレスは以
下のようになる。

第３図に示すように、ランダムアクセスポート14aへ
の書込みはアドレス変換していなければ、第２図（イ）
に示すように、上パネル12a用のデータとして０〜７×
０エリアに１番目のデータとして０番地のデータを格納
し、８〜15×０エリアに２番目のデータとして１番地の
データを格納し、1016〜1023×０エリアに128番目のデ
ータとして127番地のデータを格納し、以下、順に1016
〜1023×383エリアに128×384＝49152番目のデータとし
て49151番地のデータを格納した後は、下パネル12b用の
データに変わり、０〜７×384エリアに下パネル12b用の
１番目のデータとして49152番地のデータを格納し、上
パネル12a用のデータと同様にして1016〜1023×767エリ
アに下パネル12b用の49152番目のデータとして98303番
地のデータを格納する。

これに対して、ランダムアクセスポート14aを通した
フレームメモリ14への表示データの書込みに際し、CPU1
1からのアドレス情報をアドレス変換回路15に入力する
と、当該アドレス変換回路15では新アドレスを次式によ
り算出する。

０〜49151のアドレス範囲（上データは偶数アドレス
に変換する。） 新アドレス＝２×旧アドレス …（１） 49152〜98303のアドレス範囲（下データは奇数アドレ
スに変換する。） 新アドレス＝２×（旧アドレス−49152）＋１ …（２） 従って、第３図（ロ）に示すように、格納場所０〜７
×０エリアに上パネル12a用の１番目のデータとして０
番地のデータを格納してから、８〜15×０エリアに下パ
ネル12b用の１番目のデータとして49152番地のデータを
格納し、同様にして、上パネル12a用のデータと下パネ
ル12b用のデータを交互に偶数アドレスと奇数アドレス
へ格納して行き、最終的に1008〜1015×767エリアに上
パネル12a用の49152番目のデータとして49151番地のデ
ータを格納し、1016〜1023×767エリアに下パネル12b用
の49152番目のデータとして98303番地のデータを格納す
る。

この変換後のデータ格納状態を、横幅を倍にした仮想
的メモリ14′へ順に格納した場合として示すと、第３図
（ハ）に示すような格納状態になる。この仮想的メモリ
14′の１行分を示す番号（第２図（ハ）における左側の
枠外数字）を256倍した値をトランスファアドレスとし
て表示タイミング発生回路13から選択回路16を経由して
フレームメモリ14へ送出する。

アドレス変換回路15では、CPU11からアドレス情報が
入力された場合に前述のアドレス変換をし、選択回路16
を経由してフレームメモリ14へ送出する。

選択回路16では、CPU11のフレームメモリアクセス時
は変換後のCPUアドレスを、表示の為のランダムアクセ
スポート14aからシリアルアクセスポート14bへの転送
（トランスポート）時にはトランスファアドレスをフレ
ームメモリ14に送出する。

フレームメモリ14では、トランスファタイミング時に
表示タイミング発生回路13から入力したトランスファア
ドレスに従って表示データをランダムアクセスポート14
aからシリアルアクセスポート14bへ１行分のデータを転
送し、表示タイミング発生回路13から入力したシリアル
送出タイミング信号に従って表示データを送出する。

フレームメモリ14から送り出された表示データは、下
パネル12b用のデータがそのまま表示装置12側へ送出さ
れ、上パネル12a用のデータがデータラッチ17によりラ
ッチされて下パネル12b用のデータとタイミングを合せ
て表示装置12側へ送出され、表示装置12で上パネル12a
用のデータと下パネル12b用のデータとが同時に表示さ
れるように送出する。

このように本実施例では、フレームメモリ14のシリア
ルアクセスポート14bから最初の同一送出データ群とし
て１番目に０番地のデータが、２番目に49152番地のデ
ータが送出され、次の同一送出データ群として１番地の
データが３番目に、49153番地のデータが４番目に送出
され、以下同様に２つづつデータが読取られて送出さ
れ、表示画面の上パネル12aと下パネル12bで同時に表示
され、その同一送出データ群の送出される間に、ランダ
ムアクセスメモリ側でCPU11側からのアクセスが受けら
れるようになり、画面表示が高速化でき、同時にCPU11
がフレームメモリ14を画面表示データの送出待ちをせず
にアクセスできる。

すなわち、フレームメモリ14は、ランダムアクセスメ
モリ側は、シリアルアクセスメモリの動作とは何ら関係
なく、CPU側からメモリアクセス（書込み、読出し）が
行なえるので、CPUは待ち時間なしとすることができ、
一方シリアルアクセスメモリ側は単に先頭呼出しアドレ
スを設定するのみで、フレームメモリ14の持つ特性によ
り順次データの読出しが行なわれる。

〔発明の効果〕

以上のように本発明では、フレームメモリ14を用い、
フレームメモリ14へ入力するデータをアドレス変換回路
15により、ランダムアクセスポート14aへ表示データを
書込む際に同一送出データ群として送出する必要がある
データを隣接したアドレスに書込ませて、シリアルアク
セスポート14bから表示装置側に同一送出データ群毎に
高速で出力できるようにし、しかも、CPU11からランダ
ムアクセスポート14aにシリアルアクセスポート14bの動
作に関係なくアクセスさせることができ、画面表示およ
びメモリのアクセスが高速化できる。

【図面の簡単な説明】

第１図は、本発明の原理構成を示す図、 第２図は、本発明の実施例によるフレームメモリのアク
セス方式を示す構成図、 第３図は、実施例によるアドレス変換例を示す説明図、 第４図は、上下二分割式液晶表示パネルの一例を示す説
明図。 11……CPU 12……表示装置 12a……上パネル 12b……下パネル 12c……液晶表示パネル 13……表示タイミング発生回路 14……フレームメモリ 14a……ランダムアクセスポート 14b……シリアルアクセスポート 15……アドレス変換回路 16……選択回路 17……データラッチ手段

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】表示域が分割された表示装置（12）と、 ランダムアクセスポート（14a）とシリアルアクセスポ
   ート（14b）とを有し、前記表示装置へ送出される表示
   データが格納、展開されるフレームメモリ（14）と、 フレームメモリ（14）のアドレス指定と、このフレーム
   メモリへの表示データの書込みをランダムアクセスポー
   ト（14a）を介して行なう制御部（11）と、 前記フレームメモリ（14）と制御部（11）との間に配設
   され、フレームメモリへ表示データを書込む際にアドレ
   スを変換するアドレス変換回路（15）と、を備え、 アドレス変換回路（15）は、前記分割された表示域間で
   互いに対応し、且つほぼ同時にフレームメモリ（14）か
   ら送出されるデータ群が、当該フレームメモリ（14）内
   の隣接するアドレスに書込まれる様、アドレス変換する
   ことを特徴とするフレームメモリのアクセス方式。