JP3160895B2 - 表示メモリ制御装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はビデオRAM等の表示メモリに展開されてい
る転送元領域内のデータを他の領域へ転送する表示メモ
リ制御装置に関する。

［従来の技術］ 従来、ワードプロセッサ等の表示メモリ制御装置は、
第８図（１）に示すように、ビデオRAM等の表示メモリ
に展開されている矩形領域内のデータを他の領域へ転送
する際、転送元の矩形領域と同じ大きさの矩形領域へ転
送するようにしていた。

また、マルチウィンドウ表示を行う場合において、第
８図（２）に示すように表示メモリの表示領域に展開さ
れている各ウィンドウ内のデータを表示メモリの退避領
域へ転送する際にも第８図（１）の転送方式にしたがっ
て各ウィンドウを矩形単位毎に退避領域へ転送するよう
にしている。

［発明が解決しようとする課題］ しかしながら、特に第８図（２）に示すように、退避
領域内に図中斜線を付して示す無駄な部分（空き領域）
が生じ、表示メモリを効率良く使用することができない
と共に、ウィンドウ数やその大きさが制限されてしまう
という欠点があった。

この原因は、領域をその水平幅、垂直幅で特定してい
る為に矩形領域をそのままの形で転送しなければならな
いことに起因している。

してみれば、矩形領域をそのままの形で転送せず、つ
まり、矩形領域の水平幅に規制されず、矩形領域内のデ
ータをアドレスが連続する領域へ転送することができれ
ば、表示メモリを効率良く使用することが可能となる。

この発明の課題は、矩形の転送元領域内のデータをア
ドレスが連続する転送先領域へ転送できるようにするこ
とである。

［課題を解決するための手段］ この発明の手段は、表示メモリに展開されている矩形
の転送元領域内のデータを転送先領域へ転送する表示メ
モリ制御装置において、前記矩形の転送元領域を特定す
るために指示される転送開始位置、水平転送幅、垂直転
送幅を記憶する第１の記憶手段と、前記転送先領域を特
定するために指示される転送開始位置を記憶する第２の
記憶手段と、前記第１の記憶手段に記憶された前記転送
開始位置及び前記水平転送幅で特定される転送元アドレ
スを順次生成する第１のアドレス生成手段と、この第１
のアドレス生成手段で生成された転送元アドレスにした
がって前記転送元領域内のデータを順次読み出す読出手
段と、前記第２の記憶手段に記憶された前記転送開始位
置から転送先アドレスを順次生成すると共に、前記転送
元領域の水平方向の読み出しが終了する毎に、前記転送
元領域内のデータを垂直方向の読み出しを示す垂直読出
値を加算すると共に、前記転送先領域の転送開始位置に
前記転送元領域の転送水平幅を加算して次の転送先領域
の転送開始位置を求めることにより連続する転送先アド
レスを生成する第２のアドレス生成手段と、この第２の
アドレス生成手段で生成された転送先アドレス位置に前
記読出手段によって読み出されたデータを順次書き込む
書込手段と、前記第２のアドレス生成手段によって加算
された前記垂直読出値が前記第１の記憶手段に記憶され
た前記垂直転送幅に到達し、前記転送元領域内のデータ
の転送が終了したことを検出する検出手段と、この検出
手段によって前記転送元領域内のデータの転送が終了し
たことが検出された場合は、前記第１のアドレス生成手
段及び前記第２のアドレス生成手段による転送元アドレ
スの生成及び転送先アドレスの生成を終了させる制御手
段と、を具備し、前記矩形の転送元領域内のデータをア
ドレスが連続する転送先領域へ転送するようにしたこと
を特徴とする。

従って、矩形の転送元領域内のデータをアドレスが連
続する転送先領域へ転送することができる。

［機能ブロック図の説明］ 第１図はこの発明の機能ブロック図である。同図にお
いて、１は第１の記憶手段、２は表示メモリ、３は第２
の記憶手段、４は第１のアドレス生成手段、５は読出手
段、６は第２のアドレス生成手段、７は書込手段であ
る。

［実施例］ 以下、第２図〜第７図を参照して一実施例を説明す
る。

第３図は表示メモリ制御装置の全体構成を示したブロ
ック図である。

CPU11は転送指令に応答して転送スタート信号ｌを転
送制御部12に与えると共に、転送元領域の水平転送幅お
よび垂直転送幅を転送制御部12に与える。また、CPU11
は表示アドレス制御部13に対して転送元のスタートアド
レス、転送先のスタートアドレス、仮想画面幅を与え
る。

表示リフレッシュアドレスカウンタ14は表示制御部15
からのクロック信号ａにより一定周期毎に表示リフレッ
シュ用のアドレスを計数するもので、この値（リフレッ
シュアドレス）は表示アドレス制御部13に与えられる。

ここで、表示リフレッシュは第４図に示す如く、一定
周期毎に行われる。第４図は表示メモリのアクセスサイ
クルを示し、一定周期で表示リフレッシュのサイクルが
あり、その時、表示メモリから読み込んだデータを表示
することにより表示リフレッシュが行われる。また、表
示リフレッシュの空き時間にデータ転送が行われる。こ
の場合、転送サイクルには転送元サイクル、転送先サイ
クルが交互に存在している。

表示制御部15は表示部16へタイミング信号を出力する
と共に表示メモリ17から読み込まれたデータを表示部16
へ転送して表示出力させる。また、表示制御部15は上述
の如く表示リフレッシュアドレスカウンタ14に対して表
示リフレッシュサイクル毎にクロック信号ａを出力し、
また表示アドレス制御部13に対してはアドレスセレクト
信号ｂを出力している。

転送制御部12はCPU11から転送スタート信号ｌを受け
取ると、表示メモリ17に展開されている転送元領域内の
データを順次読み出して表示メモリ17内の他の領域へ転
送する転送動作を開始する。この場合、転送制御部12は
転送元サイクル時に表示アドレス制御部13から生成出力
された転送元アドレスによって指定されたエリア内のデ
ータを表示メモリ17から読み取りまた、転送先サイクル
時に表示アドレス制御部13から生成出力された転送先ア
ドレスによって指定される表示メモリ17の指定エリアに
書き込む。なお、転送制御部12は転送元アドレスあるい
は転送先アドレスを更新する為のデータ、即ち転送元領
域の水平転送幅ｑ、後述する転送水平カウント値ｐの
他、後述する転送制御信号ｍを表示アドレス制御部13に
与える。

表示アドレス制御部13は表示リフレッシュ時には表示
リフレッシュアドレスカウンタ14からのリフレッシュア
ドレスを出力し、また、転送サイクル時には転送元アド
レスあるいは転送先アドレスを生成出力して表示メモリ
17に与える。この場合、表示アドレス制御部13はCPU11
からの転送元スタートアドレスあるいは転送先スタート
アドレスを順次更新することによって転送元アドレス、
転送先アドレスを生成する。

第５図は転送制御部12の構成を示している。

転送水平幅レジスタ12−１はCPU11から送られて来る
転送元領域の水平転送幅をラッチし、また、転送垂直幅
レジスタ12−２はその垂直転送幅をラッチする。また、
カウントクロック制御部12−３は転送水平カウンタ12−
４、転送垂直カウンタ12−５にリセット信号を出力する
と共に転送水平カウンタ12−４に対してカウントクロッ
ク信号を出力するこの場合、カウントクロック制御部12
−３はCPU11からの転送スタート信号ｌに応答し、転送
水平カウンタ12−４、転送垂直カウンタ12−５のリセッ
ト状態を解除すると共に、転送水平カウンタ12−４に対
してクロック信号を与える。また、カウントクロック制
御部12−３は転送元サイクル時に表示メモリ17からのデ
ータをラッチ12−６に取り込む為のラッチ信号ｒを出力
する。

転送水平カウンタ12−４はカウントクロック制御部12
−３からのクロック信号を計数するもので、その値は水
平一致検出回路12−７に与えられる他、転送制御部12か
ら送出されて表示アドレス制御部13に与えられる。水平
一致検出回路12−７は転送水平幅レジスタ12−１にラッ
チされている水平転送幅と転送水平カウンタ12−４の値
とを比較し、両者の一致を検出すると、この一致検出信
号を転送垂直カウンタ12−５にカウントクロック信号と
して与えると共に、カウントクロック制御部12−３に与
え、更に転送制御信号ｍとして表示アドレス制御部13に
与える。ここで、カウントクロック制御部12−３は水平
一致検出回路12−７から一致検出信号を受け取ると、転
送水平カウンタ12−４をリセットする。

また、転送垂直カウンタ12−５は水平一致検出回路12
−７から一致検出信号がカウントクロック信号として入
力される毎にその値がカウントアップされるもので、そ
の値は垂直一致検出回路12−８に与えられる。垂直一致
検出回路12−８は転送垂直幅レジスタ12−２にラッチさ
れている垂直転送幅と転送垂直カウンタ12−５の値とを
比較し、両者の一致を検出すると、この一致検出信号を
転送終了信号としてカウントクロック制御部12−３に与
える。この場合、カウントクロック制御部12−３は転送
水平カウンタ12−４、転送垂直カウンタ12−５に対して
リセット信号を出力する。

第６図は表示アドレス制御部13の構成を示している。

CPU11からの転送元スタートアドレスはセレクタ13−
１を介して転送元ラッチ13−２に取り込まれ、また転送
先のスタートアドレスはセレクタ13−３を介して転送先
ラッチ13−４に取り込まれる。このように転送元ラッチ
13−２には転送元アドレスの初期値としてCPU11から転
送元スタートアドレスが設定され、また転送先ラッチ13
−４には転送先アドレスの初期値としてCPU11から転送
先スタートアドレスが設定される。この転送元ラッチ13
−２、転送先ラッチ13−４の内容はセレクタ13−５に与
えられる。また、CPU11からの仮想画面幅は仮想画面幅
レジスタ13−６に取り込まれたのちセレクタ13−７に与
えられる。このセレクタ13−７に転送制御部12からの転
送水平幅ｑ、転送水平カウント値ｐも供給され、転送制
御部12からの転送制御信号ｍにしたがってセレクタ13−
７は出力データを選択し、フルアダー13−８に与える。

フルアダー13−８はセレクタ13−５の出力とセレクタ
13−７の出力とを加算することによって転送元アドレス
あるいは転送先アドレスの更新を行う。この場合、転送
元アドレス、転送先アドレスはセレクタ13−７から選択
出力される転送水平カウント値にしたがって順次更新さ
れてゆく。また、転送元領域の水平方向の読み出しが終
了したとき、即ち、転送水平幅に相当する１ライン分の
データ転送終了時に、転送元アドレスと仮想画面幅とを
加算することにより、転送元アドレスは次の行のスター
トアドレスに更新される。また、１ライン分のデータ転
送終了時に、転送先アドレスと転送水平幅とを加算する
ことにより、転送先アドレスは次のスタートアドレスに
更新される。なお、この場合の転送先スタートアドレス
は、１ライン転送終了時のアドレスの次のアドレス値と
なり、連続したアドレスとなる。しかして、フルアダー
13−８から出力される転送元アドレスまたは転送先アド
レスは、ラッチ13−９に取り込まれたのち、セレクタ13
−10を介して表示メモリ17に与えられる。この場合、１
ライン分の転送終了時に、フルアダー13−８によって更
新された転送元の次のスタートアドレスまたは転送先の
次のスタートアドレスは、ラッチ13−９から対応する転
送元ラッチ13−２または転送先ラッチ13−４にセットさ
れる。

なお、セレクタ13−10は表示制御部15からのアドレス
セレクト信号ｂにしたがってラッチ13−９からの転送元
・転送先アドレスまたは表示リフレッシュアドレスカウ
ンタ14からのリフレッシュアドレスを選択し、表示メモ
リ17に与える。

次に、本実施例の動作を説明する。

先ず、表示リフレッシュ時には、表示リフレッシュア
ドレスカウンタ14の値が表示制御部15からのクロック信
号ａにしたがってカウントアップされ、表示アドレス制
御部13に送られるが、この場合、表示制御部15からのア
ドレスセレクト信号ｂにしたがって表示アドレス制御部
13内のセレクタ13−10は表示リフレッシュアドレスカウ
ンタ14からのリフレッシュアドレスを表示メモリ17に与
える。これによって表示メモリ17から読み込まれたデー
タが表示部16から表示出力されて表示リフレッシュが行
われる。このような動作はリフレッシュサイクル毎に繰
り返される。

いま、CPU11から転送スタート信号ｌが転送制御部12
に与えられると、転送制御部12、表示アドレス制御部13
は次の如く動作する。この場合、CPU11は転送元のスタ
ートアドレス、転送先のスタートアドレスを表示アドレ
ス制御部13に与え、表示アドレス制御部13の対応する転
送元ラッチ13−２、転送先ラッチ13−４にセットする。
また、CPU11は転送元領域の水平転送幅、垂直転送幅を
転送制御部12に与え、転送制御部12の対応する転送水平
幅レジスタ12−１、転送垂直幅レジスタ12−２にセット
する。

先ず、カウントクロック制御部12−３は転送水平カウ
ンタ12−４、転送垂直カウンタ12−５のリセットを解除
し、転送水平カウンタ12−４に対してカウントクロック
信号を出力する。すると、転送水平カウンタ12−４はカ
ウント動作を開始し、その値がカウントアップされる。
この場合、転送水平カウンタ12−４の値（転送水平カウ
ント値）は表示アドレス制御部13のセレクタ13−７から
フルアダー13−８に与えられる。いま、転送元サクイル
時にはセレクタ13−５から転送元ラッチ13−２の内容が
出力され、フルアダー13−８に与えられている為、フル
アダー13−８は転送元スタートアドレスに転送水平カウ
ント値を加算し、転送元アドレスを求める。これによっ
て求められた転送元アドレスはラッチ13−９に取り込ま
れ、転送元サイクル時にセレクタ13−10から表示メモリ
17へ供給される。

この転送元アドレスによって表示メモリ17から読み出
されたデータは転送制御部12のラッチ12−６へラッチさ
れる。

しかして、転送先サイクル時には、表示アドレス制御
部13のセレクタ13−５から転送先ラッチ13−４の内容が
出力され、フルアダー13−８によって転送水平カウント
値と加算されて転送先アドレスが求められ、転送先サイ
クル時にセレクタ13−10から表示メモリ17へ供給される
為、転送制御部12のラッチ12−６に保持されているデー
タは表示メモリ17に書き込まれる。

このような転送動作は転送水平カウンタ12−４の値が
カウントアップされる毎に繰り返される。

しかして、１ライン分の転送が終了すると、転送水平
カウンタ12−４の値が転送水平幅レジスタ12−１の値と
一致する。すると、水平一致検出回路12−７は一致検出
信号を出力する為、転送水平カウンタ12−４の値がリセ
ットされると同時に転送垂直カウンタ12−５の値がカウ
ントアップされる。そして、この一致検出信号が表示ア
ドレス制御部13に転送制御信号として与えられる為、転
送元サイクル時にはセレクタ13−７から仮想画面幅レジ
スタ13−６の内容が出力される。したがって、フルアダ
ー13−８はこの仮想画面幅と転送元ラッチ13−２からの
転送元アドレスとを加算し、次の行の転送元スタートア
ドレスを求める。この時、ラッチ13−９の出力が転送元
ラッチ13−２にセットされる為、転送元ラッチ13−２に
は新たな転送元スタートアドレスがセットされる。な
お、次の転送元サイクル時に転送元ラッチ13−２の値と
転送水平カウント値とが加算されて表示メモリ17に供給
されることは上述と同様である。

一方、転送先サイクル時では１ライン分の転送が終了
すると、セレクタ13−７から転送水平幅が出力される。
したがって、フルアダー13−８はこの転送水平幅と転送
先ラッチ13−４からの転送先スタートアドレスとを加算
し、次の転送先スタートアドレスを求める。このスター
トアドレスは１ライン転送終了時のアドレスの次の値と
なり、終了時のアドレスと連続したアドレスとなる。そ
して、新たに求められた転送先のスタートアドレスは、
ラッチ13−９から転送先ラッチ13−４にセットされる。
なお、次の転送先サイクル時に転送先ラッチ13−４の値
と転送水平カウント値とが加算されて表示メモリ17に供
給されることは上述と同様である。

このように１ラインの転送が終了する毎に転送元ラッ
チ13−２、転送先ラッチ13−４には新たなスタートアド
レスがセットされるが、上述したように転送元と転送先
とではスタートアドレスの更新の仕方が相違する。即
ち、転送元領域が矩形領域の場合、新たな転送元のスタ
ートアドレスは１ライン転送終了時のアドレスとは連続
せず、矩形領域の次の行のスタート位置と一致するが、
新たな転送先のスタートアドレスは、１ライン転送終了
時のアドレスの次の値となり、連続したアドレスとな
る。

しかして、１ラインの転送が終了する毎に転送垂直カ
ウンタ12−５の値がカウントアップされてゆくが、その
値が転送垂直幅レジスタ12−２の値と一致すると、垂直
一致検出回路12−８から一致検出信号が出力される。こ
れによって、カウントクロック制御部12−３は転送水平
カウンタ12−４、転送垂直カウンタ12−５にリセット信
号を出力し、転送動作を終了する。

この結果、本実施例においては、第７図に示すように
表示メモリ17の表示領域内に展開されている各ウィンド
ウ、、、内のデータをその退避領域へ転送する
と、各ウィンドウ内のデータはアドレスが連続する領域
、、、に夫々転送される。

［発明の効果］ この発明によれば、転送元領域が矩形領域であっても
その矩形領域の水平幅に規制されず、連続する転送先ア
ドレスを生成することにより、転送元領域内のデータを
アドレスが連続する転送先領域へ転送することができる
ので、転送先領域が矩形領域である必要がなく、転送先
領域に空き領域が生じることがなくデータを記憶させる
ことができ、メモリを効率良く使用することができる。

【図面の簡単な説明】

第１図はこの発明の機能ブロック図、第２図〜第７図は
実施例を示し、第２図は表示メモリに展開されている転
送元領域内のデータを他の領域へ転送した状態を示した
図、第３図は表示メモリ制御装置の全体構成を示したブ
ロック図、第４図は表示メモリアクセスサイクルを示し
た図、第５図は第３図で示した転送制御部12の詳細な構
成図、第６図は第２図で示した表示アドレス制御部13の
詳細な構成図、第７図はウィンドウの転送例を示した
図、第８図（１）、（２）は従来の転送状態を示した図
である。 11……CPU、12……転送制御部、12−１……転送水平幅
レジスタ、12−２……転送垂直幅レジスタ、12−４……
転送水平カウンタ、12−５……転送垂直カウンタ、13…
…表示アドレス制御部、13−２……転送元ラッチ、13−
４……転送先ラッチ、13−８……フルアダー、14……表
示リフレッシュアドレスカウンタ、15……表示制御部、
16……表示部、17……表示メモリ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】表示メモリに展開されている矩形の転送元
   領域内のデータを転送先領域へ転送する表示メモリ制御
   装置において、 前記矩形の転送元領域を特定するために指示される転送
   開始位置、水平転送幅、垂直転送幅を記憶する第１の記
   憶手段と、 前記転送先領域を特定するために指示される転送開始位
   置を記憶する第２の記憶手段と、 前記第１の記憶手段に記憶された前記転送開始位置及び
   前記水平転送幅で特定される転送元アドレスを順次生成
   する第１のアドレス生成手段と、 この第１のアドレス生成手段で生成された転送元アドレ
   スにしたがって前記転送元領域内のデータを順次読み出
   す読出手段と、 前記第２の記憶手段に記憶された前記転送開始位置から
   転送先アドレスを順次生成すると共に、前記転送元領域
   の水平方向の読み出しが終了する毎に、前記転送元領域
   内のデータを垂直方向の読み出しを示す垂直読出値を加
   算すると共に、前記転送先領域の転送開始位置に前記転
   送元領域の転送水平幅を加算して次の転送先領域の転送
   開始位置を求めることにより連続する転送先アドレスを
   生成する第２のアドレス生成手段と、 この第２のアドレス生成手段で生成された転送先アドレ
   ス位置に前記読出手段によって読み出されたデータを順
   次書き込む書込手段と、 前記第２のアドレス生成手段によって加算された前記垂
   直読出値が前記第１の記憶手段に記憶された前記垂直転
   送幅に到達し、前記転送元領域内のデータの転送が終了
   したことを検出する検出手段と、 この検出手段によって前記転送元領域内のデータの転送
   が終了したことが検出された場合は、前記第１のアドレ
   ス生成手段及び前記第２のアドレス生成手段による転送
   元アドレスの生成及び転送先アドレスの生成を終了させ
   る制御手段と、 を具備し、前記矩形の転送元領域内のデータをアドレス
   が連続する転送先領域へ転送するようにしたことを特徴
   とする表示メモリ制御装置。