JPH0568795B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、画像信号処理分野に使用される半導
体メモリに係り、特に画像データのリード・ライ
ト用のランダムアクセスポートと画像データシリ
アル出力用のシリアル出力ポートとを備えたデユ
アル・ポート・メモリに関する。

（従来の技術） 従来の画像信号処理システムにおいては、マイ
クロプロセツサ（MPU）によりデユアル・ポー
ト・メモリに対して画像データのリード・ライト
（描画）の制御および画像データのシリアル出力
の制御を行ない、このシリアルデータ出力をたと
えば画像モニタ装置により表示させるためにＤ／
Ａ変換したのち画像モニタ装置の表示入力として
供給するように構成されている。上記デユアル・
ポート・メモリは、一般にビツトコストが安価な
ダイナミツク型メモリが使用されることが多く、
従来はたとえば第４図に示すように構成されてい
る。即ち、１はダイナミツク型メモリセルがたと
えば256行、256列のマトリクス状に配列された
64K×１ビツトのメモリセルアレイ、２はアドレ
ス入力信号が入力するアドレス入力バツフア、３
は行アドレス信号をデコードして行選択信号を出
力する行デコーダ、４は列アドレス信号をデコー
ドして列選択信号を出力する列デコーダ、５はセ
ンスアンプおよび入出力ゲート、６はリード・ラ
イトデータ用の入出力バツフア、７は外部からラ
ンダムアクセス制御信号（・信号等）
が入力したときランダムアクセスポート部での通
常のリード・ライト動作に必要な各種の制御信号
を発生するランダムアクセスタイミング発生回
路、８はメモリセルアレイ１からの１行分の画像
データを転送するための転送用バス、９は上記転
送用バス８における転送データの通過の可否をメ
モリ外部からの転送制御入力に基いて制御するた
めのトランスフアゲート、１０は上記トランスフ
アゲート９を通過したデータを一時的に格納する
シリアルデータレジスタ、１１は上記シリアルデ
ータレジスタ１０の格納データを選択するシリア
ルデータ選択回路、１２はシリアル出力タイミン
グクロツクをカウントし、前記シリアルデータ選
択回路１１の選択対象となるシリアルデータレジ
スタ１０の選択位置を指定するためのシリアルレ
ジスタ指定信号を出力するシリアルレジスタ指定
回路、１３は前記シリアルデータ選択回路１１か
らシリアル出力タイミングクロツクに同期して出
力するシリアル出力データをシリアル出力ポート
に出力するためのシリアル出力バツフアである。

上記デユアル・ポート・メモリにおいては、外
部のMPUからの転送制御信号入力によりトラン
スフアゲート９のオン・オフ状態が制御されるこ
とによつて、シリアルデータレジスタ１０とメモ
リセルアレイ１との電気的接離が制御されると共
に入出力バツフア６の非動作、動作状態が制御さ
れるものである。したがつて、上記メモリは、
MPUによる画像データのリード・ライトのため
のランダムアクセスサイクル（外部プロセツサ・
バスサイクル）と、１行分の画像データ（256ビ
ツト）を表示のためにシリアルに出力する表示出
力サイクルとの分離が可能になつている。

上記したようなデユアル・ポート・メモリを用
いた画像処理システムによれば、MPUは上記メ
モりの表示出力サイクルを実行しなくてよいけれ
ども、依然として表示出力サイクルの管理（たと
えばメモリセルアレイ１からシリアルデータレジ
スタ１へのデータ転送のタイミングの管理、上記
シリアルデータレジスタ１内の未だ転送されてい
ないデータ数の監視など）を行なう必要があり、
上記MPUの制御処理上の負担は必らずしも十分
に低減されてはいない。

また、上記デユアル・ポート・メモリにあつて
は、シリアル出力ポートからの１行分のシリアル
データ出力が終了したときに直ぐにメモリセルア
レイ１から次の１行分の画像データが転送される
という保証はないので、シリアル出力データの連
続性が途絶えてしまうおそれがあるので、この出
力データによる表示画面に画像の乱れが生じるお
それがある。

また、前記デユアル・ポート・メモリにおい
て、１行分の画像データをシリアルに出力する前
に画像表示に関連する適当な処理（たとえば本来
の表示画像とは左右方向に反転した画像表示を得
るための処理）を実行させるための回路をシリア
ル出力ポート部に付加することを想定した場合、
この処理のタイミングを外部のMPUにより管理
させようとすれば、MPUの負担が一層重くなつ
てしまうという問題がある。

（発明が解決しようとする問題点） 本発明は上述したようにシリアルデータ出力と
画像表示に関するデータ処理とを管理するために
外部のMPUにかかる負担がかかるという問題点
を解決すべくなされたもので、上記したような負
担がMPUにかからなくなるデユアル・ポート・
メモリを提供することを目的とする。

（問題点を解決するための手段） 本発明のデユアル・ポート・メモリは、メモリ
セルアレイのシリアル出力ポート部に設けられ、
メモリセルアレイから読み出されたデータが入力
される第１、第２のシリアルデータレジスタと、
上記メモリセルアレイから上記第１のシリアルデ
ータレジスタへのデータ転送バスに設けられ、第
１のデータ転送制御信号による制御に基づいてデ
ータの通過の可否を決定する第１のトランスフア
ゲートと、上記メモリセルアレイから上記第２の
シリアルデータレジスタへのデータ転送バスに設
けられ、上記第１のデータ転送制御信号による制
御に基づいてデータの通過の可否を決定する第２
のトランスフアゲートと、上記第２のシリアルデ
ータレジスタのデータが入力される第３のシリア
ルデータレジスタと、上記第２のシリアルデータ
レジスタから上記第３のシリアルデータレジスタ
へのデータ転送バスに設けられ、第２のデータ転
送制御信号による制御に基づいてデータの通過の
可否を決定する第３のトランスフアゲートと、上
記第１、第３のシリアルデータレジスタのデータ
が入力され、シリアルレジスタ指定信号の制御に
基づいて上記第１または第３のシリアルデータレ
ジスタのデータを選択してシリアル出力するため
のシリアルデータ選択手段と、外部のMPUから
のランダムアクセス制御信号が入力され、ローア
ドレスストローブ信号は入力されたときにランダ
ムアクセス要求信号を発生すると共に、ランダム
アクセス許可信号を受けることによつてランダム
アクセスポート部におけるリード・ライト動作に
必要な制御信号を出力するメモリシステムタイミ
ング発生手段と、このメモリシステムタイミング
発生手段で発生されたランダムアクセス要求信号
とデータ転送要求信号とを調停し、ランダムアク
セス動作とデータ転送動作との優先順位を決定
し、ランダムアクセス許可信号またはデータ転送
許可信号を出力する優先順位決定手段と、シリア
ル出力タイミングクロツクをカウントし、上記シ
リアルデータ選択手段の選択対象となる第１また
は第３のシリアルデータレジスタの選択位置を指
定するための上記シリアルレジスタ指定信号を出
力するとともに、ランダムアクセス動作中に上記
第１または第３のシリアルデータレジスタ中の未
転送データ数が所定の値以下の状態になつたとき
に、シリアルデータレジスタステータス信号を出
力するシリアルレジスタ指定手段と、上記シリア
ルレジスタ指定手段からのシリアルデータレジス
タステータス信号によりシリアルデータ転送の進
捗状況を監視し、上記第１のシリアルデータレジ
スタ内の未転送データ数が所定の値以下の状態に
なつたときに、上記データ転送要求信号を上記優
先順位決定手段に送り、上記データ転送タイミン
グ発生手段からの上記シリアルデータレジスタス
テータス信号によりメモリセルアレイから上記第
１、第２のシリアルデータレジスタへのデータ転
送の終了を検出してデータ転送要求信号をリセツ
トするデータ転送要求手段と、上記メモリシステ
ムタイミング発生手段から上記優先順位決定手段
へのデータ転送要求信号の供給によつて、上記ラ
ンダムアクセス許可信号の出力終了後に上記優先
順位決定手段から出力される上記データ転送許可
信号を受け、行デコーダによりメモリセルアレイ
の行選択を行うためのアドレス切換信号、行アド
レス歩進信号、上記第１のデータ転送制御信号、
上記データ転送要求手段から出力されたデータ転
送要求信号をリセツトするシリアルデータレジス
タステータス信号、及び上記第２のデータ転送制
御信号を出力するデータ転送タイミング発生手段
と、上記データ転送タイミング発生手段から出力
された行アドレス歩進信号が入力される毎にカウ
ントアツプされ、メモリセルアレイの選択行を指
定するための行アドレス指定信号を行デコーダに
出力する行アドレス指定手段とを具備してなるこ
とを特徴とする。

（作用） シリアル出力ポート部においてシリアルデータ
出力あるいは画像表示に関するデータ処理が所定
の状態まで進捗すると、データ転送要求手段から
データ転送要求が発生し、この要求は優先順位決
定手段でランダムアクセス要求との間で優先順位
が決定され、この決定に基づくタイミングでラン
ダムアクセスポート部からシリアル出力ポート部
へのデータ転送を行なうことができる。

このようにデユアル・ポート・メモリ自身でシ
リアル出力ポート部におけるシリアルデータ出力
動作の実行およびタイミング管理を行なうので、
外部のMPUにおけるデユアル・ポート・メモリ
に対する制御上の負担を軽減できる。

（実施例） 以下、図面を参照して本発明の一実施例を詳細
に説明する。第１図に示すデユアル・ポート・メ
モリは、第４図を参照して前述したデユアル・ポ
ート・メモリに比べてシリアル出力ポート部分お
よびメモリシステムタイミング発生回路が異な
り、ランダムアクセスポート部は同じであるので
第４図中と同一符号を付してその説明を省略す
る。

上記シリアル出力ポート部において、２１，２
２，２３はそれぞれ128ビツトのシリアルデータ
レジスタ、２４および２５はメモリセルアレイ１
と上記シリアルデータレジスタ２１，２２との間
のデータ転送用バス、２６は上記シリアルデータ
レジスタ２２と前記シリアルデータレジスタ２３
との間のデータ転送用バスであり、２７，２８お
よび２９は各対応して上記データ転送用バス２
４，２５および２６に挿入されたトランスフアゲ
ートである。一方、優先順位決定回路３０は、メ
モリシステムタイミング発生回路４０からのラン
ダムアクセス要求信号ｔと後述するデータ転送要
求回路３１からのデータ転送要求信号ｒとを調停
し、ランダムアクセス動作とデータ転送動作との
優先順位を決定し、ランダムアクセス許可信号ｃ
またはデータ転送許可信号ｚを出力するものであ
る。３２は上記データ転送許可信号ｚを受けてデ
ータ転送制御信号ａ，ｂを各対応して前記トラン
スフアゲート（２７，２８），２９に出力すると
共に行アドレス歩進信号ｊ、行アドレス切換信号
ｄおよびシリアルデータレジスタステータス信号
ｅを出力するデータ転送タイミング発生回路であ
る。３３は上記行アドレス歩進信号ｊを受けてカ
ウントし、メモリセルアレイ１から１行分の画像
データを読み出すために選択行を指定するための
行アドレス指定信号ｆを出力して行デコーダ３を
送る行アドレス指定回路である。３４は前記シリ
アルデータレジスタ２１，２３のデータを選択す
るシリアルデータ選択回路、３５はシリアル出力
タイミングクロツクをカウントし、前記シリアル
データ選択回路３４の選択対象となるシリアルデ
ータレジスタ２１または２３の選択位置を指定す
るためのシリアルレジスタ指定信号を出力すると
共にシリアルデータレジスタステータス信号ｇ，
ｈを出力するシリアルレジスタ指定回路である。
３６は前記シリアルデータ選択回路３４からシリ
アル出力タイミングクロツクに同期して出力する
シリアル出力データをシリアル出力ポートに出力
するためのシリアル出力バツフアである。そし
て、前記データ転送要求回路３１は、上記シリア
ルレジスタ指定回路３５からの前記ステータス信
号ｇによりシリアルデータ転送の進捗状況を監視
し、所定の状態（シリアルデータレジスタ２１内
の未転送データ数、つまり転送残りデータ数が所
定値以下の状態）になつたときに前記データ転送
要求信号ｒを出力して前記優先順位決定回路３０
に送り、前記データ転送タイミング発生回路３２
からのステータス信号ｅによりメモリセルアレイ
１からシリアルデータレジスタ２１，２２へのデ
ータ転送の終了を検出してデータ転送要求信号ｒ
をリセツトするものである。

一方、メモリシステムタイミング発生回路４０
は、外部のMPUからのランダムアクセス制御信
号（，信号等）が入力し、ランダムア
クセスポート部での通常のリード・ライト動作に
必要な各種の制御信号ｉを発生するものである
が、この制御信号を発生する前に前記ランダムア
クセス要求信号ｔを出力し、ランダムアクセス許
可信号ｃを受けることによつて上記各種の制御信
号ｉを出力する機能が付加されている。

次に、上記デユアル・ポート・メモリの動作に
ついて第２図を参照して説明する。

いま、メモリシステムタイミング発生回路４０
に（ローアドレスストロープ）信号が入力
すると、ランダムアクセス要求信号ｔが発生す
る。これにより、優先順位決定回路３０からラン
ダムアクセス許可信号ｃが出力すると、上記タイ
ミング発生回路４０は上記ランダムアクセス許可
信号ｃを受けてメモリのランダムアクセス動作を
行なわせるために各種の制御信号ｉを出力する。
このランダムアクセス動作中において、シリアル
データレジスタ２１内の有効なデータ数（未転送
データ数）が所定値以下（本例では零、つまり上
記シリアルデータレジスタ２１のデータが全て読
み出された状態）になつたとき、シリアルレジス
タ指定回路３５のステータス信号ｇが所定の一定
値になるので、この時点をデータ転送要求回路３
１が自動的に検出してデータ転送要求信号ｒを出
力する。これにより、優先順位決定回路３０は前
記ランダムアクセス許可信号ｃの終了と同時にデ
ータ転送許可信号ｚを出力し、データ転送動作を
開始させる。このデータ転送動作においては、以
下に述べるようなシーケンス動作が行われる。即
ち、先ずデータ転送タイミング発生回路３２から
の行アドレス切換信号ｄを受けて行デコーダ３か
ら行アドレス指定回路３３からの行アドレス指定
信号をデコードしてメモリセルアレイ１の行選択
を行なう。メモリセルアレイ１の選択行の各メモ
リセルのデータが読み出されてセンスアツプによ
りセンス増幅される。次に、データ転送タイミン
グ発生回路３２からデータ転送制御信号ａが一定
時間発生し、トランスフアゲート２７，２８が一
定時間だけ開く。このトランスフアゲート２７，
２８が開くことによつて、前記メモリセルアレイ
１から読み出されている位置の画像データがシリ
アルデータレジスタ２１，２２に転送されてラツ
チされる。この直後に、データ転送タイミング発
生回路３２からのシリアルデータレジスタステー
タス信号ｅがデータ転送要求回路３１により検出
され、データ転送要求信号ｒがリセツトされる。
上記したようにメモリセルアレイ１からシリアル
データレジスタ２１，２２へのデータ転送が行な
れている間、残りのシリアルデータレジスタ２３
のデータがシリアルデータ選択回路３４により選
択されてシリアル出力データとして取り出され
る。そして、このシリアルデータレジスタ２３内
の未転送データ数が零になつたとき、シリアルレ
ジスタ指定回路２５のシリアルデータレジスタス
テータス信号ｈが所定値になる。これにより、デ
ータ転送タイミング発生回路３２からデータ転送
制御信号ｂが一定時間発生し、トランスフアゲー
ト２９が一定時間だけ開く。このトランスフアゲ
ート２９が開くことによつて、前記シリアルデー
タレジスタ２２に転送されているデータがシリア
ルデータレジスタ２３に転送されてラツチされ
る。このように、シリアルデータレジスタ２２か
らシリアルデータレジスタ２３へのデータ転送が
行なわれている間、残りのシリアルデータレジス
タ２１のデータがシリアルデータ選択回路３４に
より選択されてシリアル出力データとして取り出
される。そして、上記シリアルデータレジスタ２
１内の未転送データが零になつたとき、シリアル
レジスタ指定回路３５のシリアルデータステータ
ス信号ｈが所定値になる。これにより、データ転
送タイミング発生回路３２から行アドレス歩進信
号ｊが出力し、これを行アドレス指定回路３３が
カウントして次回のデータ転送のために選択すべ
き行を指定するための行アドレス指定信号ｆを生
成する。

したがつて、全期データ転送許可信号ｚが優先
順位決定回路３０から発生する毎に、上述したよ
うなデータ転送動作がシリアルデータ出力動作に
影響を与えずに自動的に行なわれるようになり、
シリアル出力データは連続性が途切れることもな
く、メモリセルアレイ１内から読み出される一連
の画像データを画像モニタに表示させた場合に乱
れのない表示画面が得られる。しかも、外部の
MPUは、上記メモリのランダムアクセス動作の
みを管理すればよく、データ転送およびシリアル
データ出力についての管理は不要になるので、そ
の制御処理上の負担が軽減されることになる。

なお、優先順位決定回路３０が構成および優先
順位決定方法には様々な例が考えられるが、たと
えば「時間的に先に入力した要求を優先して行な
う」という規則を採用するものとすれば、たとえ
ば、第３図に示すように構成すればよい。即ち、
第３図において、データ転送要求信号ｒが２入力
の第１のナンド回路４１の一方の入力となり、ラ
ンダムアクセス要求信号ｔが２入力の第２のナン
ド回路４２の一方の入力となり、上記２個のナン
ド回路４１，４２の各出力が互いに他方のナンド
回路の他方の入力となるように交差接続されてい
る。そして、上記ナンド回路４１，４２の各出力
がそれぞれインバータ回路４３，４４により波形
整形されてデータ転送許可信号ｚ、ランダムアク
セス許可信号ｃとなる。上記回路によれば、デー
タ転送要求信号ｒ、ランダムアクセス要求信号ｔ
のいずれか一方がアクテイブになると、この一方
の要求信号のアクテイブ期間中はそれに対応する
許可信号（ｚまたはｃ）が出力し、上記一方の要
求信号がアクテイブでなくなつたときに他方の要
求信号がアクテイブになつていると、このときか
ら上記他方の要求信号のアクテイブ期間中はそれ
に対応する許可信号が出力する。したがつて、第
２図に示したようにデータ転送要求の後にランダ
ムアクセス要求が出た場合には、先にデータ転送
動作を実行させ（この間、ランダムアクセス要求
は保留状態）、引き続いてランダムアクセス動作
を行なわせることが可能になる。また、上記とは
逆に、ランダムアクセス要求の後にデータ転送要
求が出た場合には、ランダムアクセス動作、デー
タ転送動作の順に行なわせることが可能になる。
この場合、ユーザーからデータ転送動作が見えな
いように、つまりランダムアクセス動作しか見え
ないように、データ転送時間と実際のランダムア
クセス時間との和をユーザーに示す仕様上のラン
ダムアクセス（メモリアクセス）時間以内に抑え
る必要がある。このためには、前記シリアル出力
タイミングクロツクの周期をT_p、実際のランダ
ムアクセス時間をT_a、データ転送を行なうため
に必要な時間をT_sで表わすものとすると、前記
シリアルデータレジスタ２１および２３のビツト
幅Ｎが次式を満足するように定めればよい。

Ｎ≧T_a＋T_s／T_p 上記実施例では、シリアル出力ポート部におい
て、シリアルデータ出力動作の進捗状況を監視し
てデータ転送要求を自動的に発生させたが、これ
に限ることなく、たとえばシリアルデータ出力動
作の前に画像表示に関する処理を行なわせるため
の演算処理回路をデータ転送制御用トランスフア
ゲートとシリアルデータレジスタとの間に挿入し
ておく場合には、上記演算処理回路での処理の進
捗状況（たとえば処理完了状態）を監視してデー
タ転送要求を自動的に発生させるようにすれば、
外部のMPUは上記演算処理に関する実行上の負
担および管理上の負担が軽減されることになる。

［発明の効果］ 上述したように本発明のデユアル・ポート・メ
モリによれば、シリアル出力ポート部におけるシ
リアルデータ出力とか画像表示に関するデータ処
理を管理するために外部のMPUにかかる負担を
削減することができるので、ユーザーにとつて使
い勝手が良くなり、外部のMPUを上記メモリの
ランダムアクセスにのみ専念させ、高速の描画
（リード・ライト）を行なわせることが可能にな
る。

【図面の簡単な説明】

第１図は本発明のデユアル・ポート・メモリの
一実施例を示すブロツク図、第２図は第１図のメ
モリの動作例を示すタイミング図、第３図は第１
図中の優先順位決定回路の一具体例を示す論理回
路図、第４図は従来のデユアル・ポート・メモリ
を示すブロツク図である。 ２１，２２，２３……シリアルデータレジス
タ、２７，２８，２９……トランスフアゲート、
３０……優先順位決定回路、３１……データ転送
要求回路、３２……データ転送タイミング発生回
路、３３……行アドレス指定回路、３４……シリ
アルデータ選択回路、３５……シリアルレジスタ
指定回路、４０……メモリシステムタイミング発
生回路。

Claims (1)

1. 【特許請求の範囲】 １ ランダムアクセスポート部と、シリアル出力
   ポートとを有するデユアル・ポート・メモリにお
   いて、メモリセルアレイのシリアル出力ポート部
   に設けられ、メモリセルアレイから読み出された
   データが入力される第１、第２のシリアルデータ
   レジスタと、上記メモリセルアレイから上記第１
   のシリアルデータレジスタへのデータ転送バスに
   設けられ、第１のデータ転送制御信号による制御
   に基づいてデータの通過の可否を決定する第１の
   トランスフアゲートと、上記メモリセルアレイか
   ら上記第２のシリアルデータレジスタへのデータ
   転送バスに設けられ、上記第１のデータ転送制御
   信号による制御に基づいてデータの通過の可否を
   決定する第２のトランスフアゲートと、上記第２
   のシリアルデータレジスタのデータが入力される
   第３のシリアルデータレジスタと、上記第２のシ
   リアルデータレジスタから上記第３のシリアルデ
   ータレジスタへのデータ転送バスに設けられ、第
   ２のデータ転送制御信号による制御に基づいてデ
   ータの通過の可否を決定する第３のトランスフア
   ゲートと、上記第１、第３のシリアルデータレジ
   スタのデータが入力され、シリアルレジスタ指定
   信号の制御に基づいて上記第１または第３のシリ
   アルデータレジスタのデータを選択してシリアル
   出力するためのシリアルデータ選択手段と、外部
   のMPUからのランダムアクセス制御信号が入力
   され、ローアドレスストローブ信号が入力された
   ときにランダムアクセス要求信号を発生すると共
   に、ランダムアクセス許可信号を受けることによ
   つてランダムアクセスポート部におけるリード・
   ライト動作に必要な制御信号を出力するメモリシ
   ステムタイミング発生手段と、このメモリシステ
   ムタイミング発生手段で発生されたランダムアク
   セス要求信号とデータ転送要求信号とを調停し、
   ランダムアクセス動作とデータ転送動作との優先
   順位を決定し、ランダムアクセス許可信号または
   データ転送許可信号を出力する優先順位決定手段
   と、シリアル出力タイミングクロツクをカウント
   し、上記シリアルデータ選択手段の選択対象とな
   る第１または第３のシリアルデータレジスタの選
   択位置を指定するための上記シリアルレジスタ指
   定信号を出力するとともに、ランダムアクセス動
   作中に上記第１または第３のシリアルデータレジ
   スタ中の未転送データ数が所定の値以下の状態に
   なつたときに、シリアルデータレジスタステータ
   ス信号を出力するシリアルレジスタ指定手段と、
   上記シリアルレジスタ指定手段からのシリアルデ
   ータレジスタステータス信号によりシリアルデー
   タ転送の進捗状況を監視し、上記第１のシリアル
   データレジスタ内の未転送データ数が所定の値以
   下の状態になつたときに、上記データ転送要求信
   号を上記優先順位決定手段に送り、上記データ転
   送タイミング発生手段からの上記シリアルデータ
   レジスタステータス信号によりメモリセルアレイ
   から上記第１、第２のシリアルデータレジスタへ
   のデータ転送の終了を検出してデータ転送要求信
   号をリセツトするデータ転送要求手段と、上記メ
   モリシステムタイミング発生手段から上記優先順
   位決定手段へのデータ転送要求信号の供給によつ
   て、上記ランダムアクセス許可信号の出力終了後
   に上記優先順位決定手段から出力される上記デー
   タ転送許可信号を受け、行デコーダによりメモリ
   セルアレイの行選択を行うためのアドレス切換信
   号、行アドレス歩進信号、上記第１のデータ転送
   制御信号、上記データ転送要求手段から出力され
   たデータ転送要求信号をリセツトするシリアルデ
   ータレジスタステータス信号、及び上記第２のデ
   ータ転送制御信号を出力するデータ転送タイミン
   グ発生手段と、上記データ転送タイミング発生手
   段から出力された行アドレス歩進信号が入力され
   る毎にカウントアツプされ、メモリセルアレイの
   選択行を指定するための行アドレス指定信号を行
   デコーダに出力する行アドレス指定手段とを具備
   してなることを特徴とするデユアル・ポート・メ
   モリ。 ２ 前記第１、第２のトランスフアゲートと前記
   第１、第２のシリアルデータレジスタとの間にそ
   れぞれそれぞれ設けられ、シリアルデータ出力動
   作の前に処理を行うための演算処理手段を更に具
   備し、前記データ転送要求手段で上記演算処理手
   段での処理の進捗状況を監視してデータ転送要求
   信号を発生させることを特徴とする特許請求の範
   囲第１項記載のデユアル・ポート・メモリ。