JPS62222340A - デユアル・ポ−ト・メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、画像信号処理分野に使用される半導体メモリ
に係り、特に画像データのリード・ライト用のランダム
アクセスポートと画像データシリアル出力用のシリアル
出力ポートとを備えたデュアル・イード・メモリに関す
る。

（従来の技術） 従来の画像信号処理システムにおりては、マイクロプロ
セッサ（ＭＰＵ　）によシデュアル・ポート・メモリに
対して画像データのリード・ライト（描画）の制御およ
び画像データのシリアル出力の制御を行ない、このシリ
アルデータ出力をたとえば画像モニタ製置により表示さ
せるためＫ　Ｄ／Ａ変換したのち画像モニタ装置の表示
入力として供給するように構成されている。上記デュア
ル・ポート・メモリは、一般にビットコストが安価なダ
イナミック型メモリが使用されることが多く、従来はた
とえば第４図に示すように構成されている。

即ち、ｌはダイナミック型メモリセルがたとえば２５６
行、２５６列のマトリクス状に配列された６４ＫＸ１ビ
ツトのメモリセルアレイ、２はアドレス入力信号が入力
するアドレス人カパッファ、３は行アドレス信号をデコ
ードして行選択信号を出力する行デコーダ、４は列アド
レス信号をデコードして列選択信号を出力する列デコー
ダ、５はセンスアンプおよび入出力ダート、６はリード
・ライトデータ用の人出力バッファ、７は外部からラン
ダムアクセス制御信号（ＲＡＳ　、　ＣＡＳ信号等）が
入力したときランダムアクセスポート部での通常のリー
ド・ライト動作に必要な各種の制御信号を発生するラン
ダムアクセスタイミング発生回路、８はメモリセルアレ
イ１からの１行分の画像データを転送するための転送用
パス、９は上記転送用パス８における転送データの通過
の可否をメモリ外部からの転送制御入力に基いて制御す
るためのトランスファゲート、１０は上記トランスファ
ゲ−ト９を通過したデータを一時的に格納するシリアル
データレジスタ、１ノは上記シリアルデータレジスタ１
０の格納データを選択するシリアルデータ選択回路、１
２はシリアル出力タイミングクロックをカウントし、前
記シリアルデータ選択回路１１の選択対象となるシリア
ルデータレジスタ１０の選択位置を指定するためのシリ
アルレジスタ指定信号を出力するシリアルレジスタ指定
回路、１３は前記シリアルデータ選択回路１１からシリ
アル出力タイミングクロックに同期して出力するシリア
ル出力データをシリアル出力−一トに出力するためのシ
リアル出力バッファである。

上記デュアル・−一ト・メモリにおりては、外部のＭＰ
Ｕからの転送制御信号入力によりトランスファダート９
のオン、オフ状態が制御されることによって、シリアル
データレジスタ１０とメモリセルアレイ１との電気的接
離が制御されると共に入出力バッファ６の非動作、動作
状態が制御されるものである。したがりて、上記メモリ
は、ＭＰＵによる画像データのリード・ライトのための
ランダムアクセスサイクル（外部プロセッサ・パスサイ
クル）と、１行分の画像データ（２５６ピツト）を表示
のためにシリアルに出力する表示出力サイクルとの分離
が可能になっている。

上記したようなデュアル・、ｊｅ−ト・メモリを用いた
画像処理システムによれば、ＭＰＵは上記メモシの表示
出力サイクルを実行しなくてよいけれども、依然として
表示出力サイクルの管理（たとえばメモリセルアレイ１
からシリアルデータレジスタ１へのデータ転送のタイミ
ングの管理、上記シリアルデータレジスタ１内の未だ転
送されてｂないデータ数の監視など）を行なう必要があ
り、上記■荀の制御処理上の負担は必らずしも十分に低
減されては−なり０ また、上記デュアル・ポート・メモリにあっては、シリ
アル出力ポートからの１行分のシリアルデータ出力が終
了したときに直ぐにメモリセルアレイ１から次の１行分
の画像データが転送されると旨う保証はないので、シリ
アル出力データの連続性が途絶えてしまうおそれがある
ので、この出力データによる表示画面に画像の乱れが生
じるおそれがある。

また、前記デュアル・ポート・メモリにおいて、１行分
の画像データをシリアルに出力する前に画像表示に関連
する適当な処理（たとえば本来の表示画像とは左右方向
に反転した画像表示を得るための処理）を実行させるた
めの回路をシリアル出力ポート部に付加することを想定
した場合、この処理のタイミングを外部のＭＰＵによシ
管理させようとすれば、ＭＰＵの負担が一層重くなって
しまうという問題がある。

（発明が解決しようとする問題点） 本発明は上述したようにシリアルデータ出力と画像表示
に関するデータ処理とを管理するために外部のＭＰＵに
かかる負担がかかるという問題点を解決すべくなされた
もので、上記したような負担がＭＰＵにかからなくなる
７″ユアル・デート・メモリを提供することを目的とす
る。

（問題点を解決するための手段） 本発明のデュアル・ポート・メモリは、シリアル出力−
一層部におけるシリアルデータ出力とか画像表示に関す
るデータ処理が所定の状態まで進捗したときにランダム
アクセスポートからシリアル出力−−ト部へのデータ転
送を要求するための要求信号を自動的に発生するデータ
転送要求回路を設け、上記要求信号と外部のＭＰＵから
の制御に基づくランダムアクセスポートに対するアクセ
ス要求信号とを調停して前記データ転送を行なうデータ
転送動作とランダムアクセス動作との優先順位を決める
優先順位決定回路を設け、上記データ転送動作が許可さ
れたときにシリアル出力−一層部で所定のシーケンス動
作を自動的に行なわせる制御回路を設けてなることを特
徴とするものである。

（作用） シリアル出力ポート部においてシリアルデータ出力ある
いは画像表示に関するデータ処理が所定の状態まで進捗
すると、データ転送要求回路からデータ転送要求信号が
発生し、この要求は優先順位決定回路でランダムアクセ
ス要求との間で優先順位が決定され、との決定に基くタ
イミングでランダムアクセスポート部からシリアル出力
ポート部へのデータ転送が行なわれるようになる。

このようにデュアル・ポート・メモリ自身でシリアル出
力ポート部におけるシリアルデータ出力動作の実行およ
びタイミング管理が行なわれるので、外部のＭＰＵはデ
ュアル・４−ト・メモリに対しての制御上の負担が軽減
される。

（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。第１図に示すデュアル・−一層・メモリは、＃Ｊ４
図を参照して前述したデュアル・ポート・メモリに比べ
てシリアル出力ポート部分およびメモリシステムタイミ
ング発生回路が異な上記シリアル出力デート部において
、２１゜２２．２３はそれぞれ１２８ビツトのシリアル
データレジスタ、２４および２５はメモリセルアレイ１
と上記シリアルデータレジスタ２１．２２との間のデー
タ転送用パス、２６は上記シリアルデータレジスタ２２
と前記シリアルデータレジスタ２３との間のデータ転送
用パスであり、２７゜２８および２９は各対応して上記
データ転送用パス２４．２５および２６に挿入されたト
ランスファダートである。一方、優先順位決定回路３０
は、メモリシステムタイミング発生回路４０からのラン
ダムアクセス要求信号ｔと後述するデータ転送要求回路
３１からのデータ転送要求信号ｒとを調停し、ランダム
アクセス動作とデータ転送動作との優先順位を決定し、
ランダムアクセス許可信号Ｃまたはデータ転送許可信号
２を出力するものである。３２は上記データ転送許可信
号２を受けてデータ転送制御信号ａｔｂを各対応して前
記トランスファゲート（２７，２８）、２９に出力する
と共に行アｒレス歩進信号ｊ１行アドレス切換信号ｄお
よびシリアルデータレジスタステータス信号ｅを出力す
るデータ転送タイミング発生回路である。３３は上記行
アドレス歩進信号ｊを受けてカウントし、メモリセルア
レイ１から１行分の画像データを読み出すために還択行
を指定するための行アドレス指定信号ｆを出力して行デ
コーダ３に送る行アドレス指定回路である。３４は前記
シリアルデータレジスタ２１．２３のデータを選択する
シリアルデータ選択回路、３５はシリアル出力タイミン
グクロックをカウントし、前記シリアルデータ選択回路
３４の選択広原となるシリアルデータレジスタ２ノまた
け２３の選択位置を指定するだめのシリアルレジスタ指
定信号を出力するト共ニジリアルデータレジスタステー
タスＭ号ｇ。

ｈを出力するシリアルレジスタ指定回路である。

３６は前記シリアルデータ選択回路３４からシリアル出
力タイミングクロックに同期して出力するシリアル出力
データをシリアル出力デートに出力するためのシリアル
出力パツファである。そして、前記データ転送要求回路
３１は、上記シリアルレジスタ指定回路３５からの前記
ステータス信号ｇによりシリアルデータ転送の進捗状況
を監視し、所定の状態（シリアルデータレジスタ２）内
の未転送データ数、つまり転送残りデータ数が所定値以
下の状態）になったときに前記データ転送要求信号ｒを
出力して前記優先順位決定回路３０に送す、前記データ
転送タイミング発生回路３２かものステータス信号ｅに
よシメモリセルアレイ１からシリアルデータレジスタ２
１．２２へのデータ転送の終了を検出してデータ転送要
求信号ｒをリセットするものである。

一方、メモリシステムタイミング発生回路４θは、外部
のＭＰＵからのランダムアクセス制御信号（画＃テ＾遣
信号等）が入力し、ランダムアクセスボート部での通常
のリード・ライト動作に必要な各種の制御信号１を発生
するものであるが、この制御信号を発生する前に前記ラ
ンダムアクセス要求信号ｔを出力し、ランダムアクセス
許可信号Ｃを受けることによって上記番付の制御信号量
を出力する機能カニ付加されている。

次釦、上記プーアル・ｄ？−）・メモリの動作につｂて
第２図を参照して説明する。

いま、メモリシステムタイミング発生回路４０に画（ロ
ーアドレスストローブ）信号か入力すると、ランダムア
クセス要求信号ｔが発生する。

これにより、優先順位決定回路３０からランダムアクセ
ス許可４Ｊ号Ｃが出力すると、上記タイミング発生回路
４０は上記ランダムアクセス許可信号Ｃを受けてメモリ
のランダムアクセス動作を行なわせるために各種の制御
信号１を出力する。このランダムアクセス動作中におい
て、シリアルデータレジスタ２１内の有効なデータ数（
未転送データ数）が所定値以下（本例では零、つま夛上
記シリアルデータレジスタ２）のデータが全て読み出さ
れた状態）になったとき、シリアルレジスタ指定回路３
５のステータス信号ｇが所定の一定値になるので、この
時点をデータ転送要求回路３１が自動的に検出してデー
タ転送要求信号ｒを出力する。これにより、優先順位決
定回路３０は前記ランダムチクセス許可信号Ｃの終了と
同時にデータ転送許可信号２を出力し、データ転送動作
を開始させる。このデータ転送動作においては、以下に
述べるようなシーケンス動作が行なわれる。即ち、先ず
データ転送タイミング発生回路３２からの行アドレス切
換信号ｄを受けて行デコーダ３が行アドレス指定回路３
３からの行アドレス指定信号をデコードしてメモリセル
アレイ１の行選択を行なう。メモリセルアレイ１の還択
行の各メモリセルのデータが読み出されてセンスアンプ
によりセンス増幅される。次に、データ転送タイミング
発生回路３２からデータ転送制御信号ａが一定時間発生
し、トランスフアダー）、？　７．２８が一定時間だけ
開く。このトランスフアダート２７．２８が開くことだ
よって、前記メモリセルアレイ１から読み出されている
１行分の画像データがシリアルデータレジスタ２１．２
２に転送されてラッチされる。この直後に、データ転送
タイミング発生回路３２からのシリアルデータレジスタ
ステータス信号ｅがデータ転送要求回路３ノにより検出
され、データ転送要求信号ｒがリセットされる。上記し
たようにメモリセルアレイ１からシリアルデータレジス
タ２１．２２へのデータ転送が行なれている間、残りの
シリアルデータレジスタ２３のデータがシリアルデータ
選択回路３４により選択されてシリアル出力データとし
て取り出される。そして、このシリアルデータレジスタ
２３内の未転送データ数が零になったとき、シリアルレ
ジスタ指定回路２５のシリアルデータレジスタステータ
ス信号りが所定値になる。これによシ、データ転送タイ
ミング発生回路３２からデータ転送制御信号ｂが一定時
間発生し、トランスファｅ−ト２９が一定時間だけ開く
。このトランスファルート２９が開くことによりて、前
記シリアルデータレジスタ２２に転送されているデータ
がシリアルデータレジスタ２３に転送されてラッチされ
る。このように、シリアルデータレジスタ２２からシリ
アルデータレジスタ２３へのデータ転送が行なわれてい
る間、残シのシリアルデータレジスタ２１のデータがシ
リアルデータ選択回路３４により選択されてシリアル出
力データとして取り出される。そして、上記シリアルデ
ータレジスタ２ノ内の未転送データが零になったとき、
シリアルレジスタ指定回路３５のシリアルデータステー
タス信号りが所定値になる。これにより、データ転送タ
イミング発生回路３２から行アドレス歩進信号ｊが出力
し、これを行アドレス指定回路３３がカウントして次回
のデータ転送のために選択すべき行を指定するための行
アドレス指定信号ｆを生成する。

したがって、前記データ転送許可信号２が優先順位決定
回路３０から発生する毎に、上述したようなデータ転送
動作がシリアルデータ出力動作に影＃を与えずに自動的
に行なわれるようになり、シリアル出力データは連続性
が途切れることもなく、メモリセルアレイ１内から読み
出される一連の画像データを画像モニタに表示させた場
合に乱れのない表示画面が得られる。しかも、外部のＭ
ＰＵは、上記メモリのランダムアクセス動作のみを管理
すればよく、データ転送およびシリアルデータ出力につ
いての管理は不要になるので、その制御処理上の負担が
嘔減されることになる。

なお、優先順位決定回路３θの構成および優先順位決定
方法には様々な例が考えられるが、たとえば「時間的に
先に入力した要求を優先して行なう」という規則を採用
するものとすれば、たとえば第３図に示すように構成す
ればよｈ０即ち、第３図において、データ転送要求信号
ｒが２人力の第１のナンド回路４１の一方の入力となシ
、ランダムアクセス要求信号ｔが２人力の第２のナンド
回路４２の一方の入力となり、上記２個のナンド回路４
１．４２の各出力が互いに他方のナンド回路の他方の入
力となるように交差接続されている。

そして、上記ナンド回路４１．４２の各出力がそれぞれ
インバータ回路４３．４４によシ波形整形すしてデータ
転送許可信号２１　ランダムアクセス許可信号Ｃとなる
。上記回路によれば、データ転送要求信号ｒ１　ランダ
ムアクセス要求信号ｔのいずれか一方がアクティブにな
ると、この一方の要求信号のアクティブ期間中はそれに
対応する許可信号（２またはＣ）が出力し、上記一方の
要求信号がアクティブでなくなったときに他方の要求信
号がアクティブになっていると、このときから上記他方
の要求信号のアクティブ期間中はそれに対応する許可信
号が出力する。したがって、第２図に示したようにデー
タ転送要求の後にランダムアクセス要求が出た場合には
、先にデータ転送動作を実行させ（この間、ランダムア
クセス要求は保留状態）、引き続いてランダムアクセス
動作を行なわせることが可能になる。また、上記とは逆
に、ランダムアクセス要求の後にデータ転送要求が出た
場合には、ランダムアクセス動作、データ転送動作の順
に行なわせることが可能になる。この場合、ニーデーか
らデータ転送動作が見えなＡように、つまりランダムア
クセス動作しか見えないように、データ転送時間と実際
のランダムアクセス時間との和をユーザーに示す仕様上
のランダムアクセス（メモリアクセス）時間以内に抑え
る必要がある。このためには、前記シリアル出力タイミ
ングクロックの周期をＴｏ、実際のランダムアクセス時
間をＴ１、データ転送を行なうために必要な時間をＴＩ
Ｉで表わすものとすると、前記シリアルデータレジスタ
２ノおよび２３のビット幅Ｎが次式を満足するように定
めればよい。

なお、上記実施例では、メモリセルアレイ１の列数より
も多ｈピット数となるようにシリアルデータレジスタ２
１．２２および２３を設け、それぞれのデータの選択タ
イミングを制御することだよってシリアル出力データの
連続性を保証したが、その必要がない場合にはメモリセ
ルアレイの列数と同じビット数となるように、シリアル
データレジスタ２２およびその入力側のトランスファダ
ート２８または出力側のトランスファゲート２９を省略
してもよい。

また、上記実施例では、シリアル出力ポート部において
、シリアルデータ出力動作の進捗状況を監視してデータ
転送要求を自動的に発生させたが、これに限ることなく
、たとえばシリアルデータ出力動作の前に画像表示に関
する処理を行なわせるための演算処理回路をデータ転送
制御用トランスファゲートとシリアルデータレジスタと
の間に挿入しておく場合には、上記演算処理回路での処
理の進捗状況（たとえば処理完了状態）を監視してデー
タ転送要求を自動的に発生させるよう忙すれば、外部の
ＭＰＵは上記演算処理に関する実行上の負担および管理
上の負担が軽減されることになる。

［発明の効果］ 上述したように本発明のデュアル・ポート・メモリによ
れば、シリアル出力テート部におけるシリアルデータ出
力とか画像表示に関するデータ処理を管理するために外
部のＭＰＵにかかる負担を削減することができるので、
ユーザーにとって使いド・ライト）を行なわせることが
可能になる。

【図面の簡単な説明】

第１図は本発明のデュアル・ポート・メモリの一実施例
を示すブロック図、第２図は第１図のメモリの動作例を
示すタイミング図、第３図は第１図中の優先順位決定回
路の一具体例を示す論理回路図、第４図は従来のデュア
ル・ポート・メモリを示すブロック図である。 ２１．２２．２３・・・シリアルデータレジスタ、２７
．２８．２９・・・トランスファｆｆ−ト、３０・・・
優先順位決定回路、３ノ・・・データ転送要求回路、３
２・・・データ転送タイミング発生回路、３３・・・行
アドレス指定回路、３４・・・シリアルデータ選択回路
、３５…シリアルレノスタ指定回路、４０・・・メモリ
システムタイミング発生回路。

Claims (3)

【特許請求の範囲】
1. （１）ランダムアクセスポート部とシリアル出力ポート
   部とを有するデュアル・ポート・メモリにおいて、シリ
   アル出力ポート部に設けられた画像表示に関するデータ
   処理回路の処理状況あるいはシリアルデータレジスタの
   データ転送状況を監視し、所定の処理状況あるいは転送
   状況に達したことを検出してデータ転送要求を発生する
   データ転送要求発生手段と、この手段により発生された
   データ転送要求と外部からの制御に基づくランダムアク
   セス要求とを調停し、上記２つの要求に対する優先順位
   を決定する優先順位決定手段と、この手段による決定に
   基いて発生するデータ転送許可を受けて前記シリアル出
   力ポート部で所定のシーケンス動作を行なわせるように
   制御する制御手段とを具備してなることを特徴とするデ
   ュアル・ポート・メモリ。
2. （２）前記制御手段は、データ転送許可を受ける毎にラ
   ンダムアクセスポート部から所定量の画像データを読み
   出してシリアル出力ポート部に転送させる手段および次
   回のデータ転送許可を受けたときに読み出すべきランダ
   ムアクセスポート部の画像データを指定する手段とを有
   することを特徴とする前記特許請求の範囲第１項記載の
   デュアル・ポート・メモリ。
3. （３）前記シリアルデータレジスタは前記ランダムアク
   セスポート部におけるメモリセルアレイの列数よりも多
   いビット数を有し、前記制御手段はシリアルデータ出力
   の連続性を保つように上記シリアルデータレジスタのデ
   ータを選択して出力させるように制御する手段を有する
   ことを特徴とする前記特許請求の範囲第１項または第２
   項記載のデュアル・ポート・メモリ。