JPH0644366A - 画像用メモリ装置 - Google Patents

画像用メモリ装置

Info

Publication number
JPH0644366A
JPH0644366A JP4181815A JP18181592A JPH0644366A JP H0644366 A JPH0644366 A JP H0644366A JP 4181815 A JP4181815 A JP 4181815A JP 18181592 A JP18181592 A JP 18181592A JP H0644366 A JPH0644366 A JP H0644366A
Authority
JP
Japan
Prior art keywords
memory array
holding mode
serial input
write
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4181815A
Other languages
English (en)
Inventor
Masataka Wakamatsu
正孝 若松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4181815A priority Critical patent/JPH0644366A/ja
Priority to KR1019930010491A priority patent/KR100282313B1/ko
Publication of JPH0644366A publication Critical patent/JPH0644366A/ja
Priority to US08/768,414 priority patent/US5854635A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/13—Digital output to plotter ; Cooperation and interconnection of the plotter with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
    • H04N1/32443—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter with asynchronous operation of the image input and output devices connected to the memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Image Input (AREA)
  • Television Signal Processing For Recording (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 回路の付加及び変更をほとんど必要とせず
に、既存の回路構成にて静止画保持のモードを実現でき
るようにした画像用メモリ装置を提供する。 【構成】 シリアル入出力構成の画像用メモリ装置にお
いて、静止画保持モードでは、シリアル入力レジスタ２
からメモリアレイ１へのデータ転送を選択的に行う転送
ゲート回路９を閉とし、シリアル入力ポート用のアドレ
スカウンタ５のカウント動作によってメモリアレイ１を
アクセスすることにより、リフレッシュ動作を行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、画像用メモリ装置に関
し、特にシリアル入出力構成の画像用メモリ装置に関す
る。
【０００２】
【従来の技術】ＴＶ，ＶＴＲなどの画像処理で使用する
画像用メモリ装置では、通常、連続的にデータを書き込
み、又それを読み出す動作が行われるので、メモリセル
のリフレッシュ動作は不要である。しかし、画像データ
を静止画として取り込んで保持するような場合には、リ
フレッシュ動作が必要となる。すなわち、取り込んだデ
ータを全て読み出して表示し続ける場合は、その読出し
動作自体がリフレッシュ動作の代わりになるので問題な
いが、実際には、保持したデータの一部を拡大して表示
することもあり、その場合、表示しないデータはリフレ
ッシュされないことになるからである。
【０００３】
【発明が解決しようとする課題】このため、従来は、図
５に示すように、リフレッシュのために専用のカウンタ
５１を内蔵させ、内蔵のリフレッシュタイマー５２から
の命令（又は、外部からの命令）により、リフレッシュ
カウンタ５１を動作させることによってリフレッシュ動
作を行っていた。しかしながら、上記構成の従来の画像
用メモリ装置では、専用のリフレッシュカウンタ５１
を、場合によってはリフレッシュタイマー５２を付加す
る構成となっているので、これら付加回路を内蔵するこ
とによってチップサイズが増大し、またメモリアレイ１
と入出力ポートとの転送動作とリフレッシュ動作との調
停を行うアービタ（調停）回路１０への入力も増え、こ
れに伴って回路が複雑化し、かつ大規模なものになると
いう欠点があった。
【０００４】そこで、本発明は、回路の付加及び変更を
ほとんど必要とせずに、既存の回路構成にて静止画保持
のモードを実現できるようにした画像用メモリ装置を提
供することを目的とする。
【０００５】
【課題を解決するための手段】本発明による画像用メモ
リ装置は、入力データをメモリアレイに書き込むための
シリアル入力レジスタと、メモリアレイに対する書込み
アドレスを指定するためのシリアル入力ポート用アドレ
スカウンタと、シリアル入力レジスタからメモリアレイ
へのデータの転送を選択的に行う転送ゲート回路と、静
止画保持モードを設定する静止画保持モード設定手段と
を具備し、静止画保持モードでは転送ゲート回路を閉と
し、シリアル入力ポート用アドレスカウンタのカウント
動作によってメモリアレイをアクセスする構成となって
いる。
【０００６】
【作用】静止画保持モードにおいて、転送ゲート回路を
閉とすることで、シリアル入力レジスタからメモリアレ
イへのデータの書込みが禁止された状態となる。この状
態で、シリアル入力ポート用のアドレスカウンタのカウ
ント動作によってメモリアレイをアクセスする。これに
より、メモリアレイがリフレッシュされるだけの動作と
なる。
【０００７】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の一実施例を示すブロック
図であり、３ポートシリアル入出力構成の画像用メモリ
装置に適用した場合を示す。図１において、本発明によ
る画像用メモリ装置は、ＤＲＡＭのメモリアレイ１に対
して入力１系統、出力２系統を持ち、それぞれに対応し
たシリアルレジスタ２〜４及びアドレスカウンタ５〜７
を内部に備えている。メモリアレイ１の各メモリセルの
データは、センスアンプ８によって外に読み出される。
また、メモリアレイ１とシリアル入力レジスタ２、シリ
アル出力レジスタ３，４の間でのデータの転送は、転送
ゲート回路９によって選択的に行われる。
【０００８】アドレスカウンタ５〜７は、各々のクロッ
ク信号（ＣＬＫ０〜２）に同期してカウント動作を行
い、クリア信号（ＣＬＲ０〜２）によってクリアされ
る。そして、ある一定間隔毎にメモリアレイ１との間の
データ転送を行うための転送要求をアービタ回路１０に
出力する。アービタ回路１０は、これらの要求に順位付
けをして競合を回避するために設けられたものである。
このアービタ回路１０によって調停された結果に従っ
て、アドレスセレクタ１１、メモリ駆動回路１２及びデ
コーダ・ワードドライバ１３を介してのアドレス選択及
びメモリ駆動が行われ、対応するポートのシリアルレジ
スタ２〜４とメモリアレイ１の間でデータの読み書きが
行われる。
【０００９】また、メモリアレイ１に書き込まれたデー
タを静止画として保持するための静止画保持モードを設
定する静止画保持モード設定部１４が設けられている。
この静止画保持モード設定部１４は、静止画モードを設
定するに際して書込み転送禁止信号ＷＴＤをメモリ駆動
回路１２に対して出力する。メモリ駆動回路１２は、こ
の書込み転送禁止信号ＷＴＤに応答して転送ゲート回路
９を閉状態とする。同時に、この書込み転送禁止信号Ｗ
ＴＤに応答してシリアル入力用のアドレスカウンタ５が
カウント動作を開始する。
【００１０】かかる構成の画像用メモリ装置において、
静止画保持モード設定部１４から書込み転送禁止信号Ｗ
ＴＤが出力されないときには、従来と全く同じようにし
て通常のデータの書込み、書換え動作が行われる。一
方、静止画保持モードが設定されると、静止画保持モー
ド設定部１４から出力される書込み転送禁止信号ＷＴＤ
に応答して転送ゲート回路９が閉となり、同時にシリア
ル入力用のアドレスカウンタ５がカウント動作を開始す
る。
【００１１】この状態において、クロック信号ＣＬＫ０
及びクリア信号ＣＬＲ０を使ってメモリセル１の全体を
アクセスすると、シリアル入力レジスタ２からメモリア
レイ１への書込み動作のみが禁止されるので、メモリア
レイ１がリフレッシュされるだけの動作となる。このよ
うにして、シリアル入力用のアドレスカウンタ５をその
ままリフレッシュ用のカウンタとして兼用することによ
り、専用のリフレッシュ用カウンタを付加しなくても、
リフレッシュ動作を実現できることになる。
【００１２】図２は、図１におけるデータ書込み系の具
体例を示す構成図である。図２において、転送ゲート回
路９は、所定のビット線対（例えば、１２対）毎にカラ
ムセレクタ９ａを有し、これらビット線対群から１対の
ビット線対をカラムセレクタ９ａによって選択し、さら
に書込みゲート信号ＷＧが高レベルのとき書込み動作を
行う。シリアル入力レジスタ２は、書込みシリアルレジ
スタ２ａ及び書込みレジスタ２ｂによって構成されてい
る。
【００１３】書込みゲート信号ＷＧは、書込み転送禁止
信号ＷＴＤの反転信号とメモリアレイ１のＲＡＳ(Row A
ddress Strobe)信号との論理積によって生成される。こ
れにより、書込み転送禁止信号ＷＴＤが低レベルのとき
は、書込みゲート信号ＷＧがＲＡＳ信号に同期して高レ
ベルとなり、メモリアレイ１へのデータの書込みが行わ
れる。一方、書込み転送禁止信号ＷＴＤが高レベルのと
きは、書込みゲート信号ＷＧが低レベルとなり、書込み
動作は行われず、リフレッシュ動作のみとなる。
【００１４】次に、書込み及びリフレッシュの各動作に
つき、図３のタイミングチャートを参照しつつ説明す
る。なお、本例では、シリアルに６０ビット分のデータ
が書き込まれると、シリアル入力レジスタ２からメモリ
アレイ１へのデータ転送が行われるものとして説明す
る。入力データＤinがシリアル入力レジスタ２に６０ビ
ット書き込まれると、次の６０ビットの入力の間にその
６０ビットのメモリアレイ１へのデータ転送が行われ
る。
【００１５】この際、静止画保持モード設定部１４にて
静止画保持モードを設定すると、この静止画保持モード
設定部１４から高レベルの書込み転送禁止信号ＷＴＤが
出力される。これにより、メモリアレイ１はシリアル入
力用のアドレスカウンタ５によって指定される所定のア
ドレスに対して動作するものの、シリアル入力レジスタ
２からメモリアレイ１への転送ゲート回路９は閉じたま
まとなる。
【００１６】その結果、そのアドレスでのリフレッシュ
動作となる。書込み転送禁止信号ＷＴＤを高レベルに維
持したままで全画面に対してアクセスすると、メモリア
レイ１の保持データの全面リフレッシュが行われる。ま
た、書込み転送禁止信号ＷＴＤの出力タイミングを制御
することで、６０ビット単位でデータの書込み、又は前
データのリフレッシュを選択的に行うこともできる。
【００１７】本発明に係る３ポート入出力の画像用メモ
リ装置が適用される静止画システムの構成の一例を図４
に示す。図４において、画像用メモリ装置４１のシリア
ル入力としては、ＶＴＲ、ＶＴＲカメラ、ビデオディス
クプレーヤ等の再生機器４２から出力されるビデオ信号
やテレビジョン信号等に基づく画像データが供給され、
画像用メモリ装置４１は取り込んだ画像データをシリア
ル出力１として例えばディスプレイ４３に出力し、その
画像を表示して確認する一方、シリアル出力２として例
えばプリンタ４４に出力してプリントアウトする。
【００１８】なお、上記実施例では、３ポート入出力構
成の画像用メモリ装置に適用した場合について説明した
が、３ポートに限定されるものではなく、２ポート、あ
るいは４ポート以上の画像用メモリ装置にも適用し得る
ものである。また、シリアルレジスタを入力用と出力用
に別々のものを用いるとしたが、同一のシリアルレジス
タで入出力どちらでも可能な構成としても良い。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
シリアル入出力構成の画像用メモリ装置において、静止
画保持モードでは、シリアル入力レジスタからメモリア
レイへのデータ転送を選択的に行う転送ゲート回路を閉
とし、シリアル入力ポート用アドレスカウンタのカウン
ト動作によってメモリアレイをアクセスするようにした
ことにより、メモリアレイへのデータの書込みが禁止さ
れ、メモリアレイがリフレッシュされるだけの動作とな
るので、回路の付加及び変更をほとんど行わなくても、
既存の回路構成にて静止画保持のモードを実現できるこ
とになる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】図１におけるデータ書込み系の具体例を示す構
成図である。
【図３】書込み及びリフレッシュの動作タイミングチャ
ートである。
【図４】本発明が適用される静止画システムの構成の一
例を示すブロック図である。
【図５】従来例を示すブロック図である。
【符号の説明】
１ メモリアレイ ２ シリアル入力レジスタ ３，４ シリアル出力レジスタ ５〜７ アドレスカウンタ ９ 転送ゲート回路 １０ アービタ（調停）回路 １４ 静止画保持モード設定部

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 入力データをメモリアレイに書き込むた
    めのシリアル入力レジスタと、 前記メモリアレイに対する書込みアドレスを指定するた
    めのシリアル入力ポート用アドレスカウンタと、 前記シリアル入力レジスタから前記メモリアレイへのデ
    ータの転送を選択的に行う転送ゲート回路と、 静止画保持モードを設定する静止画保持モード設定手段
    とを具備し、 前記静止画保持モードでは前記転送ゲート回路を閉と
    し、前記シリアル入力ポート用アドレスカウンタのカウ
    ント動作によって前記メモリアレイをアクセスすること
    を特徴とする画像用メモリ装置。
  2. 【請求項２】 前記静止画保持モード設定手段は、前記
    転送ゲート回路を閉状態とする書込み転送禁止信号を発
    生し、 前記シリアル入力ポート用アドレスカウンタは、前記書
    込み転送禁止信号に応答してカウント動作を開始するこ
    とを特徴とする請求項１記載の画像用メモリ装置。
JP4181815A 1992-06-15 1992-06-15 画像用メモリ装置 Pending JPH0644366A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4181815A JPH0644366A (ja) 1992-06-15 1992-06-15 画像用メモリ装置
KR1019930010491A KR100282313B1 (ko) 1992-06-15 1993-06-10 화상용메모리장치
US08/768,414 US5854635A (en) 1992-06-15 1996-12-18 Video storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4181815A JPH0644366A (ja) 1992-06-15 1992-06-15 画像用メモリ装置

Publications (1)

Publication Number Publication Date
JPH0644366A true JPH0644366A (ja) 1994-02-18

Family

ID=16107318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4181815A Pending JPH0644366A (ja) 1992-06-15 1992-06-15 画像用メモリ装置

Country Status (3)

Country Link
US (1) US5854635A (ja)
JP (1) JPH0644366A (ja)
KR (1) KR100282313B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000079793A1 (de) * 1999-06-21 2000-12-28 Infineon Technologies Ag Bilddaten-speichervorrichtung
US7978095B2 (en) * 2005-11-22 2011-07-12 Stmicroelectronics, Inc. Test mode circuitry for a programmable tamper detection circuit
US7362248B2 (en) * 2005-11-22 2008-04-22 Stmicroelectronics, Inc. Temperature tamper detection circuit and method
US7443176B2 (en) * 2005-11-22 2008-10-28 Stmicroelectronics, Inc. Test mode and test method for a temperature tamper detection circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3381991D1 (de) * 1982-06-28 1990-12-20 Toshiba Kawasaki Kk Bildanzeigesteuereinrichtung.
US5218673A (en) * 1983-10-12 1993-06-08 Canon Kabushiki Kaisha Information processing system
GB2172177A (en) * 1985-03-06 1986-09-10 Philips Electronic Associated Electronic information display systems
JP2698105B2 (ja) * 1987-07-28 1998-01-19 三洋電機株式会社 ディジタルテレビジョン受像機
JP2617779B2 (ja) * 1988-08-31 1997-06-04 三菱電機株式会社 半導体メモリ装置
US5016107A (en) * 1989-05-09 1991-05-14 Eastman Kodak Company Electronic still camera utilizing image compression and digital storage
JP2840320B2 (ja) * 1989-09-20 1998-12-24 株式会社日立製作所 半導体記憶装置

Also Published As

Publication number Publication date
KR940001434A (ko) 1994-01-11
US5854635A (en) 1998-12-29
KR100282313B1 (ko) 2001-02-15

Similar Documents

Publication Publication Date Title
US5406527A (en) Partial write transferable multiport memory
KR950010570B1 (ko) 멀티포오트메모리
US5473566A (en) Memory architecture and devices, systems and methods utilizing the same
EP1993099B1 (en) Memory device, memory controller and memory system
US4608678A (en) Semiconductor memory device for serial scan applications
US5438376A (en) Image processing apparatus and image reception apparatus using the same
KR950007447B1 (ko) 반도체 기억장치
KR100282313B1 (ko) 화상용메모리장치
JP2000284756A (ja) メモリ性表示装置用表示コントローラ
JP3021810B2 (ja) マルチポートメモリ
US5732024A (en) Circuits, systems and methods for modifying data stored in a memory using logic operations
JPS61289596A (ja) 半導体記憶装置
KR950009076B1 (ko) 듀얼포트 메모리와 그 제어방법
KR100472478B1 (ko) 메모리 억세스 제어방법 및 장치
JPS62113193A (ja) 記憶回路
SU1674221A1 (ru) Устройство дл отображени информации на экране телевизионного индикатора
JPH04163783A (ja) 半導体記憶装置
JPS62275388A (ja) 半導体記憶装置
JPS62222340A (ja) デユアル・ポ−ト・メモリ
JPH0423294A (ja) マルチポートビデオメモリ
JPH04315890A (ja) 半導体記憶装置
JPS63239677A (ja) 半導体記憶装置
JPH04341994A (ja) シリアルマスク付きビデオメモリ装置
JPH07211063A (ja) メモリ制御方式
JPH01258296A (ja) メモリ装置