KR100282313B1 - 화상용메모리장치 - Google Patents

화상용메모리장치 Download PDF

Info

Publication number
KR100282313B1
KR100282313B1 KR1019930010491A KR930010491A KR100282313B1 KR 100282313 B1 KR100282313 B1 KR 100282313B1 KR 1019930010491 A KR1019930010491 A KR 1019930010491A KR 930010491 A KR930010491 A KR 930010491A KR 100282313 B1 KR100282313 B1 KR 100282313B1
Authority
KR
South Korea
Prior art keywords
memory array
serial input
memory device
image
write
Prior art date
Application number
KR1019930010491A
Other languages
English (en)
Other versions
KR940001434A (ko
Inventor
와까마쯔마사따까
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR940001434A publication Critical patent/KR940001434A/ko
Application granted granted Critical
Publication of KR100282313B1 publication Critical patent/KR100282313B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/13—Digital output to plotter ; Cooperation and interconnection of the plotter with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
    • H04N1/32443—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter with asynchronous operation of the image input and output devices connected to the memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/126—The frame memory having additional data ports, not inclusive of standard details of the output serial port of a VRAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Image Input (AREA)
  • Television Signal Processing For Recording (AREA)
  • Semiconductor Memories (AREA)

Abstract

[목적] 회로의 부가 및 변경이 거의 필요치 않으며 기존의 회로 구성으로 정지화상 보유 모드를 실현시킬 수 있도록 한 화상용 메모리 장치를 제공한다.
[구성] 시리얼 입출력 구성의 화상용 메모리 장치에 있어서 정지화상 보유 모드에서는 시리얼 입력 레지스터(2)로 부터 메모리 어레이(1)로의 데이타 전송을 선택적으로 행하는 전송 게이트 회로(9)를 폐쇄하고 시리얼 입력 포트용 어드레스 카운터(5)의 카운트 동작에 의해 메모리 어레이(1)를 액세스 함으로써 리프레쉬 동작을 행한다.

Description

화상용 메모리 장치
제1도는 본 발명의 일 실시예를 도시한 블럭도.
제2도는 제1도의 데이타 기록 시스템의 구체예를 도시한 구성도.
제3도는 기록 및 리프레쉬의 동작 타이밍 챠트.
제4도는 본 발명이 적용되는 정지화상 시스템의 구성의 일예를 도시한 블럭도.
제5도는 종래예를 도시한 블럭도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 메모리 어레이 2 : 시리얼 입력 레지스터
3,4 : 시리얼 출력 레지스터 5내지7 : 어드레스 카운터
9 : 전송 게이트 회로 10 : 아비터(arbiter : 조정) 회로
14 : 정지화상 보유 모드 설정부
본 발명은 화상용 메모리 장치에 관한 것이며, 특히 시리얼 입출력 구성의 화상용 메모리 장치에 관한 것이다.
TV, VTR 등의 화상 처리에서 사용하는 화상용 메모리 장치에서는 통상, 연속적으로 데이타를 기록하고 또한 이것을 판독하는 동작이 행해지므로 메모리셀의 리프레쉬 동작은 필요치 않다.
그러나 화상 데이타를 정지화상으로서 기록해서 보유하는 경우에는 리프레쉬 동작이 필요하게 된다. 즉, 기록한 데이타를 전부 판독하여 계속 표시하는 경우에는 이 판독 동작 자체가 리프레쉬 동작을 대신하게 되므로 문제가 없으나, 실제로는 보유한 데이타의 일부를 확대하여 표시할 때도 있고 따라서 이런 경우 표시하지 않는 데이타는 리프레쉬 되지 않기 때문이다.
이 때문에 종래에는 제 5 도에 도시한 바와 같이 리프레쉬를 위하여 전용 카운터(51)를 내장시키고 내장된 리프레쉬 타이머(52)로부터의 명령(또는 외부로부터의 명령)에 따라 리프레쉬 카운터(51)를 동작시킴으로써 리프레쉬 동작을 수행하고 있었다.
그런데, 상기 종래의 화상용 메모리 장치에서는 전용 리프레쉬 카운터(51)를 경우에 따라서 리프레쉬 타이머(52)를 더 부가하여 구성하기 때문에, 이들 부가 회로를 내장함에 의해서 칩 사이즈가 커지고, 또한 메모리 어레이(1)와 입출력 포트의 전송 동작과 리프레쉬 동작의 조정을 행하는 아비터 회로(10)로의 입력도 증가되며, 이에 수반하여 회로가 복잡해지고 규모가 커진다는 결점이 있었다.
그리하여 본 발명은 회로의 부가 및 변경을 거의 필요로 하지 않고도 기존의 회로 구성으로 정지화상 보유 모드를 실현할 수 있도록 한 화상용 메모리 장치를 제공함을 목적으로 한다.
본 발명에 따른 화상용 메모리 장치는 입력 데이타를 메모리 어레이에 기록하기 위한 시리얼 입력 레지스터와, 메모리 어레이에 대한 기록 어드레스를 지정하기 위한 시리얼 입력 포트용 어드레스 카운터와, 시리얼 입력 레지스터로부터 메모리 어레이로의 데이타의 전송을 선택적으로 행하는 전송 게이트 회로와, 정지화상 보유 모드를 설정하는 정지화 보유 모드 설정 수단을 구비하고, 정지화상 보유 모드에서는 전송 게이트 회로를 폐쇄하고 시리얼 입력 포트용 어드레스 카운터의 카운트 동작에 의해 메모리 어레이를 액세스하는 구성으로 되어 있다.
정지화상 보유 모드에 있어서 전송 게이트 회로를 폐쇄함으로써 시리얼 입력 레지스터로부터 메모리 어레이로의 데이타 기록이 금지된 상태가 된다. 이 상태에서 시리얼 입력 포트용 어드레스 카운터의 카운트 동작에 의해 메모리 어레이를 액세스 한다. 이로써 메모리 어레이가 리프레쉬 되기만 하는 동작이 이루어진다.
[실시예]
이하 본 발명의 실시예를 도면에 의거해서 상세히 설명한다.
제 1 도는 본 발명의 일 실시예를 도시한 블럭도이며 3포트 시리얼 입출력 구성인 화상용 메모리 장치에 적용한 경우를 도시한다.
제 1 도에서 본 발명에 따른 화상용 메모리 장치는 DRAM의 메모리 어레이(1)에 대하여 입력(1) 계통, 출력(2) 계통을 가지며 각각에 대응하는 시리얼 레지스터(2 내지 4) 및 어드레스 카운터(5 내지 7)를 내부에 구비하고 있다. 메모리 어레이(1)의 각 메모리 셀의 데이타는 센스 앰프(8)에 의해서 외부로 판독된다.
또한 메모리 어레이(1)와 시리얼 입력 레지스터(2), 시리얼 출력 레지스터(3,4) 사이의 데이타 전송은 전송 게이트 회로(9)에 의해 선택적으로 실시된다.
어드레스 카운터(5 내지 7)는 각각의 클럭 신호(CLK 0 내지 2)에 동기되어 카운트 동작을 행하고 클리어 신호(CLR 0 내지 2)에 의해서 클리어된다. 그리고 일정 간격마다 메모리 어레이(1)와의 사이의 데이타 전송을 행하기 위한 전송 요구를 아비터 회로(10)에 출력한다.
아비터 회로(10)는 이들 요구에 순위를 매김으로써 경합을 피하기 위하여 설정된 것이다. 이 아비터 회로(10)에 의해 조정된 결과에 따라서 어드레스 셀렉터(11), 메모리 구동 회로(12) 및 디코더 워드 드라이버(13)를 통한 어드레스 선택 및 메모리 구동이 행해지고 대응하는 포트의 시리얼 레지스터(2 내지 4)와 메모리 어레이(1)사이에서 데이타의 판독과 기록이 행해진다.
또한 메모리 어레이(1)에 기록된 데이타를 정지화상으로서 보유하기 위한 정지화상 보유 모드를 설정하는, 정지화상 보유 모드 설정부(14)가 설정되어 있다. 이 정지화상 보유 모드 설정부(14)는 정지화상 모드를 설정할 때 기록 전송 금지 신호(WTD)를 메모리 구동 회로(12)에 대하여 출력한다.
메모리 구동 회로(12)는 이 기록 전송 금지 신호(WTD)에 응답하여 전송 게이트 회로(9)를 폐쇄된 상태로 만든다. 동시에 이 기록 전송 금지 신호(WTD)에 응답하여 시리얼 입력용 어드레스 카운터(5)가 카운트 동작을 개시한다.
이러한 구성의 화상용 메모리 장치에 있어서 정지화상 보유 모드 설정부(14)로부터 기록 전송 금지 신호(WTD)가 출력되지 않는 때는 종래와 거의 동일한 방법으로 통상 데이타의 기록, 바꿔쓰기 동작이 행해진다.
한편 정지화상 보유 모드가 설정되면 정지화상 보유 모드 설정부(14)로부터 출력된 기록 전송 금지 신호(WTD)에 응답하여 전송 게이트 회로(9)가 폐쇄되고 동시에 시리얼 입력용 어드레스 카운터(5)가 카운트 동작을 개시한다.
이러한 상태에서 클럭 신호(CLK 0) 및 클리어 신호(CLR 0)를 사용하여 메모리 셀(1)의 전체를 액세스하면 시리얼 입력 레지스터(2)로부터 메모리 어레이(1)로의 기록 동작만이 금지됨으로 메모리 어레이(1)가 리프레쉬 되기만 하는 동작이 이루어진다.
이렇게하여 시리얼 입력용 어드레스 카운터(5)를 그대로 리프레쉬용 카운터로 겸용함으로써 전용 리프레쉬용 카운터를 부가하지 않아도 리프레쉬 동작을 실현할 수 있게 된다.
제 2 도는 제 1 도의 데이타 기록 시스템의 구체적 예를 도시하는 구성도이다.
제 2 도에서 전송 게이트 회로(9)는 소정 비트선쌍(예를들면 12쌍)마다에 열 셀렉터(9a)를 갖고 있고 이들 비트선쌍 그룹에서 한쌍의 비트선쌍을 열 셀렉터(9a)에 의해 선택하고 다시 기록 게이트 신호(WG)가 하이 레벨(논리 상태 : 이하에서는 생략함일 때 기록 동작을 행한다.
시리얼 입력 레지스터(2)는 기록 시리얼 레지스터(2a) 및 기록 레지스터(2b)로 구성되어 있다.
기록 게이트 신호(WG)는, 기록 전송 금지 신호(WTD)의 반전 신호와 메모리 어레이(1)의 RAS(Row Address Strobe) 신호의 논리곱에 의해 생성된다.
이에 의해 기록 전송 금지 신호(WTD)가 로우 레벨(논리 상태 : 이하에서는 생략함)일 때에는 기록 게이트 신호(WG)가 RAS 신호에 동기하여 하이 레벨이 되어 메모리 어레이(1)로 데이타 기록이 행해진다.
한편 기록 전송 금지 신호(WTD)가 하이 레벨일때에는 기록 게이트 신호(WG)는 로우 레벨이 되어 기록 동작은 행해지지 않으며 리프레쉬 동작만 행해진다.
다음에 기록 및 리프레쉬의 각 동작에 관하여 제3도의 타이밍 챠트를 참조하면서 설명한다. 또한 본 실시예에서는 시리얼로 60비트분의 데이타가 기록되면 시리얼 입력 레지스터(2)로부터 메모리 어레이(1)로 데이타 전송이 행해지는 것으로 설명된다.
입력 데이타(Din)이 시리얼 입력 레지스터(2)에 60비트 기록되면 다음 60비트가 입력되기 까지의 사이에 이 60비트의 메모리 어레이(1)로의 데이타 전송이 행해진다.
이 때 정지화상 보유 모드 설정부(14)에 정지화상 보유 모드를 설정하면 이 정지화상 보유 모드 설정부(14)로부터 하이레벨의 기록 전송 금지 신호(WTD)가 출력된다.
이로 인해 메모리 어레이(1)는 시리얼 입력용 어드레스 카운터(5)에 의해 지정되는 소정의 어드레스에 대하여 동작하고 시리얼 입력 레지스터(2)로부터 메모리 어레이(1)로의 전송 게이트 회로(9)는 폐쇄된 상태로 남아 있게된다.
이 결과 상기 어드레스에서의 리프레쉬 동작이 된다. 기록 전송 금지 신호(WTD)를 하이 레벨로 유지한 채로 전체 화면에 대하여 액세스 하면 메모리 어레이(1)의 보유 데이타의 전면 리프레쉬가 행해진다.
또한 기록 전송 금지 신호(WTD)의 출력 타이밍을 제어함으로써 60비트 단위로 데이타 기록, 또는 이전 데이타의 리프레쉬를 선택적으로 실시할 수도 있다.
본 발명에 관한 3포트 입출력을 가진 화상용 메모리 장치가 적용되는 정지화상 시스템 구성의 일 예를 제4도에 도시한다.
제 4 도에서 화상용 메모리 장치(41)의 시리얼 입력으로서는 VTR, VTR 카메라, 비디오 디스크 플레이어등의 재생 기기(42)로부터 출력되는 비디오 신호나 텔레비젼 신호등에 의거한 화상 데이타가 공급되며, 화상용 메모리 장치(41)는 기록된 화상 데이타를 시리얼 출력(1)으로써, 예를들면 디스플레이(43)에 출력하고 이 화상을 표시하여 확인하는 한편, 시리얼 출력(2)으로써, 예를들면 프린터(44)에 출력하여 프린트 아웃한다.
또한 상기 실시예에서는 3포트 입출력 구성의 화상용 메모리 장치에 적용한 경우에 관하여 설명했으나 3포트에 한정되는 것은 아니며 2포트 또는 4포트 이상의 화상용 메모리 장치에도 적용할 수 있다.
또한 시리얼 레지스터를 입력용과 출력용으로 각각 별개의 것을 사용했으나, 동일한 시리얼 레지스터로 입출력 어느 쪽이나 가능하도록 구성해도 좋다.
이상에서 설명한 바와 같이 본 발명에 의하면, 시리얼 입출력 구성의 화상용 메모리 장치에 있어서, 정지화상 보유 모드에서는 시리얼 입력 레지스터로부터 메모리 어레이로의 데이타 전송을 선택적으로 행하는 전송 게이트 회로를 폐쇄하고, 시리얼 입력 포트용 어드레스 카운터의 카운터 동작에 의해서 메모리 어레이를 액세스 하도록 함으로써 메모리 어레이로의 데이타 기록이 금지되고 메모리 어레이가 리프레쉬되기만 하는 동작이 이루어짐으로써, 회로의 부가 및 변경을 거의 행하지 않고도 기존의 회로 구성으로써 정지화상 보유 모드를 실현시킬 수 있게된다.

Claims (2)

  1. 입력 데이타를 메모리 어레이에 기록하기 위한 시리얼 입력 레지스터와, 상기 메모리 어레이에 대한 기록 어드레스를 지정하기 위한 시리얼 포트용 어드레스 카운터와, 상기 시리얼 입력 레지스터로부터 상기 메모리 어레이로의 데이타 전송을 선택적으로 행하는 전송 게이트 회로와, 정지화상 보유 모드를 설정하는 정지화상 보유 모드 설정 수단을 구비하고, 상기 정지화상 보유 모드에서 상기 전송 게이트 회로를 폐쇄하고 상기 시리얼 입력 포트용 어드레스 카운터의 카운터 동작에 의해 상기 메모리 어레이를 액세스함을 특징으로 하는 화상용 메모리 장치.
  2. 제1항에 있어서, 상기 정지화상 보유 모드 설정 수단은 상기 전송 게이트 회로를 폐쇄 상태로하는 기록 전송 금지 신호를 발생시키고, 상기 시리얼 입력 포트용 어드레스 카운터는 상기 기록 전송 금지 신호에 응답하여 카운트 동작을 개시함을 특징으로 하는 화상용 메모리 장치.
KR1019930010491A 1992-06-15 1993-06-10 화상용메모리장치 KR100282313B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4181815A JPH0644366A (ja) 1992-06-15 1992-06-15 画像用メモリ装置
JP92-181815 1992-06-15

Publications (2)

Publication Number Publication Date
KR940001434A KR940001434A (ko) 1994-01-11
KR100282313B1 true KR100282313B1 (ko) 2001-02-15

Family

ID=16107318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930010491A KR100282313B1 (ko) 1992-06-15 1993-06-10 화상용메모리장치

Country Status (3)

Country Link
US (1) US5854635A (ko)
JP (1) JPH0644366A (ko)
KR (1) KR100282313B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1186165B1 (de) 1999-06-21 2003-01-22 Infineon Technologies AG Bilddaten-speichervorrichtung
US7362248B2 (en) * 2005-11-22 2008-04-22 Stmicroelectronics, Inc. Temperature tamper detection circuit and method
US7978095B2 (en) * 2005-11-22 2011-07-12 Stmicroelectronics, Inc. Test mode circuitry for a programmable tamper detection circuit
US7443176B2 (en) * 2005-11-22 2008-10-28 Stmicroelectronics, Inc. Test mode and test method for a temperature tamper detection circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0099989B1 (en) * 1982-06-28 1990-11-14 Kabushiki Kaisha Toshiba Image display control apparatus
US5218673A (en) * 1983-10-12 1993-06-08 Canon Kabushiki Kaisha Information processing system
GB2172177A (en) * 1985-03-06 1986-09-10 Philips Electronic Associated Electronic information display systems
JP2698105B2 (ja) * 1987-07-28 1998-01-19 三洋電機株式会社 ディジタルテレビジョン受像機
JP2617779B2 (ja) * 1988-08-31 1997-06-04 三菱電機株式会社 半導体メモリ装置
US5016107A (en) * 1989-05-09 1991-05-14 Eastman Kodak Company Electronic still camera utilizing image compression and digital storage
JP2840320B2 (ja) * 1989-09-20 1998-12-24 株式会社日立製作所 半導体記憶装置

Also Published As

Publication number Publication date
KR940001434A (ko) 1994-01-11
JPH0644366A (ja) 1994-02-18
US5854635A (en) 1998-12-29

Similar Documents

Publication Publication Date Title
US5406527A (en) Partial write transferable multiport memory
KR950010570B1 (ko) 멀티포오트메모리
US5473566A (en) Memory architecture and devices, systems and methods utilizing the same
US5587726A (en) Method and apparatus for increasing the speed of operation of a double buffered display system
EP1993100B1 (en) Memory device, memory controller and memory system
KR100227396B1 (ko) 멀티시리얼 액세스 메모리
EP0872847B1 (en) Memory
US6065132A (en) Information processing system having a CPU for controlling access timings of separate memory and I/O buses
KR950007447B1 (ko) 반도체 기억장치
JPH07114074B2 (ja) 半導体記憶装置
KR100282313B1 (ko) 화상용메모리장치
WO1985002935A1 (en) Semiconductor memory device for serial scan applications
EP0680651B1 (en) Pipeline read write operations in a high speed frame buffer system
US5764242A (en) Video overlay image converter
US5732024A (en) Circuits, systems and methods for modifying data stored in a memory using logic operations
KR950009076B1 (ko) 듀얼포트 메모리와 그 제어방법
JPS61289596A (ja) 半導体記憶装置
KR0156969B1 (ko) 버스트 페이지 억세스 장치
KR0135791B1 (ko) 영상메모리 제어장치
JPH07211063A (ja) メモリ制御方式
JPH04345196A (ja) 多画面表示装置
JPS62222340A (ja) デユアル・ポ−ト・メモリ
JPH04341994A (ja) シリアルマスク付きビデオメモリ装置
JPH0714388A (ja) 半導体記憶装置
JPS63239677A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee