JPH02177081A

JPH02177081A - リフレッシュ制御装置

Info

Publication number: JPH02177081A
Application number: JP63331712A
Authority: JP
Inventors: Masashi Tsubota; 正志坪田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-12-27
Filing date: 1988-12-27
Publication date: 1990-07-10
Anticipated expiration: 2013-12-02
Also published as: JP2829998B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野コ本発明はダイナミック型メモリに関し、特に、そのリフ
レッシュ制御装置（こ関する。

［従来の技術］マイクロプロセッサ及び周辺装置とダイナミック・メモ
リ・ユニットをインターフェースする場合には、マイク
ロプロセッサ及び周辺装置より出力される信号からダイ
ナミック・メモリ・ユニットに適合する信号を作り出す
と共に、リフレッシュを定期的に行うための回路が必要
である。

第３図にマイクロプロセッサによるダイナミック・メモ
リに対するリフレッシュ制御装置の従来例を示す。アド
レス・デコーダ１０２は、ヌイクロプロセッサ１０１か
らのメモリ・アクセス要求信号１２８により必要なメモ
リ・デバイスを選択する。リフレッシュ・タイマ１０３
は、ダイナミツク・メモリを一定間閘でリフレッシュす
るためのリフレッシュ要求信号１２１を発生する。この
リフレッシュ要求１言号１２１は、ダイナミック・メモ
リのデータを保持するために許容される最長のリフレッ
シュ・タイミングより充分早いタイミングに設定される
。リフレッシュ・アービタ１０４は、リフレッシュ要求
信号１２１毎にマイクロプロセッサ１０１のメモリ・ア
クセスの要求を待たぜるように競合を裁定し、マイクロ
プロセッサ１０１にバス・サイクル待ち合わせ要求信号
１２９を出力し、マイクロプロセッサ１０１はリフレッ
シュ・サイクル期間中メモリ・アクセスを行わないこと
にしている。アドレス・マルチプレクサ１０５は、マイ
クロプロセッサ１０１からのメイン・アドレス・バス１
２３と、リフレッシュ・アＩ・レス・カウンタ１０７か
らのリフレッシュ・アドレス・バス１２４とをアドレス
選択信号１２２によって選択し、ダイナミック・メモリ
・アドレス・バス１２５とする。ダイナミック・メモリ
・ユニット１０６は、このダイナミック・メモリ・アト
しス・バス１２５、タイミング・ジェネレ−タからの各
種信号ＷＥ、ＣＡＳ、　■Ｎ丁と、データ・バス１３０
にデータ・バス・バッファ１０９を通したデータ信号を
入力とするダイナミック・メモリ群である。タイミング
・ジェネレータ１０８は、ダイナミック・メモリに適合
するように、１頁３．ＣＡＳ、Ｖπ等のタイミング信号
を作り出す。

［発明が解決しようとする問題点］上述した従来のダイナミック・メモリ・リフレッシュ方
式においては、マイクロプロセッサ及び周辺装置からの
メモリ・アクセス要求がダイナミ・ツク・メモリのリフ
レ・ンシュ・サイクル其月間であった場合、マイクロプ
ロセッサ及び周辺装置はメモリ・アクセスを行わず複数
回にわたってメモリ・アクセスを禁止されろことになる
ので、データ処理速度が低下するという問題点がある。

［発明の従来技術に対する相違点］上述した従来のダイナミック・メモリ・リフレッシユ方
式では、ダイナミック・メモリのプログラム領域または
データ領域のいずれかに属する使用領域、不使用領域の
いかんにかかわらず全ての領域についてリフレッシュす
ることに対し、本発明は使用領域のみについてリフレッ
シュすることにより、不使用領域をリフレッシュしてい
た期間にもマイクロプロセッサ及び周辺装置からのメモ
・アクセス要求を受は付けるという相違点を有する。

［問題点を解決するための手段］本発明に係わるリフレッシュ制御装置は、ダイナミック
・メモリの使用領域と不使用領域との区別を記憶し、マ
イクロプロセッサ及び周辺装置からの読み書きが可能で
あるアドレス・レジスタと、ダイナミック・メモリをリ
フレッシュするためのアドレスを生成するリフレッシュ
・アドレス・カウンタの出力するリフレッシュ・アドレ
スと、前記アドレス・レジスタの出力とを比較し、上記
リフレッシュのためのアドレスがダイナミック・メモリ
の使用領域と不使用領域とのいずれに属するか判別する
検知器とを有し、前記検知器により前記リフレッシュ・
アドレスがダイナミック・メモリの使用領域であること
を検知した時のみリフレッシュ動作を行うことを要旨と
する。

［実施例コ次に、本発明の第１実施例について図面を参照して説明
する。

第１図に第１実施例のダイナミック・メモリ制御回路の
回路図を示す。本実施例ではダイナミック・メモリ・ユ
ニット１０６をアクセスする上位メイン・アドレス・バ
ス１２６を信号ｒ■耳のタイミングで出力するロウ・ア
ドレスとしてダイナミック・メモリを■に１オンリ・リ
フレッシュ・モートで動作させろ。従って、アドレス・
レジスタ２０１には、上位メイン・アドレス１２６側を
指定することになり、下位メイン・アドレス１２７側は
指定できない。このようζこ、ダイナミック・メモリの
上位アドレスＩＩ！１を指定することでダイナミック・
メモリユニットのアドレス空間をブロック毎に分けて使
用領域／不使用領域の指定をすることになる。アドレス
・レジスタ２０１はリフレッシュ・アドレス・バス１２
４と同じビット幅を持ち、Ｉ　／　Ｏボートに割り当て
る。ここに、ダイナミック・メモリ・ユニット１０６の
使用領域と不使用領域の境界アドレスを登録する。バリ
ッド・フラグ２０２はアドレス・レジスタ２０１が有効
であることを意味するフラグである。これらのアドレス
・レジスタ２０１とバリッド・フラグ２０２とはＩ１０
アクセス要求信号２２２とアドレス・デコーダ２０３に
よりマイクロプロセッサ１０１より、読み込みまたは書
き込みを制御される。リフレッシュ・アドレス・コンパ
レータ２０４は、アドレス・レジスタ２０１の出力とリ
フレッシュ・アドルス・バス１２４のアドレスを比較し
てリフレッシュ・アドレス・バス１２４のアドレスの方
が大きい場合にリフレッシュ不要信号２２１をアクティ
ブになるようにする。この時、バリッド・フラグ２０２
との論理積２０５を求めリフレッシュ不要信号２２１を
マスクする。リフレッシュ・アービタ１０４はこのリフ
レッシュ不要信号２２１により、リフレッシュ・サイク
ル期間であってもマイクロプロセッサ１０１からダイナ
ミック・メモリ・ユニット１０６へのアクセスを可能と
させる。

次に、動作について説明する。マイクロプロセッサ１０
１からアドレス・レジスタ２０１にｎを書き込み、バリ
ッド・フラグ２０２を「１」に立てておく。この場合、
ダイナミック・メモリ１０６の使用領域ブロックはダイ
ナミック・メモリ１０６の上位アドレス側の０番地から
ｎ番地に、不使用領域ブロックはダイナミック・メモリ
１０６の上位アドレス側のｎ＋１番地からメモリの最後
までとなる。

まず、リフレッシュ・アドレス・カウンタ】０７がｎ１
番地［０≦ｍ＜ｎ］を指している場合、つまり、ダイナ
ミック・メモリの使用領域ブロックを指している場合を
考えろ。リフレッシュ・タイマ１０３がある一定期間毎
にリフレッシュ要求信号１２１をアクティブにすると、
リフレッシュ・アービタ１０４は、リフレッシュ・アド
レス・カウンタ１０７に１番地インクリメントすること
を通知し・、ｍ＋１番地をリフレッシュ・アドレス１２
１↓として出力する。このリフレッシュ・アドレス１２
４ｒｎ＋１番地とアドレス・レジスタ２０１の出力とを
リフレッシュ・アドレス・コンパレータ２０４によって
比較する。リフレッシュ・アドレス・コンパレータはこ
のリフレッシュ・アドレス１２４はダイナミック・メモ
リ１０６の使用領域ブロックであると判断するので、リ
フレッシュ不要信号２２１はインアクティブ状態となる
。この時、リフレッシュ・アービタ１０４は、アドレス
選択信号１２２を使ってアドレス・マルチプレクサ１０
５により、ダイナミック・メモリ・アドレス１２５にリ
フレッシュ・アドレス１２４ｒｎ＋１番地を出力し、リ
フレッシュを開始させる。このリフレッシュ動作中に、
マイクロプロセッサ１０１からのメモリ・アクセス要求
信号１２８がアクティブとなった場合、バス・サイクル
待ち合わせ要求信号１２９をリフレッシュが終了するま
でアクティブにしてマイクロ・ブロモ・ンサを待たせる
。

同様に、リフレッシュ・アドレス・カウンタ１０７がｌ
（番地［ｎ≦１（］を指している場合、つまり、ダイナ
ミック・メモリの不使用領域ブロックを指している場合
を考える。リフレッシュ・タイマ１０３からのリフレッ
シュ要求信号１２１がアクティブとなるとリフｌフッシ
ュ・アドレス１２４はｋ　＋　１　番地を示す。このリ
フレッシュ・アドレス１２４に＋１１番上アドレス・レ
ジスタ２０１の出力をリフレッシュ・アドレス・コンパ
レータ２０４によって比較すると、このリフレッシュ・
アドレス１２４はダイナミック・メモリ１０６の不使用
領域ブロックであると判断され、リフレッシュ不要信号
２２１はアクティブ状態になる。この時、リフレッシュ
・アービタ１０４はアドレス選択信号１２２を使ってア
ドレス・マルチプレクサ１０５により、ダイナミック・
メモリ・アドレス１２５にメイン・アドレス１２３を出
力し、マイクロプロセッサ１０１からのメモリ・アクセ
ス要求信号１２８がアクティブとなった場合、マイクロ
プロセッサ１０１　：ｔダイナミック・メモリ１０６へ
のアクセスを実行する。

次に、本発明の第２実施例について図面を参照して説明
する。

第２図に第２実施例のダイナミック・メモリ制御回路の
回路図を示す。ダイナミック・メモリ・ユニット１０６
をアクセスする上位メイン・アドレス・バス１２６を、
ＷＸ３のタイミングで出力するロウ・アドレスとしてｍ
オンリ・リフレッシュ・モートで動作させる。バリッド
・メモリ３０１はリフレッシュ・アドレス・バス】２４
のそれぞれのアドレスに対して、団用領域ブロックまた
は不使用領域ブロックのどちらかを表すバリッド・フラ
グを持つメモリである。

マイクロプロセッサ１０１からアドレス・レジスタ２０
１にｎを書き込み、バリッド・ビット３０３にダイナミ
ック・メモリ１０６の使用領域の時は「１」を、不使用
領域の時は「０」を設定する。そして、リフレッシュ・
マルチプレクサ３０４をアドレス・レジスタ３０２の出
力側にすることによりバリッド・メモリ３０１のアドレ
ス・レジスタ３０２をアドレスとするｒ１番地のところ
にバリッド・ビット３０３の出力を書き込む。このリフ
レッシュ・マルチプレクサ３０４はマイクロプロセッサ
１０１がバリッド・メモリ３０１をアクセスするとき以
外は、常にリフレッシュ・アドレス１２４を選択する。

こうすることで、ダイナミック・メモリの上位アドレス
側を指定することでダイナミック・メモリ・ユニット１
０６のアドレス空間の全てをブロック毎に分けて使用領
域／不使用領域の指定をすることができる。

まず、リフレッシュ・アドレス・カウンタ１０７がｍ番
地を指している場合を考える。リフレッシュ、タイマ１
０３がある一定期間毎にリフレッシュ要求信号１２１を
アクティブにする。このリフレッシュ要求信号１２１が
アクティブになるとリフレッシュ・アービタ】０４はリ
フレッシュ・アドレス・カウンタ１０７に１番地インク
リメントすることを通知し、ｎ）＋１１番左リフレッシ
ュ・アドレス１２４として出力する。このリフレッシュ
・アドレス１２４ｍ＋１番地はリフレッシュ・マルチプ
レクサ３０４を通りバリッド・メモリ３０１に出力する
。バリッド・メモリ３０１は、このアドレスｍ＋１番地
に対応するバリッド・フラグをリフレッシュ不要信月３
２１としてリフレッシュ・アービタ１０４に出力する。

このバリッド・フラグによりリフレッシュ不要信号３２
１はダイナミック・メモリ１０６の使用領域ブロックで
あればインアクティブにし、不使用領域ブロックであれ
はアクティブにする。

ここで、リフレッシュ不要信号３２１がインアクティブ
の時、リフレッシュ・アービタ１０４は、アドレス選択
信号１２２を使ってアト・レス・マルチプレクサ１０５
により、ダイナミック・メモリ・アドレス１２５にリフ
レッシュ・ア）・レス１２４ｒｎ＋１番地を出力し、リ
フレッシュを始める。

このリフレッシュ動作中に、マイクロ・プロセッサ１０
１からのメモリ・アクセス要求信号１２８がアクティブ
となった場合、バス・サイクル待ち合わせ要求信号１２
９をリフレッシュが終了するまでアクティブにしてマイ
クロプロセッサを待たせる。

次に、リフレッシュ不要信号３２１がアクティブの時、
リフレッシュ・アービタ１０４は、アドレス選択信号１
２２を使ってアドレス・マルチプレクサ１０５により、
ダイナミック・メモリ・アドレス１２５にメイン・アド
レス１２３を出力し、マイクロプロセッサ１０１からの
メモリ・アクセス要求信号１２８がアクティブとなった
場合、マイクロプロセッサ１０１はダイナミック・メモ
リ１０６へのアクセスを実行する。

［発明の効果コ以上説明したように本発明は、ダイナミック・メモリの
不使用領域、すなわちプログラム領域及びデータ頭載の
どちらにも属さない領域においてリフレッシュを行わな
いことにより、この実行しないリフレッシュ・サイクル
期間にマイクロプロセッサ及び周辺装置からのメモリ・
アクセス動作が起こった場合もリフレッシュを待つ必要
がなくなり、データ処理の低下を阻止できる効果がある
。

【図面の簡単な説明】

第１図は本発明の第１実施例を示した回路図、第２図は
本発明の第２実施例を示した回路図、第３図は従来例の
ダイナミック・メモリ制御回路を示した回路図である。１０１　・１０２　　・１０３　　・１０４　　・１０５　・１０６　・１０７　・１０８　・１０９　・・・マイクロプロセッサ、・・アドレス・デコーダ、・・リフレッシュ・タイマ、・・リフレッシュ・アービタ、・・アドレス・マルチプレクサ、・・ダイナミック・メモリ・ユニット、・リフレッシュ
・アドレス・カウンタ、・・タイミング・ジェネレータ
、・・データ・バス・バッファ、１２１　・１２２　・１２３　・１２４　・１２５　・１２６　・１２７　・１２８　・１２９　・１３０　・２０１　　・２０２　・２０３　・２０４　・２０５　・２２１　・２２２　・３０１　・・・リフレッシュ要求信号、・・アドレス選択信号、・・メイン・アドレス・バス、・・リフレッシュ・アドレス・バス、・・ダイナミック・メモリ・アドレス・パ゛ス、・・上位メイン・アドレス・バス、・・下位メイン・アドレス・バス、・・メモリ・アクセス要求信号、・バス・サイクル待ち合わせ要求信号、・・データ・バ
ス、・・アドレス・レジスタ、・・バリッＩ・・フラグ、・・アドレス・デコーダ、・・リフレッシュ・アドレス・コンパレータ、・・論理積ゲート、・・リフレッシュ不要信号、・・Ｉ１０アクセス要求信号、・・バリッド・メモ１バ３０２　・３０３　・３０４　　・３０５　・：３２　Ｊ　・３２２　・・アドレス・レジスタ、・バリッド・ビット、・リフレッシュ・マルチプレクサ、・アドレス・デコーダ、・リフレッシュ不要信号、・Ｉ１０アクセス要求信号。

Claims

【特許請求の範囲】ダイナミック・メモリをリフレッシュするリフレッシュ
制御装置において、ダイナミック・メモリの使用領域と
不使用領域との区別を記憶し、マイクロプロセッサ及び
周辺装置からの読み書きが可能であるアドレス・レジス
タと、ダイナミック・メモリをリフレッシュするためのアドレ
スを生成するリフレッシュ・アドレス・カウンタの出力
するリフレッシュ・アドレスと、前記アドレス・レジス
タの出力とを比較し、上記リフレッシュのためのアドレ
スがダイナミック・メモリの使用領域と不使用領域との
いずれに属するか判別する検知器とを有し、前記検知器により前記リフレッシュヘアドレスがダイナ
ミック・メモリの使用領域であることを検知した時のみ
リフレッシュ動作を行うことを特徴とするリフレッシュ
制御装置。