JPS6313196A - リフレツシユ方式 - Google Patents
リフレツシユ方式Info
- Publication number
- JPS6313196A JPS6313196A JP61156020A JP15602086A JPS6313196A JP S6313196 A JPS6313196 A JP S6313196A JP 61156020 A JP61156020 A JP 61156020A JP 15602086 A JP15602086 A JP 15602086A JP S6313196 A JPS6313196 A JP S6313196A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- refresh
- mpu
- refreshed
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 abstract 1
- 230000004044 response Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕 ゛
本発明はダイナミック型メモリで構成されたメモリ装置
に係り、特にメモリアクセス性能向上にｉ適なりフレッ
シュ方式に関する。
に係り、特にメモリアクセス性能向上にｉ適なりフレッ
シュ方式に関する。
〔従“来の技術〕 ゛
一般に、パーソナルコンピュータ用半導体メモリには、
ダイナミック型と呼ばれるタイプのＲＡＭ（ランダムア
クセスメモリ）（以下、ＤＲＡＭと称す）が使用される
。これは、安価で部品面積が小さくなるという利点例あ
るためであるが、その反面、情報の読み出し動作を定期
的九行なって情報の更新（すなわち、リフレッシュ）を
行なわなくては、情報が失なわれてしまうという欠点が
ある。
ダイナミック型と呼ばれるタイプのＲＡＭ（ランダムア
クセスメモリ）（以下、ＤＲＡＭと称す）が使用される
。これは、安価で部品面積が小さくなるという利点例あ
るためであるが、その反面、情報の読み出し動作を定期
的九行なって情報の更新（すなわち、リフレッシュ）を
行なわなくては、情報が失なわれてしまうという欠点が
ある。
ところで、かかるメモリでは、データの読み出し、書き
込みとリフレッシュを同時に行なうことはできずこのた
めに、リフレッシュとマイクロプロセッサ（以下、ＭＰ
Ｕと称す）のメモリに対するデータの読み出し、書き込
みとが競合した際には、ＭＰＵの動作が一時停止してメ
モリのリフレッシュが終るのを待つことになる。このよ
うに、リフレッシュを行なうことは、パーソナルコンピ
ュータの動作効率の低下を招くことになる。
込みとリフレッシュを同時に行なうことはできずこのた
めに、リフレッシュとマイクロプロセッサ（以下、ＭＰ
Ｕと称す）のメモリに対するデータの読み出し、書き込
みとが競合した際には、ＭＰＵの動作が一時停止してメ
モリのリフレッシュが終るのを待つことになる。このよ
うに、リフレッシュを行なうことは、パーソナルコンピ
ュータの動作効率の低下を招くことになる。
そのために、たとえば、特開昭５９−１９２９３号公報
や特開昭５９−１”６２６９２号公報などに開示される
ように、確実なリフレッシュを行ないつつ、ＭＰＵの動
作効率を上げる種々の方法が提案されてきた。
や特開昭５９−１”６２６９２号公報などに開示される
ように、確実なリフレッシュを行ないつつ、ＭＰＵの動
作効率を上げる種々の方法が提案されてきた。
これらの方法はメモリ全領域リフレッシュを前提として
いるが、これでも無駄にリフレッシュを行ない、！１ｌ
ＰＵの動作効率を下げている場合があった。以下、この
点について図を用いて説明する。
いるが、これでも無駄にリフレッシュを行ない、！１ｌ
ＰＵの動作効率を下げている場合があった。以下、この
点について図を用いて説明する。
第４図は現在主流である１ワード＝１ビツトのＤＲＡＭ
（例えば、２５６キロワード×１ビツトの日立製ＨＭ５
０２５６）を用いて、１２８キロワード×８ビツト（す
なわち、１２８キロバイト）のメモリ装置を構成した場
合の概念図である。同図で明らかなように、このメモリ
装置では％ １ワードが８ビツトで構成され、１ワード
の各ビットを異なるＤＲＡＭに格納するようにしている
。このためにＤＲＡＭは８個用いられる。したがって、
用いられるＤＲＡＭの個数はＭＰＵのデータ幅（ビット
数）で決まる。そこで、１２８キロワードのメモリ装置
では、実際には、２５６キロワード×８ビツトの容量の
半分の第４図で斜線を施した１２８キロワード×８ピツ
トとしか必要でなく、残りの１２８キロワ一ド分は未使
用である。更に、大容量の１メガワードＸ１ビツトのＤ
ＲＡＭが主流になると、メそり装置の容量のうちの１／
８シか必要とせず、残りのいは未使用になってしまう。
（例えば、２５６キロワード×１ビツトの日立製ＨＭ５
０２５６）を用いて、１２８キロワード×８ビツト（す
なわち、１２８キロバイト）のメモリ装置を構成した場
合の概念図である。同図で明らかなように、このメモリ
装置では％ １ワードが８ビツトで構成され、１ワード
の各ビットを異なるＤＲＡＭに格納するようにしている
。このためにＤＲＡＭは８個用いられる。したがって、
用いられるＤＲＡＭの個数はＭＰＵのデータ幅（ビット
数）で決まる。そこで、１２８キロワードのメモリ装置
では、実際には、２５６キロワード×８ビツトの容量の
半分の第４図で斜線を施した１２８キロワード×８ピツ
トとしか必要でなく、残りの１２８キロワ一ド分は未使
用である。更に、大容量の１メガワードＸ１ビツトのＤ
ＲＡＭが主流になると、メそり装置の容量のうちの１／
８シか必要とせず、残りのいは未使用になってしまう。
上述の従来技術において、全領域をリフレッシュするか
ら、このような未使用部分をもリフレッシュし、無駄な
時間が生じてその分ＭＰＵの動作効率を下げている。
ら、このような未使用部分をもリフレッシュし、無駄な
時間が生じてその分ＭＰＵの動作効率を下げている。
本発明の目的は、かかる従来技術の問題点を解消し、リ
フレッシュに要する時間を短縮し、ＭＰＵの動作効率を
高めることができるようにしたりフレッシュ方式を提供
するにある。
フレッシュに要する時間を短縮し、ＭＰＵの動作効率を
高めることができるようにしたりフレッシュ方式を提供
するにある。
上記目的を達成するために、本発明上、メモリ装置の全
領域のうち所定の領域でのリフレッシュアドレスを設定
し、この所定領域のみを繰り返しリフレッシュする。
領域のうち所定の領域でのリフレッシュアドレスを設定
し、この所定領域のみを繰り返しリフレッシュする。
メモリ装置でのリフレッシュによるデータ保持期間は決
まっており、リフレッシュする領域を上記所定領域のみ
に限ると、このデータ保持期間に対するリフレッシュ回
路は、全領域をリフレッシュする場合よりも減少する。
まっており、リフレッシュする領域を上記所定領域のみ
に限ると、このデータ保持期間に対するリフレッシュ回
路は、全領域をリフレッシュする場合よりも減少する。
したがって、その分ＭＰＵを動作させ得る期間は増大し
ｌＭＰＵの動作効率が高まる。
ｌＭＰＵの動作効率が高まる。
以下、本発明の実施例を図面によって説明する。
第１図は本発明によるリフレッシュ方式の一実施例を示
すブロック図であって、１はＭＰＵ、２はタイマ％ ３
はリフレッシュ制御装置、４はカウンタ、５．６は切換
装置、７はメモリである。
すブロック図であって、１はＭＰＵ、２はタイマ％ ３
はリフレッシュ制御装置、４はカウンタ、５．６は切換
装置、７はメモリである。
第２図は第１図の動作を示すタイミングチャートである
。
。
次に、この実施例の動作を第２図を用いて説明する。
メモリ７はＭＰＵ １のデータ幅で決まる個数のＤＲＡ
Ｍからなり、全容量のうち未使用領域を含んでいる。リ
フレッシュ制御装置３には、ＭＰＵ１によってメモリ７
の使用領域を表わすデータが格納され、これに応じたカ
ウンタ制御信号Ｃ６とメモリ７をリフレッシュ状態する
リフレッシュ制御信号Ｃ０とを出力する。タイマ２は、
通常“０”でメモリ７でリフレッシュすべき期間′１″
となるタイミング信号Ｔを発生する。このタイミング信
号Ｔの“１”の期間ＭＰＵ１は待期状態となシ、このタ
イミング信号Ｔの立上りエツジでカウンタ４は１だけア
ップカウントする。また、このタイミング信号Ｔ０１つ
の１１１期間は、メモリ７での１つの行アドレスで指定
される領域のリフレッシュ期間に相当する。
Ｍからなり、全容量のうち未使用領域を含んでいる。リ
フレッシュ制御装置３には、ＭＰＵ１によってメモリ７
の使用領域を表わすデータが格納され、これに応じたカ
ウンタ制御信号Ｃ６とメモリ７をリフレッシュ状態する
リフレッシュ制御信号Ｃ０とを出力する。タイマ２は、
通常“０”でメモリ７でリフレッシュすべき期間′１″
となるタイミング信号Ｔを発生する。このタイミング信
号Ｔの“１”の期間ＭＰＵ１は待期状態となシ、このタ
イミング信号Ｔの立上りエツジでカウンタ４は１だけア
ップカウントする。また、このタイミング信号Ｔ０１つ
の１１１期間は、メモリ７での１つの行アドレスで指定
される領域のリフレッシュ期間に相当する。
ここで、タイミング信号ＴによるＭＰＩＪ １、カウン
タ４および切換装置５．６の動作は次の表に示す通プで
ある。
タ４および切換装置５．６の動作は次の表に示す通プで
ある。
く表〉
いま、カウント９のカウント値がＮであり、タイマ２か
らのタイミング信号Ｔが“０＃とすると、切換装置６は
ＭＰＵ １からのＭＰＵアクセス制御信号ＣＡを選択し
、メモリ制御信号ＣＭとしてメモリ７に供給する。また
、切換装置５はＭＰＵ １からのＭＰＵアドレス信号Ａ
０を選択し、メモリアドレス信号Ａ、としてメモリ７に
供給する。これにより、メモリ７はＭＰＵ １によるデ
ータＤの読出し、書込み状態となる。
らのタイミング信号Ｔが“０＃とすると、切換装置６は
ＭＰＵ １からのＭＰＵアクセス制御信号ＣＡを選択し
、メモリ制御信号ＣＭとしてメモリ７に供給する。また
、切換装置５はＭＰＵ １からのＭＰＵアドレス信号Ａ
０を選択し、メモリアドレス信号Ａ、としてメモリ７に
供給する。これにより、メモリ７はＭＰＵ １によるデ
ータＤの読出し、書込み状態となる。
そこで、タイマ２からのタイミング信号Ｔが＠１＃とな
ると、その立上りエツジでカウンタ４は１だけアップカ
ウントし、そのカウント値がＮ＋１となる。また、切換
装置６はリフレッシュ制御装置３からのリフレッシュ制
御信号ＣＲを選択し、メモリ制御信号ＣＭとしてメモリ
７に供給する。さらに、切換装置５はカウンタ４のカウ
ント値Ｎ＋１のリフレッシュアドレス信号ＡＲを選択し
、メモリアドレス信号Ａｔしてメモリ７に供給する。こ
れにより、タイミング信号Ｔの“１＃期間、メモリ７で
は行アドレス（Ｎ＋１）のリフレッシュが行なわれる。
ると、その立上りエツジでカウンタ４は１だけアップカ
ウントし、そのカウント値がＮ＋１となる。また、切換
装置６はリフレッシュ制御装置３からのリフレッシュ制
御信号ＣＲを選択し、メモリ制御信号ＣＭとしてメモリ
７に供給する。さらに、切換装置５はカウンタ４のカウ
ント値Ｎ＋１のリフレッシュアドレス信号ＡＲを選択し
、メモリアドレス信号Ａｔしてメモリ７に供給する。こ
れにより、タイミング信号Ｔの“１＃期間、メモリ７で
は行アドレス（Ｎ＋１）のリフレッシュが行なわれる。
この期間ＭＰＵ１は待期状態にある。
タイミング信号Ｔが”０”となると、切換装置５゜６は
切換わってメモリ７はリフレッシュが終了し、ＭＰＵ
１は待期状態が解除されてメモリ７でのデータ書込み、
読出しを行なう。
切換わってメモリ７はリフレッシュが終了し、ＭＰＵ
１は待期状態が解除されてメモリ７でのデータ書込み、
読出しを行なう。
このようにして、メモリ７で各行アドレスでのリフレッ
シュが行なわれ、メモリ７での全使用領域のリフレッシ
ュが終ると、リフレッシュ制御装置３からカウンタ制御
信号Ｃｃが出力される。これによってカウンタ４はクリ
アされ、次にタイミング信号Ｔが＠１＃となるときから
、メモリ７で使用領域の最初の行アドレスから同様にリ
フレッシュが行なわれる。
シュが行なわれ、メモリ７での全使用領域のリフレッシ
ュが終ると、リフレッシュ制御装置３からカウンタ制御
信号Ｃｃが出力される。これによってカウンタ４はクリ
アされ、次にタイミング信号Ｔが＠１＃となるときから
、メモリ７で使用領域の最初の行アドレスから同様にリ
フレッシュが行なわれる。
そこで、メモリ７が１２８キロワード×８ビツトのメモ
リ装置であって、たとえば、前述の２５６キロワード×
１ビツトのＨＭ５０２５６を８個並列に用いて２５６キ
ロバイトの容量とした場合には、この容量の半分の１２
８キロバイトしか必要としないが、ＭＰＵ１は、カウン
タ４がメモリ７の半分の領域しかりフレッシュしないよ
うに、リフレッシュ制御装置３にデータをセットする。
リ装置であって、たとえば、前述の２５６キロワード×
１ビツトのＨＭ５０２５６を８個並列に用いて２５６キ
ロバイトの容量とした場合には、この容量の半分の１２
８キロバイトしか必要としないが、ＭＰＵ１は、カウン
タ４がメモリ７の半分の領域しかりフレッシュしないよ
うに、リフレッシュ制御装置３にデータをセットする。
カウンタ４は１行アドレスが０〜１２７であるリフレッ
シュアドレス信号ＡＲをくシ返し出力するように、カウ
ンタ制御信号Ｃｃによって制御される。そのため。
シュアドレス信号ＡＲをくシ返し出力するように、カウ
ンタ制御信号Ｃｃによって制御される。そのため。
メモリ１６の半分の領域だけがリフレッシュされて情報
が保持される。
が保持される。
もし、ＭＰＵ１がメモリ７の１／４の領域である６４キ
ロバイトしか使用しないのであれば、その旨、リフレッ
シュ制御装置３にセットする。以下、同様にして、カウ
ンタ４は行アドレスが０〜６３であるリフレッシュアド
レス信号Ａ、を出力し、この１／４の領域だけがリフレ
ッシュされる。
ロバイトしか使用しないのであれば、その旨、リフレッ
シュ制御装置３にセットする。以下、同様にして、カウ
ンタ４は行アドレスが０〜６３であるリフレッシュアド
レス信号Ａ、を出力し、この１／４の領域だけがリフレ
ッシュされる。
データ書込み、読出しのためのＤＲＡＭのアドレス指定
方法としては、第３図において、まず、行アドレスを与
えることにより１つの行を選択し、次に順次列アドレス
を与えることによシ、この選択された行アドレスでの順
次のアドレスが選択されていく。同図の斜線で示す領域
は、与えられた行アドレス、列アドレスによって指定さ
れたアドレスを表わしている。
方法としては、第３図において、まず、行アドレスを与
えることにより１つの行を選択し、次に順次列アドレス
を与えることによシ、この選択された行アドレスでの順
次のアドレスが選択されていく。同図の斜線で示す領域
は、与えられた行アドレス、列アドレスによって指定さ
れたアドレスを表わしている。
リフレッシュの場合には、リフレッシュ制御信号ＣＲに
より、行アドレスを与えるだけで指定された行アドレス
の全てのアドレスがリフレッシュされる。そこで、順番
に行アドレスが与えられることによシ、各行アドレスが
順次リフレッシュされていくが、前述のＨＭ５０２５６
では、４ミリ秒間で０〜２５５の行アドレスを与えれば
リフレッシュが可能である。この場合には、 ２５６キロビツト／２５６＝１キロビツトであるから、
１つの行アドレスが与えられる毎に１０２４ビツトずつ
リフレッシュされ、各行アドレスのデータは少なくとも
４ミリ秒間保持される。
より、行アドレスを与えるだけで指定された行アドレス
の全てのアドレスがリフレッシュされる。そこで、順番
に行アドレスが与えられることによシ、各行アドレスが
順次リフレッシュされていくが、前述のＨＭ５０２５６
では、４ミリ秒間で０〜２５５の行アドレスを与えれば
リフレッシュが可能である。この場合には、 ２５６キロビツト／２５６＝１キロビツトであるから、
１つの行アドレスが与えられる毎に１０２４ビツトずつ
リフレッシュされ、各行アドレスのデータは少なくとも
４ミリ秒間保持される。
ところで、ＨＭ５０２５６の全領域でリフレッシュを行
なうときには％ ４ミリ秒間で２５６ＸＩＱ 回のリフ
レッシュが行なわれるが、上記のように、全容量の１／
２の領域でリフレッシュを行な７う場合には、４ミリ秒
間で２５６ｘ１０’７２回のリフレッシュで済み、また
、全容量の１／４の領域でりフレッシュを行なう場合に
は、４ミリ秒間で２５６Ｘ１０’７４回ですむことにな
る。このため、タイミング信号Ｔの”１”期間が２倍、
４倍と長くなり、ＭＰＵの動作期間が増大する。したが
って、ＭＰＵの動作動車が大幅に向上することになる。
なうときには％ ４ミリ秒間で２５６ＸＩＱ 回のリフ
レッシュが行なわれるが、上記のように、全容量の１／
２の領域でリフレッシュを行な７う場合には、４ミリ秒
間で２５６ｘ１０’７２回のリフレッシュで済み、また
、全容量の１／４の領域でりフレッシュを行なう場合に
は、４ミリ秒間で２５６Ｘ１０’７４回ですむことにな
る。このため、タイミング信号Ｔの”１”期間が２倍、
４倍と長くなり、ＭＰＵの動作期間が増大する。したが
って、ＭＰＵの動作動車が大幅に向上することになる。
以上説明したように、本発明によれば、メモリの使用領
域では完全にリフレッシュが行なわれてリフレッシュ時
にＭＰＵが停止しなくてはならない時間を最低限に抑え
ることができ、ＭＰＵの動作効率を大幅に高めることが
できるし、更に、無駄なリフレッシュに要する電力消費
を抑えることができて回路の低消費電力化を実現できる
。
域では完全にリフレッシュが行なわれてリフレッシュ時
にＭＰＵが停止しなくてはならない時間を最低限に抑え
ることができ、ＭＰＵの動作効率を大幅に高めることが
できるし、更に、無駄なリフレッシュに要する電力消費
を抑えることができて回路の低消費電力化を実現できる
。
第１図は本発明によるリフレッシュ方式の一実施例を示
すブロック図、第２図はその動作を示すタイミングチャ
ート、第３図はメモリでのアドレス付与方法の説明図、
第４図はＤＲＡＭによるメモリ装置の構成別を示す概念
図である。 １・・・ＭＰＵ、２・・・タイマ、３・・・リフレッシ
ュ制御装置、４・・・カウンタ％ ５，６・・・切換装
置、７・・・メモリ。 第 １ 図 蔦 ３図 ψφφφφ ３ＦＦＦＦ ４図 テ゛−９ビット
すブロック図、第２図はその動作を示すタイミングチャ
ート、第３図はメモリでのアドレス付与方法の説明図、
第４図はＤＲＡＭによるメモリ装置の構成別を示す概念
図である。 １・・・ＭＰＵ、２・・・タイマ、３・・・リフレッシ
ュ制御装置、４・・・カウンタ％ ５，６・・・切換装
置、７・・・メモリ。 第 １ 図 蔦 ３図 ψφφφφ ３ＦＦＦＦ ４図 テ゛−９ビット
Claims (1)
- １、メモリ装置のリフレッシュ方式において、該メモリ
装置の全領域における所定領域に対するリフレッシュア
ドレスを設定し、該所定領域のみを繰返しリフレッシュ
することを特徴とするリフレッシュ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156020A JPS6313196A (ja) | 1986-07-04 | 1986-07-04 | リフレツシユ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61156020A JPS6313196A (ja) | 1986-07-04 | 1986-07-04 | リフレツシユ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6313196A true JPS6313196A (ja) | 1988-01-20 |
Family
ID=15618556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61156020A Pending JPS6313196A (ja) | 1986-07-04 | 1986-07-04 | リフレツシユ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6313196A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02177081A (ja) * | 1988-12-27 | 1990-07-10 | Nec Corp | リフレッシュ制御装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141792A (en) * | 1981-02-25 | 1982-09-02 | Keioo Denshi Kogyo Kk | Message display system for fire prevention information in centralized management |
| JPS60182098A (ja) * | 1984-02-28 | 1985-09-17 | Fujitsu Ltd | リフレツシユ制御方式 |
-
1986
- 1986-07-04 JP JP61156020A patent/JPS6313196A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141792A (en) * | 1981-02-25 | 1982-09-02 | Keioo Denshi Kogyo Kk | Message display system for fire prevention information in centralized management |
| JPS60182098A (ja) * | 1984-02-28 | 1985-09-17 | Fujitsu Ltd | リフレツシユ制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02177081A (ja) * | 1988-12-27 | 1990-07-10 | Nec Corp | リフレッシュ制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5262998A (en) | Dynamic random access memory with operational sleep mode | |
| JPS6346698A (ja) | 半導体記憶装置 | |
| US5583823A (en) | Dram refresh circuit | |
| US6392958B1 (en) | Asynchronous SRAM compatible memory device using DRAM cell and method for driving the same | |
| JP2003007054A (ja) | 半導体記憶装置 | |
| US20190027206A1 (en) | Memory device including a plurality of power rails and method of operating the same | |
| US5537564A (en) | Technique for accessing and refreshing memory locations within electronic storage devices which need to be refreshed with minimum power consumption | |
| US5251177A (en) | Semiconductor memory device having an improved refresh operation | |
| KR100212142B1 (ko) | 매크로 명령기능을 가진 동기식 반도체 메모리장치와 매크로 명령의 저장 및 실행방법 | |
| US6400631B1 (en) | Circuit, system and method for executing a refresh in an active memory bank | |
| US20020057616A1 (en) | Semiconductor memory device | |
| JPS6313196A (ja) | リフレツシユ方式 | |
| EP1020867A1 (en) | Method for refreshing a dynamic memory | |
| US7085882B2 (en) | SRAM-compatible memory and method of driving the same | |
| JPH10106270A (ja) | スタティックランダムアクセスメモリ装置 | |
| US6862667B2 (en) | Synchronous DRAM utilizable as shared memory | |
| JPH0689571A (ja) | ダイナミック型メモリ装置 | |
| JP2783195B2 (ja) | マイクロコンピュータ | |
| JP2606675B2 (ja) | 半導体記憶装置 | |
| JP2001093278A (ja) | 半導体記憶装置 | |
| US7061818B2 (en) | Memory and refresh method for memory | |
| JPS5845692A (ja) | リフレツシユ要求制御方式 | |
| JPH10255468A (ja) | Ｄｒａｍのリフレッシュ装置 | |
| JPS6326892A (ja) | メモリ装置 | |
| JPH04153984A (ja) | ダイナミックメモリの制御方法 |