JPH03109654A - 画像メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は画像メモリに関するものである。

（従来の技術） エンジニアリングワークステーション（ＥＷＳ）やコン
ピュータグラフィックス（ＣＧ）等の高速データ処理及
びその表示に適したメモリとして、近年デュアルポート
ビデＲＡＭ　（以下ＤＰＲＡＭともいう）が注目されて
いる。このＤＰＲＡＭは、ランダムアクセス可能なメモ
リアレイ（例えばＤＲＡＭ）を有しているランダムアク
セスボート（以下ＲＡＭボートともいう）と、このＲＡ
Ｍボートとは非同期的に巡回的にシリアルアクセスされ
るシリアルアクセスメモリを有しているシリアルアクセ
スボート（以下ＳＡＭポートともいう）とを備えている
。ＤＰＲＡＭにおいては、ＲＡＭボートとＳＡＭボート
との間でデータを転送するのでこの転送サイクル時のみ
ＲＡＭボートとＳＡＭポートの間でタイミングを同期さ
せる必要がある。この転送サイクルにおけるタイミング
を第８図を参照して説明する。ＲＡＭボートのメモリア
レイ１のある行Ｒのデータを、シリアルアクセスを間断
なく行っているＳＡＭポートのシリアルアクセスメモリ
２に転送する場合、（第８図（ａ）参照）、転送を制御
する外部信号をＤＴをまず立下げる（第８図（ｂ）の時
刻Ｔ１参照）。そして、信号ＲＡＳが立下がる時に外部
信号ＤＴが“Ｌ”レベルであれば転送サイクルに入る。

この転送サイクルでは、通常のＲＡＭサイクルと同様に
ローアドレスおよびカラムアドレスをそれぞれＲＡＳ及
びＣＡＳの立下がり（第８図（ｂ）の時刻Ｔ　及びＴ３
参照）に同期して与えるが、通常のＲＡＭサイクルとは
異なりローアドレスは転送すべきメモリアレイ１の行を
示し、カラムアドレスは転送完了後の新しいシリアルサ
イクルを始める位置となるＴＡＰアドレスを示している
。

そして、外部信号ＤＴが立上った次のシリアルサイクル
（第８図（ｂ）の時刻Ｔ６参照）から転送されたデータ
をＴＡＰアドレスを先頭にして出力する。外部信号ＤＴ
の立上タイミング（時刻Ｔ５）は、シリアルクロック信
号ＳＣの立上げ（時刻Ｔ　）から次の立上げ（時刻Ｔ６
）までの間に行う必要が有り、その時間間隔ｔ　１　（
−Ｔ５−Ｔ４）およびｔ　　（−７６−７５）に、制限
がある。そしてシリアルクロック信号ＳＣのサイクルタ
イムは３０〜４０ｎｓｅｃであるため、時間間隔ｔｌ。

ｔ２に対する制約は応用する上においてきついものであ
る。そこでこれを緩和するためにスブリ・ソト転送方式
が考えられた。

このスプリット転送方式を第９図を参照して説明する。

スプリット転送方式が用いられるＳＡＭポートのシリア
ルアクセスメモリ２は第９図（ａ）に示すようにＳＡＭ
　（Ｌ）とＳＡＭ　（Ｕ）の２つに分けられている。こ
の分割されたＳＡＭ　（Ｌ）とＳＡＭ　（Ｕ）はＴＡＰ
アドレスの最上位ビット（以下、ＭＳＢともいう）の“
０”と“１”にそれぞれ対応しており、それぞれ独立に
データ転送を行うことができる。今、ＳＡＭ　（Ｌ）が
シリアルアクセスを受けているときに転送サイクルが生
じてＲＡＭボートのメモリアレイ１の行Ｒの転送を行う
場合を考える。ローアドレスが行Ｒを表すことは第８図
の場合と同様であるが、ＴＡＰアドレスのＭＳＢは無視
されてシリアルアクセスを受けていない側のＭＳＢ（今
の場合“１″）にセ・ソトされる。

また、転送動作を行うのはセットされたＭＳＢ側のＳＡ
Ｍ　（Ｕ）であり、転送されたデータはシリアルアクセ
スが進みＳＡＭ　（Ｌ）からＳＡＭ（Ｕ）に移った時に
ＭＳＢが新たにセットされたＴＡＰアドレスからアクセ
スされる。第９図の場合、シリアルアドレス０〜１２７
までに転送サイクルが生じるとシリアルアドレス１２８
〜２５５か行Ｒの対応する部分から転送を受ける、そし
てシリアルアクセスが１２７まで進み次のＳＣサイクル
に入るとＴＡＰアドレスがアクセスされ、更にシリアル
アクセスが継続する。このようにシリアルアクセスが行
われている分割されたシリアルアクセスメモリ部と転送
が行われる分割されたシリアルアクセスメモリ部とが異
なり、またＴＡＰアドレスにアクセスする前サイクルの
アドレスが決まっているため、第８図の場合のようなタ
イミングの制約が無い。

（発明が解決しようとする課題） さて、このようなスプリット転送方式を用いて表示画面
データを高速処理するデータバッファの構成方法を次に
考えてみる。

ＤＰＲＡＭのランダムアクセスメモリとしてはＤＲＡＭ
が使われる。このためＤＲＡＭのベージモードを使用す
ることによって同一行のデータなら、ローアドレスが変
化する場合の１／２〜１／３の時間でデータをアクセス
することが出来る。

また、この−行のデータはＳＡＭ部からシリアル出力さ
れるデータに対応し、このシリアルデータが表示画面の
ビクセルデータとなるわけで、画面上これらビクセルを
どのように配置するかが高速な画面処理では重要になる
。画面処理上はなるべく正方形領域のビクセルが高速に
処理出来る方がいかなるパターン処理に対しても高速に
なる。即ち、縦、横、斜めのいかなる方向にも高速な画
面処理が出来る。そこでベージモードでアクセス出来る
一行のデータを表示画面のスキャン方向に対してどのよ
うに縦方向に割り当てるかが重要になる。

画面をスキャン方向に４コのＤＰＲＡＭ、縦方向に４コ
のＤＰＲＡＭで構成するいわゆるタイルとして４Ｘ４を
採用した場合を考えてみる。第１０図は一行のデータが
２５６ビツト、シリアルアクセスメモリ（以下、ＳＡＭ
ともいう）の深さが２５６ビツトであるスプリット転送
方式のＤＰＲＡＭを用いた場合を示している。また、画
面サイズは簡単のためにスキャン方向に１５３６ピクセ
ルとする。第１０図（ａ）においてＲＯ。

Ｒ１，Ｒ２・・・はランダムアクセスメモリ（以下ＲＡ
Ｍという）の行を示し、これらのカラム方向０〜１２７
のＬと１２８〜２５５のＵはスプリット転送における二
分割されたＳＡＭにそれぞれ転送されるカラムを示す。

スキャン方向の１５３６ピクセルは、この方向が４個の
デバイスＭ。

Ｍ２．Ｍ３．Ｍ４で構成されるので、分割された部分Ｓ
ＡＭの３コ（−１５３６／　（４Ｘ１２８））分のデー
タに相当する。そこで部分ＳＡＭのしとＵを縦方向のビ
クセルに割り当てると、−行のベージモードによるアク
セスで、より正方形に近い画面処理出来ることになる。

すなわち、ＲＡＭ部のデータをＲＯＬ、ＲＩＵ、Ｒ２Ｌ
、ＲＯＵ。

ＲＩＬ、Ｒ２Ｕ・・・の順にスプリット転送する。

ＳＡＭ部からはシリアルにデータが出力されビクセルを
スキャンして行くので、画面上のデータ構成は第１０図
（ｂ）の斜線で示した領域が行ＲＯのデータから成って
いる。この領域はベージモードで何処にでもアクセス出
来る。したがって、画面はベージモードでアクセス出来
るような第１０図（ｂ）に示す斜線のタイルで敷き詰め
られて高速な画面処理が可能となる。

ここで、スキャン方向のデータ構成についてもう少し詳
しく見てみる。第１１図に４コのＤＰＲＡＭのシリアル
データからどのようにビクセルが構成されるかを示す。

デバイスＭ１〜Ｍ４のＳＡＭ２からのデータは並直変換
（第１１図（ａ）参照）をされてシリアルアウトされ画
面のビクセルを一点一点構成する。こうすることによっ
て画面表示のためのシリアルアウトの四分の−のスピー
ドでＳＡＭ２からのシリアルアクセスをすればよ＜、Ｓ
ＡＭ２にかかる負担を軽減できる。

このように並直変換を行ったときのピクセルデータはス
キャン方向に順番にＭｌ、Ｍ２．Ｍ３゜Ｍ４のＤＰＲＡ
Ｍからのデータの繰り返しとなる（第１１図（ｂ）参照
）。第１０図（ｂ）に示すタイルのＲＯＬなどの枠はこ
のようなデータ構成になっている。

さて、ここで画面サイズが上述の場合と異なる場合を考
えてみる。第１２図はスキャン方向のビクセル数が１０
２４の場合であるタイルのサイズを上述と同じく４×４
とすると、１０２４ピクセルは２コ（−１０２４／　（
４Ｘ１２８）　）の部分ＳＡＭ部に相当する。

このとき、−行の分割データのＬとＵが縦方向のビクセ
ル配置に対応するようにするには、第１２図（ａ）に示
すような順番でスプリット転送を行う必要がある。すな
わち、ＲＯＬ、ＲＩＵ。

ＲＯＵ、ＲＩＬ・・・の順に転送すれば第１２図（ｂ）
の斜線領域を自由にベージモードでアクセス出来るよう
になる。しかし、この時の転送はＳＡＭに対してＬとＵ
が交差しており従来のＤＰＲＡＭではこのような転送は
出来ない。もちろんタイルの大きさを変えればこの画面
サイズでも交差転送無しにバッファを構成できるが、表
示画面ごとにバッファメモリーシステムの設計を変えな
くてはならない。又、スキャン方向のタイルの数は、第
１０図（ｂ）の場合から分かるように必ず奇数でないと
交差転送が生じるから、必ずしも画面サイズに対して無
駄の無いメモリ容量の最適なタイルサイズを選択できる
とは限らない。

本発明は上記事情を考慮してなされたものであって、表
示画面のサイズ毎にバッファメモリシステムを変える必
要のない画像メモリを提供することを目的とする。

〔発明の構成〕

（課題を解決するための手段） 本発明は、ランダムにアクセス可能なランダムアクセス
メモリと、巡回的にシリアルアクセスされるメインレジ
スタを有するシリアルアクセスメモリと、ランダムアク
セスメモリとシリアルアクセスメモリとの間のデータ転
送を行うデータ転送手段とを備えている画像メモリにお
いて、シリアルアクセスの番地を指定する指定手段を設
け、シリアルアクセスメモリはメインレジスタの他にプ
リレジスタを更に有し、データ転送手段はランダムアク
セスメモリからシリアルアクセスメモリのメインレジス
タにデータ転送する場合にプリレジスタを介して行い、
シリアルアクセスは指定手段によって指定された番地に
基づいて行うことを特徴とする。

（作　用） このように構成された本発明の画像メモリによれば、ラ
ンダムアクセスメモリからシリアルアクセスメモリのメ
インレジスタへのデータ転送がデータ転送手段によって
シリアルアクセスメモリのプリレジスタを介して行われ
る。そしてメインレジスタへ転送されたデータのシリア
ルアクセスが指定手段によって指定された番地に基づい
て行われる。これにより、ランダムアクセスメモリから
シリアルアクセスメモリへのデータ転送を制約なしに行
うことができるとともに、シリアルアクセスメモリから
表示画面に送出するデータの長さを任意に設定すること
が可能となり、バッファメモリシステムを変えることな
しに各種サイズの表示画面にも対応することができる。

（実施例） 第１図に本発明による画像メモリの一実施例を示す。こ
の実施例の画像メモリは、ランダムアクセスメモリ（以
下、ＲＡＭともいう）１と、シリアルアクセスメモリ（
以下、ＳＡＭともいう）２と、データ転送手段４と、指
定手段５とを備えている。ＳＡＭ２は、プリレジスタ２
Ａと、巡回的にシリアルアクセスされるメインレジスタ
２Ｂとを有している。データ転送手段４はＲＡＭＩとＳ
ＡＭ２との間のデータ転送を行い、ＲＡＭＩからＳＡＭ
２のメインレジスタ２Ｂにデータを転送する場合プリレ
ジスタ２Ａを介して行う。

指定手段５はメインレジスタ２Ｂのシリアルアクセスの
番地（先頭番地Ｎ及び最終番地Ｌａ５ｔ　）を指定する
。

次に上記実施例の作用を第２図を参照して説明する。メ
インレジスタ２Ｂがシリアルアクセス中に、ＲＡＭ１か
らＳＡＭ２にデータを転送する転送サイクルが入ると、
従来と同様にローアドレスはＳＡＭ２に転送されるＲＡ
ＭＩの行を示し、カラムアドレスはこの行のデータが新
にシリアルアクセスされる時の先頭番地であるＴＡＰア
ドレスを示している。しかし、この転送サイクルの時点
でデータ転送手段によって実際に転送が行われるのはＲ
ＡＭＩとプリレジスタ２Ａとの間でのみであり、従来の
ものと異なり第８図に示すようなタイミングの制約もな
いし外部からは転送が行われたことは分からない。そこ
でこの転送をヒドン転送サイクルと呼ぶことにする。こ
のヒドン転送すイクルでは■τ）が立下ってからｔ１時
間経過の後に一定の時間△１の間だけＲＡＭ１からプリ
レジスタ２Ａへのデータ転送が行われる。その後は転送
されたデータはプリレジスタ２Ａに保持される。ここで
シリアルアクセスが進んで指定手段５によって指定され
た番地になると、データ転送手段４によってプリレジス
タ２Ａからメインレジスタ２Ｂへの転送が行われる。第
２図においてＬａｓ　ｔと示されているＳＣサイクルが
予め指定された番地である。この番地の信号ＳＣの立ち
上りから一定の時間ｔまたつとプリレジスタ２Ａからメ
インレジスタ２Ｂへの転送が一定の時間△２だけ行われ
、その後再びプリレジスタ２人とメインレジスタ２Ｂは
お互いに分離される。ＳＣサイクルＬａｓ　ｔの次のＳ
Ｃサイクルは転送された行のデータをＴＡＰアドレスす
なわちカラムアドレスＮからシリアル出力を行う。

以上述べたヒドン転送サイクル方式でのプリレジスタ２
Ａからメインレジスタ２Ｂへの転送が行われる最終番地
の設定の仕方には幾つかのやり方が考えられる。この代
表的なものを第３図と第４図に示す。

第３図はシリアルアクセスの先頭番地と最終番地がヒド
ン転送サイクルで与えられるやり方である。第３図にお
いてａ→ａ′のシリアルアクセスが終わるとプリレジス
タ２人からメインレジスタ２Ｂへ行Ｒ１のデータが転送
され、その後引き続きｂ−ｂ’のシリアルアクセスが行
われる。次に、ｂ→ｂ′のシリアルアクセスが終わると
プリレジスタ２Ａからメインレジスタ２Ｂへ行Ｒ２１の
データが転送され、引き続きＣ−’　Ｃ’のシリアルア
クセスが行われる。そして、ｃ−＋ｃ′のシリアルアク
セスが終わるとプリレジスタ２Ａがらメインレジスタ２
Ｂへ行Ｒ３のデータが転送され、引き続きｄ→ｄ′のシ
リアルアクセスが行われる。さてその最終番地の与え方
には２通りの方法が考えられる。

ひとつの最終番地の与え方としては、ａ−＋ａ′のシリ
アルアクセス期間のヒドン転送時に、次のシリアルアク
セスｂ−ｂ’の先頭番地すと最終番地ｂ′を設定する。

この場合、現在シリアルアクセス中のメインレジスタ２
Ｂの最終番地は決まっているので、もしもヒドン転送が
最終番地のアクセスまでに生じなければａ′にアクセス
が達した時につぎの先頭番地が設定されていないので、
再びａからのシリアルアクセスを行うか、ある予め決め
られた番地から番地までをシリアルアクセスすることに
なる。

もうひとつの最終番地の与え方としては、ａ→ａ′のシ
リアルアクセス期間のヒドン転送時に、現在行っている
シリアルアクセスの最終番地であるａ′とつぎのシリア
ルアクセスの先頭番地すを設定する。この場合、もしも
ヒドン転送を行わないと、現在シリアルアクセス中のア
クセスの最終番地が設定されないので、このシリアルア
クセスが継続されてＳＡＭ２のレジスタを巡回的に、ヒ
ドン転送サイクルで最終番地が設定されるまで、アクセ
スし続ける。

第４図においては、最終番地は直接路えられず、先頭番
地から最終番地までの増加分△が、ヒドン転送サイクル
とは別に一律に設定される。ヒドン転送サイクルではつ
ぎのシリアルアクセスサイクルの先頭番地のみが設定さ
れる。すなわち、シリアルサイクルａ→（ａ＋Δ）の期
間のヒドンの転送時に、つぎのシリアルサイクルの先頭
番地すが設定され、最終番地ａ＋Δになると、行Ｒ１の
データがプリレジスタ２人からメインレジスタ２Ｂへ転
送されて、このデータのシリアルアクセスが番地すから
開始される。つぎに、シリアルサイクルｂ→（ｂ＋△）
の期間のヒドン転送時に、っぎのシリアルサイクルの先
頭番地Ｃが設定され、最終番地ｂ＋Δになると、行Ｒ２
（今の場合行Ｒ１に同じ）のデータがプリレジスタ２Ａ
からメインレジスタ２Ｂに転送されて、このデータのシ
リアルアクセスが番地Ｃから開始される。次にシリアル
サイクルＣ→（Ｃ＋Δ）の期間のヒドン転送時に次のシ
リアルサイクルの先頭番地ｄが設定され、最終番地Ｃ＋
△になると、行Ｒ３のデータがプリレジスタ２Ａからメ
インレジスタ２Ｂへ転送されて、このデータのシリアル
アクセスが番地ｄから開始される。この場合、現在のシ
リアルアクセス中のレジスタの最終番地は決まっている
ので、もしもヒドン転送が最終番地のアクセスまでに生
じなければ、ａ→（ａ＋Δ）のシリアルアクセスの場合
を例にとると、ａ＋△にアクセスが達した時につぎの先
頭番地が設定されていないので、再びａからのシリアル
アクセスを行うか、ある予め決められた番地から番地ま
でをシリアルアクセスすることになる。

以上述べてきた最終番地の設定方法において、ヒドン転
送サイクルによる最終番地の設定がなされなかった時の
シリアルアクセスの処理の方法は上記以外も可能である
。例えば、最終番地の設定方法に関係なく、シリアルア
クセスが継続されてＳＡＭ２のメインレジスタ２Ｂを巡
回的に、ヒドン転送サイクルで最終番地が設定されるま
で、アクセスし続けるようにもできる。

さて、このように転送動作を行うと画面のデータがどの
ように効率的に行なわれるようになるかをつぎに説明す
る。

第５図を参照してＲＡＭ１内のデータ構造と表示画面１
０でのビクセルの対応関係を説明する。

ＲＡＭ内で高速にアクセスできるカラム方向には、表示
画面１０のなるべく正方形に近いビクセル領域を対応さ
せたほうが画面１０の高速処理に適していることは前に
説明した通りである。そこで、第５図に示すように表示
画面１０の８ライン分のデータについて考えると、ＲＡ
ＭＩのある行のカラム方向の部分のデータは、表示画面
１０で８つのラインにまたがる矩形領域のビクセルデー
タに対応させる。また、表示画１１ｊｌｏに示すひとつ
のラインのピクセルデータである斜線部は、ＲＡＭＩの
矩形領域１の斜線部に対応させる。残りのＲＡＭと表示
画面１０の矩形領域の対応についても同様に関係づけて
行く。ここで、表示画面１０の表示の際のスキャンはラ
イン１．ライン２゜ライン３．・・・の順に行われる。

一方ＲＡＭ１からＳＡＭ２へのデータ転送はひとつの行
ずつ行われるので、まず領域１をＳＡＭ２でスキャンし
、つぎに領域２、つぎに領域３、・・・とシリアルアク
セスが可能であるようにヒドン転送を行う必要がある。

この際、ヒドン転送であるので従来の場合のようなタイ
ミングの制約が無い。

ＲＡＭＩと表示画面１０のデータの対応関係を第６図（
ａ）、（ｂ）に更に具体的に示す。第６図（ａ）　、（
ｂ）においては、表示画面１０はラインが１０２４個の
ビクセルで構成されているとし、４×４のタイルで画面
を構成するものとする。

ＲＡＭＩは５１２カラムから成り、これを第６図（ａ）
に示すようにａからｈまでの８つの領域に分割する。い
ま、各行をに、　Ｌ、　Ｍ、　Ｎ、・・・と呼び、例え
ば行にの領域ａのデータをＫａと表せば、ＫａからＫｈ
のデータは第６図（ｂ）に示すように画面１０において
斜線で示す矩形領域を構成する。そこでタイルを構成す
るビクセルはライン方向に２５６、縦方向に３２となり
、画面１０の正方形に近い領域をＲＡＭＩのカラム方向
の高速アクセス、例えばベージモードでアクセスできる
ようになり、画面１０の高速処理が行える。

次に、表示画面データのヒドン転送を用いた具体的なＲ
ＡＭＩからＳＡＭ２への転送方法とＳＡＭ２のシリアル
アクセス方法を第７図を衾照して説明する。第７図（ａ
）に示すＲＡＭＩの１から８の領域は、第６図（ａ）に
示す領域とほぼ同一であるが領域間にデータの空白領域
のあることを想定している。８ライン分の画面データは
カラム番地のａ〜６３、ｂ〜１２７、ｃ〜１９１、ｄ〜
２５５、ｅ〜３１つ、ｆ〜３８３、ｇ〜４４７、ｈ〜５
１１の行のＲＯ〜Ｒ３にあることになる。第７図（ｂ）
は下方に向って時間の増加を、横方向にはＳＡＭ２のカ
ラムアドレスを示し、さらに並んでプリレジスタ２Ｂ内
に入っているデータの行アドレスの時間変化とヒドン転
送サイクルのタイミングとＴＡＰアドレスを示している
。転送サイクルのところに示す記号ＮＲ。

ＨＲはそれぞれノーマルリード転送とヒドンリード転送
の略である。ノーマルリード転送とは外部信号ＤＴが“
Ｈ”のときのＳＣのサイクルでの従来のリアルタイムの
転送のことである。またヒドンリード転送での最終番地
の設定方法は、現在シリアルアクセスしているＳＡＭ２
の最終番地と、次にシリアルアクセスするＳＡＭ２のＴ
ＡＰアドレスを設定するものを考えている。

さて時間の流れに従って順に動作を説明して行く。まず
ＴＡＰアドレスがａであるノーマルリードを行ＲＯに行
い、プリレジスタ２人とメインレジスタ２Ｂに行ＲＯの
データを移して、番地ａからシリアルアクセスを始める
。つぎに６３番地までのシリアルアクセスの間に先頭番
地がａで最終番地が６３であるようなヒドンリードを行
Ｒ１に対して行う。この時点でプリレジスタの内容は行
Ｒ１のデータになる。アクセスが６３番地になると、プ
リレジスタ２Ａからメインレジスタ２Ｂへの転送が自動
的に行なわれると共に番地ａから切れ口なく行Ｒ１のデ
ータがシリアル出力される。

同様にして行Ｒ３までのデータ転送とシリアルアクセス
を行う。一方、表示画面１０のスキャン方向（ライン方
向）は第７図（ｂ）に示すように４つの領域に分割され
て、各々が一つの行に対応しているとしているので、こ
の段階でライン１のデータ転送が終わる。次にライン１
の最後のアドレス番地である６３番地までにシリアルア
クセスが達する間に、先頭番地がｂで最終番地が６３で
あるようなヒドンリードを行ＲＯに対して行う。この時
点でプリレジスタ２人の内容は行ＲＯのデータになる。

アクセスが６３番地になるとプリレジスタ２人からメイ
ンレジスタ２Ｂへの転送が自動的に行われると共に番地
すから切れ目なく行ＲＯのデータがシリアル出力される
。つぎに１２７２７番地のシリアルアクセスの間に先頭
番地がｂで最終番地が１２７であるようなヒドンリード
を行Ｒ１に対して行う。この時点でプリレジスタの内容
は行Ｒ１のデータになる。アクセスが１２７２７番地る
とプリレジスタからメインレジスタへの転送が自動的に
行われると共に番地すから切れ目なく行Ｒ１のデータが
シリアル出力される。同様にして行Ｒ３までのデータ転
送とシリアルアクセスを行う。ライン２のデータ転送と
シリアルアクセスが終了するとライン３以後、ＴＡＰア
ドレスの先頭番地と最終番地が第７図（ｂ）に示すよう
に変っていくだけで同様な動作を続ける。

以上説明したように本実施例によれば、シリアルアクセ
スメモリにプリレジスタとメインレジスタを設けて、ラ
ンダムアクセスメモリとプリレジスタの間でのみデータ
転送を行うヒドン転送を設定したので、従来のリアルタ
イム転送の場合のようなりリティカルタイミングを必要
とせずに転送動作を行うことができる上に、一連のシリ
アル出力の幅を指定する先頭番地と最終番地が設定可能
であるため、シリアルアクセスメモリを任意の長さに分
割して使うことができる。このため、どのような表示画
面サイズのシステムに対しても転送サイクルとＴＡＰア
ドレスをコントロールすることにより対応できる。この
時、高速なベージモードサイクルで画面処理の出来るビ
クセル領域は正方形に可及的に近くでき画面のどの方向
の画面修正も高速に行なうことができる。

〔発明の効果〕

本発明によれば、ランダムアクセスメモリからシリアル
アクセスメモリへのデータ転送を制約なしに行うことが
できるとともに、シリアルアクセスメモリから表示画面
に送出するデータの長さを任意に設定することが可能と
なり、バッファメモリシステムを変えることなしに各種
サイズの表示画面にも対応することができる。

【図面の簡単な説明】

第１図は本発明による画像メモリの実施例を示すブロッ
ク図、第２図は第１図に示す実施例の動作を説明するタ
イミングチャート、第３図は一連のシリアルサイクルの
先頭番地と最終番地を独立に設定した場合のデータ転送
を説明する説明図、第４図は一連のシリアルサイクルの
先頭番地と最終番地までの一定の増分を設定した場合の
データ転送を説明する説明図、第５図は表示画面の矩形
領域のデータを高速に処理する場合のＲＡＭデータと表
示画面のビクセルとの対応関係を示す概念図、第６図は
第５図に示す対応関係を具体的に説明する説明図、第７
図は第６図で説明した具体的な対応関係を用いた場合の
ＲＡＭデータの表示画面への転送方法を説明する説明図
、第８図は従来の画像メモリを説明する説明図、第９図
は従来のスプリット転送方式を説明する説明図、第１０
図はスプリット転送方式で出来るだけ正方形ピクセル領
域をページモードサイクルでアクセス可能な従来の転送
方法を説明する説明図、第１１図は４つのデバイスのＳ
ＡＭボートとスキャン方向のピクセルの対応を説明する
説明図、第１２図はスプリット転送方式で出来るだけで
正方形ピクセル領域をページモードサイクルでアクセス
可能な従来の転送方法を用いた場合の従来の画像メモリ
の問題点を説明する説明図である。 １・・・ＲＡＭ、２・・・ＳＡＭ、２Ａ・・・プリレジ
スタ、２Ｂ・・・メインレジスタ、４・・・データ転送
手段、５・・・指定手段。

Claims (1)

1. 【特許請求の範囲】 １、ランダムにアクセス可能なランダムアクセスメモリ
   と、巡回的にシリアルアクセスされるメインレジスタを
   有するシリアルアクセスメモリと、前記ランダムアクセ
   スメモリとシリアルアクセスメモリとの間のデータ転送
   を行うデータ転送手段とを備えている画像メモリにおい
   て、 シリアルアクセスの番地を指定する指定手段を設け、前
   記シリアルアクセスメモリは前記メインレジスタの他に
   プリレジスタを更に有し、前記データ転送手段は前記ラ
   ンダムアクセスメモリからシリアルアクセスメモリのメ
   インレジスタにデータを転送する場合に前記プリレジス
   タを介して行い、シリアルアクセスは前記指定手段によ
   って指定された番地に基づいて行うことを特徴とする画
   像メモリ。 ２、前記指定手段はシリアルアクセスの先頭番地及び最
   終番地を指定することを特徴とする請求項１記載の画像
   メモリ。 ３、前記指定手段はシリアルアクセスの先頭番地と、最
   終番地を設定する番地増加分とを指定することを特徴と
   する請求項１記載の画像メモリ。 ４、前記指定手段はシリアルアクセスの最終番地と次に
   シリアルアクセスされるレジスタデータの先頭番地とを
   指定することを特徴とする請求項１記載の画像メモリ。 ５、前記データ転送手段はデータ転送指令に基づいてシ
   リアルアクセスが前記指定手段によって指定された最終
   番地に達する前に前記ランダムアクセスメモリから前記
   プリレジスタにデータを転送し、シリアルアクセスが前
   記最終番地に達した直後に前記プリレジスタから前記メ
   インレジスタにデータを転送することを特徴とする請求
   項２乃至４のいずれかに記載の画像メモリ。