JPH01304490A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPH01304490A JPH01304490A JP63136398A JP13639888A JPH01304490A JP H01304490 A JPH01304490 A JP H01304490A JP 63136398 A JP63136398 A JP 63136398A JP 13639888 A JP13639888 A JP 13639888A JP H01304490 A JPH01304490 A JP H01304490A
- Authority
- JP
- Japan
- Prior art keywords
- image memory
- value
- start address
- address
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はパソコン、ワープロ等に使用される表示制御装
置に関するものである。
置に関するものである。
従来の技術
第３図は、従来の表示制御装置の構成を示す図である。
第３図において、１は画像メモリの表示開始アドレスを
記憶する表示開始アドレスレジスタ、２は画面のフィー
ルド単位の制御を行う垂直制御レジスタ、３は画面のラ
イン単位の制御を行う水平制御部、４は画像メモリアド
レスをカウントアツプするメモリアドレスカウンタ、５
は表示装置開始アドレスレジスタ１に記憶された表示開
始アドレスとメモリアドレスカウンタ４がら出力される
メモリアドレスのいずれかを選択するセレクタ、６はセ
レクタ５の出力をラッチするラッチ部である。
記憶する表示開始アドレスレジスタ、２は画面のフィー
ルド単位の制御を行う垂直制御レジスタ、３は画面のラ
イン単位の制御を行う水平制御部、４は画像メモリアド
レスをカウントアツプするメモリアドレスカウンタ、５
は表示装置開始アドレスレジスタ１に記憶された表示開
始アドレスとメモリアドレスカウンタ４がら出力される
メモリアドレスのいずれかを選択するセレクタ、６はセ
レクタ５の出力をラッチするラッチ部である。
この表示制御装置について、その動作を説明する。まず
、表示開始アドレスよりメモリアドレスカウンタ４はク
ロック（ＣＬＫ）７に従って順にカウントアツプし、水
平方向の表示領域の最終アドレスはセレクタ５によって
選択され、水平制御部３から出力される第１信号（ＨＣ
ＮＴ−１）３１によってラッチ部６にラッチされ、その
ラッチされたデータは次行の先頭アドレスとなり、水平
制御部３から出力される第１信号（ＨＣＮＴ−２）３２
によってメモリカウンタにロードされ、次ラインが開始
される。以降順にフィールドの最終ラインの１ライン前
のラインまで上記の動作を繰り返す。フィールドの最終
ラインでは垂直制御部２から出力される信号（ＶＣＮＴ
）２１がアクティブになり、セレクタ５は表示開始アド
レスレジスタの値を選択し、水平制御部３から出力され
る第１信号（ＨＣＮＴ−１）３１によってラッチ部６に
ラッチされ、そのラッチされたデータが次フィールドの
開始アドレスとなり、水平制御部３から出力される第２
信号（ＨＣＮＴ−２）３２によってメモリカウンタにロ
ードされ、次フィールドが開始される。
、表示開始アドレスよりメモリアドレスカウンタ４はク
ロック（ＣＬＫ）７に従って順にカウントアツプし、水
平方向の表示領域の最終アドレスはセレクタ５によって
選択され、水平制御部３から出力される第１信号（ＨＣ
ＮＴ−１）３１によってラッチ部６にラッチされ、その
ラッチされたデータは次行の先頭アドレスとなり、水平
制御部３から出力される第１信号（ＨＣＮＴ−２）３２
によってメモリカウンタにロードされ、次ラインが開始
される。以降順にフィールドの最終ラインの１ライン前
のラインまで上記の動作を繰り返す。フィールドの最終
ラインでは垂直制御部２から出力される信号（ＶＣＮＴ
）２１がアクティブになり、セレクタ５は表示開始アド
レスレジスタの値を選択し、水平制御部３から出力され
る第１信号（ＨＣＮＴ−１）３１によってラッチ部６に
ラッチされ、そのラッチされたデータが次フィールドの
開始アドレスとなり、水平制御部３から出力される第２
信号（ＨＣＮＴ−２）３２によってメモリカウンタにロ
ードされ、次フィールドが開始される。
発明が解決しようとする課題
上記のような従来の表示Ｍｌ ｍ装置を用いて、垂直方
向のスクロールを行う方式としては、第４図に示すよう
に、表示領域より大きな画像メモリ領域に表示データを
書き込んでおき、第４図の（ａ）。
向のスクロールを行う方式としては、第４図に示すよう
に、表示領域より大きな画像メモリ領域に表示データを
書き込んでおき、第４図の（ａ）。
（ｂ） 、 （Ｃ） 、ω）のように、順に、スタート
アドレスを増やして垂直方向のスクロールを実現する方
式や、画像メモリの最上位ラインから順に一段下のライ
ンを上に複写し、垂直方向のスクロールを実現する方式
がある。しかし、上記のような方式では大きな画像メモ
リ領域を必要としたり、表示制御装置の外部の処理装置
またはソフトウェアの負担を太き（するという問題があ
った。
アドレスを増やして垂直方向のスクロールを実現する方
式や、画像メモリの最上位ラインから順に一段下のライ
ンを上に複写し、垂直方向のスクロールを実現する方式
がある。しかし、上記のような方式では大きな画像メモ
リ領域を必要としたり、表示制御装置の外部の処理装置
またはソフトウェアの負担を太き（するという問題があ
った。
本発明は上記従来の問題を解決するもので、大きな画像
メモリ領域を必要とせずかつ表示制御装置の外部の装置
またはソフトウェアに負担をかけずに垂直方向のスクロ
ールを実現することを目的とする。
メモリ領域を必要とせずかつ表示制御装置の外部の装置
またはソフトウェアに負担をかけずに垂直方向のスクロ
ールを実現することを目的とする。
課題を解決するための手段
この目的を解決するために、本発明の表示制御装置は、
画像メモリアドレスをカウントするメモリアドレスカウ
ンタと、表示画面の開始アドレスを記憶する表示開始ア
ドレスレジスタと、画像メモリ領域の先頭アドレスを記
憶する画像メモリ先頭アドレスレジスタと、同画像メモ
リ領域の最終アドレスを記憶する画像メモリ最終アドレ
スレジスタと、上記画像メモリ最終アドレスレジスタの
値と上記メモリアドレスカウンタの値とを比較して一致
信号を出力する比較器と、上記表示開始アドレスレジス
タの値と上記画像メモリアドレスレジスタの値と上記メ
モリアドレスカウンタの値とのいずれかを選択するセレ
クタと、上記セレクタの値を記憶するラッチ部とによっ
て構成される。
画像メモリアドレスをカウントするメモリアドレスカウ
ンタと、表示画面の開始アドレスを記憶する表示開始ア
ドレスレジスタと、画像メモリ領域の先頭アドレスを記
憶する画像メモリ先頭アドレスレジスタと、同画像メモ
リ領域の最終アドレスを記憶する画像メモリ最終アドレ
スレジスタと、上記画像メモリ最終アドレスレジスタの
値と上記メモリアドレスカウンタの値とを比較して一致
信号を出力する比較器と、上記表示開始アドレスレジス
タの値と上記画像メモリアドレスレジスタの値と上記メ
モリアドレスカウンタの値とのいずれかを選択するセレ
クタと、上記セレクタの値を記憶するラッチ部とによっ
て構成される。
作用
この構成によって、画像メモリ領域の先頭アドレスと最
終アドレスとを指定し、表示開始アドレスを順に増加さ
せることにより、最小画像メモリ領域で、表示制御装置
の外部の処理装置またはソフトウェアに負担をかけずに
、垂直スクロールをすることができる。
終アドレスとを指定し、表示開始アドレスを順に増加さ
せることにより、最小画像メモリ領域で、表示制御装置
の外部の処理装置またはソフトウェアに負担をかけずに
、垂直スクロールをすることができる。
実施例
以下に、本発明の実施例について、図面を参照しながら
説明する。第１図は本発明の表示制御装置を示す構成図
である。１は画像メモリの表示開始アドレスを記憶する
表示装置開始アドレスレジスタ、２は画面のフィールド
単位の制御を行う垂直制御レジスタ、３は画面のライン
単位の制御を行う水平制御部、４は画像メモリアドレス
をカウントアツプするメモリアドレスカウンタ、８は画
像メモリ領域の先頭アドレスを記憶する画像メモリ先頭
アドレスレジスタ、９は表示開始アドレスレジスタ１の
値と画像メモリ先頭アドレスレジスタ８の値とメモリア
ドレスカウンタ４の値から出力されるメモリアドレスの
値とのいずれかを選択するセレクタ、６はセレクタ９の
出力をラッチするラッチ部、１０は画像メモリ領域の最
終アドレスを記憶する画像メモリ最終アドレスレジスタ
、１１は画像メモリ最終アドレスレジスタの値とメモリ
アドレスカウンタ４から出力されるメモリアドレス値と
を比較して一致信号を出力する比較器である。
説明する。第１図は本発明の表示制御装置を示す構成図
である。１は画像メモリの表示開始アドレスを記憶する
表示装置開始アドレスレジスタ、２は画面のフィールド
単位の制御を行う垂直制御レジスタ、３は画面のライン
単位の制御を行う水平制御部、４は画像メモリアドレス
をカウントアツプするメモリアドレスカウンタ、８は画
像メモリ領域の先頭アドレスを記憶する画像メモリ先頭
アドレスレジスタ、９は表示開始アドレスレジスタ１の
値と画像メモリ先頭アドレスレジスタ８の値とメモリア
ドレスカウンタ４の値から出力されるメモリアドレスの
値とのいずれかを選択するセレクタ、６はセレクタ９の
出力をラッチするラッチ部、１０は画像メモリ領域の最
終アドレスを記憶する画像メモリ最終アドレスレジスタ
、１１は画像メモリ最終アドレスレジスタの値とメモリ
アドレスカウンタ４から出力されるメモリアドレス値と
を比較して一致信号を出力する比較器である。
この実施例表示制御装置についてその動作を説明する。
上記の従来例と同様に、まず、表示開始アドレスよりメ
モリアドレスカウンタ１はクロック（ＣＬＫ）７に従っ
て順にカウントアツプし、水平方向の表示領域の最終ア
ドレスデータは垂直制御部２から出力される信号（ＶＣ
ＮＴ）２１に従ってセレクタ９によって選択され、水平
制御部３から出力される第１信号（ＨＣＮＴ）３１によ
ってラッチ部６にラッチされ、そのラッチされたデータ
は次行の先頭アドレスとなり、水平制御部３から出力さ
れる第２信号（ＨＣＮＴ）３２によって、メモリアドレ
スカウンタ４にロードされ、次ラインが開始される。フ
ィールドが終了するときのメモリアドレスの値が画像メ
モリ最終アドレスレジスタの値より小さい場合は、従来
例と同様にして、フィールドの最終ラインでは垂直制御
部２から出力される信号（ＶＣＮＴ）２１がアクティブ
になりセレクタ９は表示開始アドレスを選択し、その選
択された表示開始アドレスの値は水平制御部３から出力
される第１信号（ＨＣＮＴ）３１によってラッチ部６に
ラッチされ、そのデータを次フィールドの開始アドレス
とする。一方、フィールドの途中でメモリアドレスの値
が画像メモリ最終アドレスレジスタの値と一致する場合
は比較器１１から出力される信号（ＭＥＮＤ）１１１に
よってセレクタ９は画像メモリ先頭アドレスレジスタを
選択し、その選択された画像メモリ先頭アドレスレジス
タの値は水平制御部３から出力される第１信号（ＨＣＮ
Ｔ）３１によってラッチ部６にラッチされ、そのラッチ
されたデータが次ラインの開始アドレスなり、水平制御
部３から出力される第２信号（ＨＣＮＴ）３２によって
メモリアドレスカウンタ４にロードされ次ラインが開始
される。次にフィールドが終了すると、上記の従来例と
同様に表示メモリ開始アドレスレジスタの値がメモリア
ドレスカウンタ４にロードされ、表示メモリ開始アドレ
スレジスタの値より次フィールドが開始される。
モリアドレスカウンタ１はクロック（ＣＬＫ）７に従っ
て順にカウントアツプし、水平方向の表示領域の最終ア
ドレスデータは垂直制御部２から出力される信号（ＶＣ
ＮＴ）２１に従ってセレクタ９によって選択され、水平
制御部３から出力される第１信号（ＨＣＮＴ）３１によ
ってラッチ部６にラッチされ、そのラッチされたデータ
は次行の先頭アドレスとなり、水平制御部３から出力さ
れる第２信号（ＨＣＮＴ）３２によって、メモリアドレ
スカウンタ４にロードされ、次ラインが開始される。フ
ィールドが終了するときのメモリアドレスの値が画像メ
モリ最終アドレスレジスタの値より小さい場合は、従来
例と同様にして、フィールドの最終ラインでは垂直制御
部２から出力される信号（ＶＣＮＴ）２１がアクティブ
になりセレクタ９は表示開始アドレスを選択し、その選
択された表示開始アドレスの値は水平制御部３から出力
される第１信号（ＨＣＮＴ）３１によってラッチ部６に
ラッチされ、そのデータを次フィールドの開始アドレス
とする。一方、フィールドの途中でメモリアドレスの値
が画像メモリ最終アドレスレジスタの値と一致する場合
は比較器１１から出力される信号（ＭＥＮＤ）１１１に
よってセレクタ９は画像メモリ先頭アドレスレジスタを
選択し、その選択された画像メモリ先頭アドレスレジス
タの値は水平制御部３から出力される第１信号（ＨＣＮ
Ｔ）３１によってラッチ部６にラッチされ、そのラッチ
されたデータが次ラインの開始アドレスなり、水平制御
部３から出力される第２信号（ＨＣＮＴ）３２によって
メモリアドレスカウンタ４にロードされ次ラインが開始
される。次にフィールドが終了すると、上記の従来例と
同様に表示メモリ開始アドレスレジスタの値がメモリア
ドレスカウンタ４にロードされ、表示メモリ開始アドレ
スレジスタの値より次フィールドが開始される。
以上の動作により、あらかじめ画像メモリ先頭アドレス
と画像メモリ最終アドレスとを設定しておけば第２図に
示すように新しく表示されるラインを外部から画像メモ
リに書き込み、その後表示開始アドレスの値を順に増加
することにより垂直 ・スクロールを容易に行うことが
できる。
と画像メモリ最終アドレスとを設定しておけば第２図に
示すように新しく表示されるラインを外部から画像メモ
リに書き込み、その後表示開始アドレスの値を順に増加
することにより垂直 ・スクロールを容易に行うことが
できる。
発明の効果
以上のように、本発明によれば、画像メモリアドレスを
カウントするメモリアドレスカウンタと、表示画面の開
始アドレスを記憶する表示開始アドレスレジスタと、画
像メモリ領域の先頭アドレスを記憶する画像メモリ開始
アドレスレジスタと、同画像メモリ領域の最終アドレス
を記憶する画像メモリ最終アドレスレジスタと、上記画
像メモリ最終アドレスレジスタの値と上記メモリアドレ
スカウンタの値とを比較して一致信号を出力する比較器
と、上記表示開始アドレスレジスタの値と上記画像メモ
リアドレスレジスタの値とのいずれかを選択するセレク
タを設けることにより、画像メモリ領域の先頭アドレス
と最終アドレスとを指定し、表示開始アドレスを順に増
加させることで、最小画像メモリ容量で、外部装置また
はソフトウェアに負担をかけずに、垂直スクロールを行
なうことができる。
カウントするメモリアドレスカウンタと、表示画面の開
始アドレスを記憶する表示開始アドレスレジスタと、画
像メモリ領域の先頭アドレスを記憶する画像メモリ開始
アドレスレジスタと、同画像メモリ領域の最終アドレス
を記憶する画像メモリ最終アドレスレジスタと、上記画
像メモリ最終アドレスレジスタの値と上記メモリアドレ
スカウンタの値とを比較して一致信号を出力する比較器
と、上記表示開始アドレスレジスタの値と上記画像メモ
リアドレスレジスタの値とのいずれかを選択するセレク
タを設けることにより、画像メモリ領域の先頭アドレス
と最終アドレスとを指定し、表示開始アドレスを順に増
加させることで、最小画像メモリ容量で、外部装置また
はソフトウェアに負担をかけずに、垂直スクロールを行
なうことができる。
第１図は本発明の実施例表示制御装置を示す構成図、第
２図は同実施例表示制御装置により垂直スクロールを行
ったときの画像メモリの状態を示す流れ図、第３図は従
来例の表示制御装置を示す構成図、第４図は同従来例の
表示制御装置により垂直スクロールを行ったときの画像
メモリの状態を示す流れ図である。 １・・・・・・表示開始アドレスレジスタ、２・・・・
・・垂直制御部、３・・・・・・水平制御部、４・旧・
・メモリアドレスカウンタ、５・・・・・・セレクタ、
６・・・・・・ラッチ部、７・・・・・・クロック、８
・旧・・画像メモリ先頭アドレスレジスタ、９・・・・
・・セレクタ、１ｏ・・・・・・画像メモリ最終アドレ
スレジスタ、１１・・・・・・比較器。
２図は同実施例表示制御装置により垂直スクロールを行
ったときの画像メモリの状態を示す流れ図、第３図は従
来例の表示制御装置を示す構成図、第４図は同従来例の
表示制御装置により垂直スクロールを行ったときの画像
メモリの状態を示す流れ図である。 １・・・・・・表示開始アドレスレジスタ、２・・・・
・・垂直制御部、３・・・・・・水平制御部、４・旧・
・メモリアドレスカウンタ、５・・・・・・セレクタ、
６・・・・・・ラッチ部、７・・・・・・クロック、８
・旧・・画像メモリ先頭アドレスレジスタ、９・・・・
・・セレクタ、１ｏ・・・・・・画像メモリ最終アドレ
スレジスタ、１１・・・・・・比較器。
Claims (1)
- 画像メモリアドレスをカウントするメモリアドレスカウ
ンタと、表示画面の開始アドレスを記憶する表示開始ア
ドレスレジスタと、画像メモリ領域の先頭アドレスを記
憶する画像メモリ先頭アドレスレジスタと同画像メモリ
領域の最終アドレスを記憶する画像メモリ最終アドレス
レジスタと、上記画像メモリ最終アドレスレジスタの値
と上記メモリアドレスカウンタの値とを比較して一致信
号を出力する比較器と、上記表示開始アドレスレジスタ
の値と上記画像メモリアドレスレジスタの値と上記メモ
リアドレスカウンタの値とのいずれかを選択するセレク
タと、上記セレクタの値を記憶するラッチ部と、フィー
ルド単位の制御を行う垂直制御部と、ライン単位の制御
を行う水平制御部とを備えた表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63136398A JPH01304490A (ja) | 1988-06-02 | 1988-06-02 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63136398A JPH01304490A (ja) | 1988-06-02 | 1988-06-02 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01304490A true JPH01304490A (ja) | 1989-12-08 |
Family
ID=15174231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63136398A Pending JPH01304490A (ja) | 1988-06-02 | 1988-06-02 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01304490A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0651749A (ja) * | 1992-07-30 | 1994-02-25 | Rhythm Watch Co Ltd | 画像表示方式 |
-
1988
- 1988-06-02 JP JP63136398A patent/JPH01304490A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0651749A (ja) * | 1992-07-30 | 1994-02-25 | Rhythm Watch Co Ltd | 画像表示方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01201785A (ja) | グラフィックシステム | |
| JPH01304490A (ja) | 表示制御装置 | |
| JPS6019538B2 (ja) | プログラム書込み方式 | |
| JPH02310592A (ja) | 画面スクロール制御方式 | |
| JP2561308B2 (ja) | データのスタック装置 | |
| JP3160895B2 (ja) | 表示メモリ制御装置 | |
| JPS5835592A (ja) | 表示画面分割装置 | |
| JPH04298882A (ja) | デュアルポートメモリ | |
| JPS63206872A (ja) | 画像記憶装置 | |
| JP3317819B2 (ja) | シングルポートｒａｍの２ポートアクセスの制御方式 | |
| JPH03217897A (ja) | Ｃｒｔ表示用回路 | |
| JPS6373292A (ja) | 文字表示装置 | |
| JPH04171588A (ja) | 画像メモリ書き込み装置 | |
| JPS61193190A (ja) | 表示制御装置 | |
| JPH0822411A (ja) | 画像メモリ初期化装置 | |
| JPH03185494A (ja) | ウィンドウ表示制御装置 | |
| JPH02257282A (ja) | 作表処理装置 | |
| JPH04232689A (ja) | Ｄｒａｍのリフレッシュ制御装置 | |
| JPH04315269A (ja) | 半導体記憶装置 | |
| JPH03188545A (ja) | 画像メモリ制御装置 | |
| JPH02105242A (ja) | メモリクリア回路 | |
| JPS59152487A (ja) | デイスプレイ装置 | |
| JPS60177391A (ja) | Ｃｒｔ表示用大規模集積回路 | |
| JPS59219784A (ja) | 大仮想画面の表示制御装置 | |
| JPS60178484A (ja) | 表示装置 |