JPS60178484A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は複数の画面メモリを有する表示装置に関するも
のである。

［従来技術］ 従来のＣＲＴ等を用いた表示装置の表示メモリは１画面
分のメモリ容量しか保持していないため、計算機システ
ムでこれら表示装置を使用する処理において、実行中の
処理を中断し、他の処理にて表示内容を変更し、その後
再び前の処理に復元させる場合には中央処理装置側のプ
ログラムにおいて処理毎に最終の表示画面と同一の内容
を保持しその情報を再び表示装置に送らなければならな
かった。このため中央処理装置側のプログラムの作成負
荷や実行時の中央処理装置の負荷は大きいものであった
。

［目的〕 本発明は上述の従来技術の問題点に鑑みなされたもので
、複数の表示画面メモリを備え、任意の表示画面メモリ
に対して容易に書き込み及び表示を可能とした表示装置
を提供することを目的とする。

Ｅ実施例コ 以下図面を参照して本発明の一実施例の表示装置を詳細
に説明する。

第１図は本発明の一実施例のＣＲＴ表示装置のブロック
図であり、図中１は８ビツトのデータバッファであり、
計算機等のホスト側よりのデータを受け取る。２はデー
タ制御回路、３は１６ビツトのカーソルレジスタ、４は
画面選択レジスタ、５は画面制御回路、６は画面メモリ
で、６−１゜６−２．６−３．６−４は各々ＣＲＴ表示
器９の１画面分の記憶容量を保持している。本実施例で
は画面メモリ１〜４の４画面分のメモリを保持している
。７はキャラクタジェネレータ、８はＣＲＴの表示回路
、９はＣＲＴ表示器、１０は外部制御回路であり、ホス
ト側ヘデータバッファｌへのデータのセットの可／不可
の状態を制御する。また２０は電子計算機等よりなるホ
ストである。

次に第２図の制御フローチャートを参照して本実施例の
画面メモリへの格納制御を説明する。

まずステップＳ１で外部制御回路１ｏはデータバッファ
１が空である時にはホスｈ２０側にデータバラ２アレデ
イ信号を出力し、ステップｓ２でホスト２０よりデータ
バッファ１にデータがセットされたか否か監視する。そ
してデータバッファ１にデータがセットされるとステッ
プｓ３に進み、ホスト２０にデータバッファビジィ信号
を出力し、ステップＳ４でデータ制御回路２を起動する
。

データ制御回路２は外部制御回路１０よりの起動を受け
ると、データバッファｌのデータを調べる。まず、ステ
ップＳ５にて受信データが＃７０″か、即ち１６進数の
“７０″か否か調べ“′＃７０′′であればステップＳ
６でレジスタ０フラグをセラｌ−Ｌ、レジスタｌフラグ
、レジスタ２フラグをリセットしてステップＳ１に戻る
。ステップＳ５で’　＃　７０　”でなければステップ
Ｓ７に進み、“”＃７１”か否か調べる。＃７１°°で
あればステップＳ８でレジスタ１フラグをセットし、レ
ジスタ０フラグ、レジスタ０フラグをリセットし、ステ
ップＳ１に戻る。ステップＳ７で“＃７１パでなければ
ステップＳ９に進み＃７２″゛か否か調べる。“＃７２
”であればステップＳＬＯに進み、レジスタ２フラグを
セットし、レジスタ０フラグ、レジスタエフラグをリセ
ットしてステップＳ１に戻る。

ステップＳ９でデータが”　＃　７２　”でない時には
ステップ３１１に進み、レジスタ０フラグがセットされ
ているか否か調べ、セットされていればステップ３１２
に進み、データバッファｌの値を画面選択レジスタ４に
セットし、続いてステップＳ１３で画面制御回路５に画
面選択レジスタ４の値の変更を報知する。これにより画
面制御回路５ではステップＳ１４に示す如く画面選択レ
ジスタ４の値が変更された旨をＣＲ７表示回路８に出力
する。ＣＲ７表示回路８ではＣＲＴ表示器への表示を画
面選択レジスタ４で選択きれた画面メモリの最初よりの
読み出し表示を行なう。そしてデータ制御回路２はステ
ップＳ１５でレジスタＯフラグをリセットしてステップ
ｓ１に戻る。

この様にして“＃　７０　”に引き続いて送られてきた
データが画面選択レジスタ４に格納される。

本実施例では画面制御回路５は画面選択レジスタ４の値
が“０′′の時は画面メモリ１　（６−１）、“１′″
の時は画面メモリｊ（６−２）、”　２　”の時は画面
メモリ３　（６−３）、ＩＩ　３　ＩＩの時には画面メ
モリ４　（６−４）を選択する。

ステップＳｌｌでレジスタ０フラグがセットされていな
い時にはステップ５１６に進み、レジスタｌフラグがセ
ット８れているが否が調べ、セットされていればステッ
プＳ１７でデータバッファ１の値をカーソルレジスタ３
′の下位８ビツトにセットし、続いてステップ３１８で
レジスタ１フラグをリセットしてステップｓｌに戻る。

この様にして“＃　７１　”に引き続いて送られてきた
データはカーソルレジスタ３の下位８ビツトに格納され
る。

ステップＳ１６でレジスタ１フラグがセットされていな
ければステップＳ１９に進みレジスタ２フラグがセット
されているか否が調べ、セットされていればステップＳ
２０に進み、データバッファｌのデータをカーソルレジ
スタ３の上位８ビツトにセットする。そしてステップＳ
２１でレジスタ２フラグをリセットしてステップｓ１に
戻る。

この様にして“’　＃　７２　”に引き続いて送られて
きたデータはカーソルレジスタ３の上位８ビツトに格納
される。

以上の説明ではステップＳ５　、Ｓ７　、Ｓ９の判定後
にステップＳｌｌ以下を実行したが、ステップＳＬｌ、
１６．１９をスフ−ツブＳ５　、　Ｓ７　、　Ｓ９の前
に実行してもよい。この場合にはカーソルレジスタ３へ
の格納データが“＃７０〜＃７２°”になった場合にも
確実に所望のデータがカーソルレジスタ３に格納される
。

ステップＳＬ９でレジスタ２フラグがセットされていな
ければデータバッファ１のデータは画面メモリへの格納
データを意味し、ステップＳ２２でデータ制御回路２は
画面制御回路５にデータバッファｌよりデータを取り込
む信号を出力し、この信号を受けて画面制御回路５はス
テップＳ２３でＣＲ１表示回路８のデータ要求の信号の
合い間に、画面選択レジスタ４、カーソルレジスタ３の
内容によりデータバッファトロ内容を画面メモリ６に書
き込む。そしてステップＳ２４でカーソルレジスタ３の
値を＋１し、ステップＳ２５で外部制御回路１０に処理
の終了を出力しステップＳｌに戻る。

画面制御回路５はＣＲ１表示回路８からのＣＲＴの表示
データ要求信号により、画面選択レジスタ４で指定され
た画面メモリのＣＲ１表示回路８より出力されるＣＲＴ
表示アドレスで指定された内容の表示データ（文字コー
ドを読み出し、ＣＲ１表示回路８に出力される。

一方ＣＲＴ表示器９への表示は、ＣＲ１表示回路８の制
御で行なわれる。このＣＲ１表示回路８は画面制御回路
５より順次表示データ（文字コード）を受け取り、この
表示データ（文字コート）に対応した表示パターンをキ
ャラクタジェネレータ７により生成してＣＲＴ表示器９
に表示されるものであるが、この構造、動作は周知であ
るので説明を省略する。

本実施例で画面選択レジスタはＯ〜３の４種類に制限し
た説明であったが、６の画面メモリを増やす事により容
易に上限を大きくする事ができる。また以上の説明では
表示装置としてＣＲＴを例に説明したが、ＣＲＴ以外の
面表示を行なうものであればプラズマディスプレイ、Ｌ
ＥＤ集合、エレクトロルミネセンス等でも全く同様であ
る。

［効果］ 以上説明した様に本発明によれば、複数の画面記憶手段
のうちの１つを選択するだけで画面表示内容が変更でき
、処理の中断の場合など速やかに前の表示に戻ることが
でき、中央処理装置のプログラムの負荷が軽減し、表示
・情報の再送時間がなくなる非常に効率のよい表示装置
を提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例のＣＲＴ表示装置のブロック
図、 第２図は本実施例の制御フローチャートである。 図中、１・・・データバッファ、２・・・データ制御回
路、３・・・カーソルレジスタ、４・・・画面選択レジ
スタ、５・・・画面制御回路、６・・・画面メモリ、６
−１・・・画面メモリｌ、６−２・・・画面メモリ２．
６−３・・・画面メモリ３．６−４・・・画面メモリ４
．７・・・キャラクタジェネレータ、８・・・ＣＲＴ表
示回路、９・・・ＣＲＴ表示器、１０・・・外部制御回
路、２０・・・ホストである。

Claims (1)

【特許請求の範囲】
1. 各々表示画面１画面分の記憶容量を有する少なくとも２
   つの記憶手段と、該記憶手段のうちの１つを指定し選択
   する選択手段と、該選択手段にて選択された前記記憶手
   段の記憶情報を表示する表示手段と、前記選択手段にて
   選択された前記記憶手段に表示情報を書き込み可能な書
   き込み手段とを備えたことを特徴とする表示装置。