JPS5952432B2 - 表示制御方式 - Google Patents

表示制御方式

Info

Publication number
JPS5952432B2
JPS5952432B2 JP18821680A JP18821680A JPS5952432B2 JP S5952432 B2 JPS5952432 B2 JP S5952432B2 JP 18821680 A JP18821680 A JP 18821680A JP 18821680 A JP18821680 A JP 18821680A JP S5952432 B2 JPS5952432 B2 JP S5952432B2
Authority
JP
Japan
Prior art keywords
address
screen
memory
characters
screen memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18821680A
Other languages
English (en)
Other versions
JPS57111584A (en
Inventor
剛 上村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18821680A priority Critical patent/JPS5952432B2/ja
Publication of JPS57111584A publication Critical patent/JPS57111584A/ja
Publication of JPS5952432B2 publication Critical patent/JPS5952432B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は画面メモリ中に任意に割付けられたアドレス領
域の内容を表示しスクロールを行なう場合、表示文字数
と同等程度文字数を格納する画面メモリでも支障なくス
クロールできる表示制御方式に関するものである。
従来、陰極線管(CRT)等の表示装置の機能の一つと
して、画面メモリ中の任意に割付けられたアドレス領域
を行単位に上下に移行するスクロールアップ/ダウンが
ある。
このスクロール機能を行なう一手段として、画面メモリ
またはリフレッシュメモリの内容を書換えることが考え
られるが、この作業は制御回路系の大きな負担となる。
第1図に示すように、画面メモ1月中のCRT画面4の
1画面分に対応する行単位のアドレス領域3に対し、ス
クロールアップ/ダウンする場合には、行単位のアドレ
ス値の増減領域3、、30・を設けることによりアップ
/ダウンが可能となる。この場合、画面メモリ1が大き
いならば多数行のスクロールもこの方法で容易にできる
が、画面メモ1月が小さい場合には、たとえば1画面分
しかないような場合にこの方法を適用すると1行スクロ
ールを行なうとメモリアドレスはメモリ領域外を指示し
てしまう。本発明の目的は1画面分の文字数と同等程度
の文字数を格納する画面メモリでも支障なくスクロール
できる表示制御方式を提供することである。
l 前記目的を達成するため、本発明の表示制御方式は
所定の文字数分のパターンを表示しうる表示領域をもつ
表示装置と、該文字数分の表示データを格納しうる画面
メモリとを有し、該画面メモリ中の任意のスタートアド
レスから該表示領域に対、応する格納領域の内容を表示
する表示制御方式において、前記画面メモリの読出しス
タートアドレスに対し所定値を加算する加算器を具え、
前記画面メモリとして割付けられたアドレス領域以外の
アドレスを該画面メモリに割付けられたアドレスフ領域
内の対応するアドレスに変換することを特徴とするもの
である。以下本発明を実施例につき詳述する。
本発明では画面メモリのたとえば行単位のメモリアドレ
スをドラム形式すなわちリング状の構成5としてアクセ
ス可能としたものである。
その結果、表示画面が画面メモリの任意領域に割付けら
れてもメモリ領域外にアクセスすることなしにスクロー
ルを行なうことができる。
一般にCRT表示において、一行の表示文字数は64字
または80字が用いられるので、64字/行×32行、
80字/行×24行の両モードについて考える。
いま、画面メモリは(0000)16〜(07FF)1
6までの2048バイトに位置付けされているものとす
る。
両モードのそれぞれの行の最初の表示文字の,格納アド
レスは16進表示で第1表に示すようになる。すなわち
、64字/行モードの場合、33行目、80字/行モー
ドの場合25行目を表示しようとすると、画面メモリ領
域外にアクセスしてしまう。
ここで64字/行×32行:2048バイトモード、お
よび80字/行×24行=1920バイトモード共全メ
モリをアクセスするのにアドレスの下位10ビツトに着
目し上位6ビツトを無視すると、前記の行で最初の行と
等しいか、桁上げで等しくすることができ.る。64字
/行×32行モードの場合、画面メモリは自動的にドラ
ム構成となる。
80字/行×24行モードの場合25行目の先頭アドレ
ス(0780)16を桁上げすれば(4)000)16
となり、ドラム構成となる。
80字/行モードの場合、第2表(1)に示すA7〜A
lOを同表(2)の対応するアドレスA7〜AlOに変
換すればよい。
従つて、画面メモリ上の任意のアドレス領域に表示画面
が割付けられていても、このドラム構成を利用し変換さ
れたアドレスにつき表示画面のメモリのスタートアドレ
スを加算または減算を行なうことにより書換えて支障な
くスクロールを行なうことができる。
第2図a−cは本発明の原理説明図である。
同図aは第1図と同様に画面メモ1川の一部が表示画面
メモリ領域3に割当てられる。このような構成でたとえ
ばAの位置に表示画面領域A″が′割当てられていると
、それ以上のスクロールアツプを行なうと従来はメモリ
領域外をアクセスしてしまう。
これに対し、本発明では前述の第2表(1)を同表(2
)に変換するため同図bに示す加算器5を用い、加算器
5は80字/行モードの時のみ動作し、64字/行モー
ドの時はA7〜AlOは加算されず加算器5内を通過さ
せるだけとする。
このようにすれば画面メモリは同図Cに示すようにドラ
ム構成10となりエンドレスにいくらでもスクロールア
ツプ/ダウンを行なうことがで・きる。すなわち、同図
aに示すように行アドレスが000〜999とすれば9
99の次のアドレスを000に一致させることによりド
ラム状メモリが構成される。従つて、表示画面のスター
トアドレスがどこから始つても変換点に達したとき前述
の加算器5による変換を行なえばよいし、スタロールに
よつて達した場合も同様である。
第3図は第2図の原理に従う本発明の実施例の構成を示
す説明図である。
同図において、情報処理装置のたとえばマイクロプロセ
ツサ11から表示情報がデータバス12とアドレスバス
13を通して送出され、書込みまたは読出しの命令デー
タはアドレスがアドレスデコーダ14で選択されコマン
ドデコーダ15より画面メモl川9に与えられる。
書込みの場合は、書込みアドレスレジスタ17により同
様にアドレスデコーダ14で選択され、書込みデータレ
ジスタ16の内容が画面メモ1川9に書込まれるが、書
込みアドレスレジスタ17のアドレスは前述のドラム構
成とするためn値設定板20の内容がモードに応じ加算
器18で加算されたアドレスに対、してアクセスされる
。読出しの場合は、マイクロプロセツサ11から表示画
面のスタートアドレスがアドレスデコーダ14で選択さ
れてスタートアドレスレジスタ21に一時格納され、こ
れに前述の画面メモリをドラム構造に変換するためのn
値設定板20の内容がモードに応じ加算器22で加算さ
れてAND回路23に入力され、一方クロツク発生器3
0からのクロツクで功ウントされる表示1画面文字数カ
ウンタ24に同期してAND回路23の出力で゛読出し
アドレスカウンタ25がセツトされ、1文字ず,つカウ
ントアツプされ1画面ずつの行単位アドレスを画面メモ
1川9に繰返し送り、画面メモ1川9から対応するアド
レスの文字コードを読出し、読出しレジスタ26に一時
格納される。
この内容をアドレスとして文字発生器27に入れ、クロ
ツク発生部30からの読出しクロツクで文字を構成する
たとえば5×7ドツトのドツト列をカウンタ28でカウ
ントして文字発生器27に与え、この文字パターンを並
列出力してパターンレジスタ29に入れ、読出しクロツ
クにより直列信号としてドライバ31に入れ、輝度変調
信号を得、またクロツク発生部30からのクロツクで水
平、垂直スキヤン信号を発生し、文字に対応する直列輝
度変調信号とスキヤン制御信号をCRT32に送り、表
示画面で所定文字数を表示し、スクロールも自在である
。以上説明したように、本発明によれば、画面メモリ中
に任意に割付けられたアドレス領域の内容を表示しスク
ロールを行なう場合、情報処理装置から与えられる前記
画面メモリの読出しスタートアドレスに対し所定値を加
算することにより、画面メモリをドラム構成とすること
ができる。
これにより表示画面のアドレス領域が画面メモリのどこ
に割付けられてもいくらでもスクロールすることができ
る。
【図面の簡単な説明】
第1図は従来のスクロール表示制御方式の説明図、第2
図a−cは本発明の原理説明図、第3図は本発明の実施
例の構成を示す説明図であり、図中、11はマイクロプ
ロセツサ、12はデータバス、13はアドレスバス、1
4はアドレスデコーダ、15はコマンドデコーダ、16
は書込みデータレジスタ、17は書込みアドレスレジス
タ、18は加算器、19は画面メモリ、20はn値設定
板、21はスタートアドレスレジスタ、22は加算器、
23はAND回路、24は一画面文字数力ウンタ、25
は読出しアドレスカウンタ、26は読出しレジスタ、2
7は文字発生器、28はカウンタ、29はパターンレジ
スタ、30はクロツク発生部、31はドライバ 32は
CRTを示す。

Claims (1)

    【特許請求の範囲】
  1. 1 所定の文字数分のパターンを表示する表示装置と、
    該文字数分のパターンに対応するデータを格納しうるア
    ドレス領域をもつ画面メモリと、該画面メモリに対し所
    定のアドレスを供給する制御装置とを有し、前記画面メ
    モリ中の任意の先頭アドレスから所定の文字数に対応す
    るアドレス領域の内容を読出して表示する表示制御方式
    において、前記供給された画面メモリのアドレスを少く
    とも画面メモリに割付けられたアドレス領域内のアドレ
    スに変換する手段を具え、前記画面メモリに割付けられ
    たアドレス領域以外のアドレスが先頭アドレスとして供
    給される場合該画面メモリに割付けられたアドレス領域
    内の対応するアドレスに該先頭アドレスを変換すること
    を特徴とする表示制御方式。
JP18821680A 1980-12-27 1980-12-27 表示制御方式 Expired JPS5952432B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18821680A JPS5952432B2 (ja) 1980-12-27 1980-12-27 表示制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18821680A JPS5952432B2 (ja) 1980-12-27 1980-12-27 表示制御方式

Publications (2)

Publication Number Publication Date
JPS57111584A JPS57111584A (en) 1982-07-12
JPS5952432B2 true JPS5952432B2 (ja) 1984-12-19

Family

ID=16219794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18821680A Expired JPS5952432B2 (ja) 1980-12-27 1980-12-27 表示制御方式

Country Status (1)

Country Link
JP (1) JPS5952432B2 (ja)

Also Published As

Publication number Publication date
JPS57111584A (en) 1982-07-12

Similar Documents

Publication Publication Date Title
US4903013A (en) Display system for plural display areas on one screen
JPS5952432B2 (ja) 表示制御方式
JPS61219082A (ja) 表示制御装置
JPH0425555B2 (ja)
JPS628192A (ja) カ−ソル制御回路
JPH0131197B2 (ja)
JPS632117B2 (ja)
JPS5997184A (ja) 画像処理装置
JPS58194090A (ja) デイスプレイ装置
JP3265791B2 (ja) Ohp用表示装置
SU822171A1 (ru) Устройство дл ввода-выводаиНфОРМАции
JPS60175082A (ja) ブラウン管表示におけるフオント配置制御回路
JP2995902B2 (ja) 映像表示制御回路
JPS6142683A (ja) Crt表示装置
JPS58102982A (ja) 画像表示装置
JPS58142389A (ja) Crtデイスプレイのリフレツシユメモリ制御方式
JPS6221191A (ja) 表示制御装置
JPH0126073B2 (ja)
JPS607474A (ja) Crt表示装置
JPH0322999B2 (ja)
JPS6198385A (ja) 表示制御装置
JPH0347516B2 (ja)
JPS60178484A (ja) 表示装置
JPS59148091A (ja) 文字図形表示装置
JPH0126071B2 (ja)