JPS60175082A - ブラウン管表示におけるフオント配置制御回路 - Google Patents
ブラウン管表示におけるフオント配置制御回路Info
- Publication number
- JPS60175082A JPS60175082A JP59032122A JP3212284A JPS60175082A JP S60175082 A JPS60175082 A JP S60175082A JP 59032122 A JP59032122 A JP 59032122A JP 3212284 A JP3212284 A JP 3212284A JP S60175082 A JPS60175082 A JP S60175082A
- Authority
- JP
- Japan
- Prior art keywords
- font
- address
- control circuit
- memory
- tube display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
この発明は、ＣＲＴに表示する１キャラクタ−ボックス
内におけるフォント（ＦＯＮＴ）配置を任意に移動する
ＦＯＮＴ配置制御方式に関するものである。
内におけるフォント（ＦＯＮＴ）配置を任意に移動する
ＦＯＮＴ配置制御方式に関するものである。
従来この種の装置として、第１図に示すものがあった。
図に於て、１１１はＯＲＴ表示用アドレスを出力すると
共にＯＲＴをコントロー件するＯＲＴコントローラ、（
２）は表示する文字のＦＯＮＴスタートアドレスを記憶
するリフレッシュメモリ、（３１はＦＯＮＴを記憶する
ＦＯＮＴメモリ、（４）は表示用データを並−直列変換
する並−直列シフトレジスタ、１５１は表示用のＣＲＴ
である。
共にＯＲＴをコントロー件するＯＲＴコントローラ、（
２）は表示する文字のＦＯＮＴスタートアドレスを記憶
するリフレッシュメモリ、（３１はＦＯＮＴを記憶する
ＦＯＮＴメモリ、（４）は表示用データを並−直列変換
する並−直列シフトレジスタ、１５１は表示用のＣＲＴ
である。
次に動作について説明する。ＣＲＴコントローラ（１）
からは画面上のキャラクタ−ボックスアドレスを指定す
るリフレッシュメモリアドレス及び、キャラクタ−ボッ
クス内のラインアドレスを指定するラスクアドレスが出
力される。
からは画面上のキャラクタ−ボックスアドレスを指定す
るリフレッシュメモリアドレス及び、キャラクタ−ボッ
クス内のラインアドレスを指定するラスクアドレスが出
力される。
リフレッシュメモリアドレスによシリフレッシュメモ１
月２１をアクセスし、その出力として表示文字に対する
ＦＯＮＴスタートアドレスが出力される。このＦＯＮＴ
スタートアドレスと、ラスクアドレスによりＦＯＮＴメ
モリー（３）がアクセスされ第２図に示すような表示デ
ータが出力される。
月２１をアクセスし、その出力として表示文字に対する
ＦＯＮＴスタートアドレスが出力される。このＦＯＮＴ
スタートアドレスと、ラスクアドレスによりＦＯＮＴメ
モリー（３）がアクセスされ第２図に示すような表示デ
ータが出力される。
このデータを並−直列シフトレジスタ（４）に並列ロー
ドし、直列変換されて、ＯＲＴ １５１へ表示データと
して供給される。
ドし、直列変換されて、ＯＲＴ １５１へ表示データと
して供給される。
第２図は１キャラクタ−ボックスが３２×ｕドツトの例
である文字属性エリアにはカーソル、アンダーライン等
が表示される。
である文字属性エリアにはカーソル、アンダーライン等
が表示される。
従来のキャラクタ一方式によるＦＯＮＴ表示回路は以上
のように構成されているので、１キャラクタ−ボックス
内におけるＦＯＮＴ配置は第２図のように上づめでなけ
ればならず、文字属性エリアは、必然的に、下段方向と
なり、上段方向に、アッパーライン等の文字属性エリア
を設けられないなどの欠点があった。
のように構成されているので、１キャラクタ−ボックス
内におけるＦＯＮＴ配置は第２図のように上づめでなけ
ればならず、文字属性エリアは、必然的に、下段方向と
なり、上段方向に、アッパーライン等の文字属性エリア
を設けられないなどの欠点があった。
この発明は、上記のような従来のものの欠点を除去する
為になされたもので、ラスクアドレスにオフセットアド
レスを加算すること６二より、ＦＯＮＴメモリーに供給
するラスクアドレスの始点を任意に変更することにより
、１キャラクタ−ボックス内におけるＦＯＮＴ配置を、
任意の位置へ移動できる装置を提供することを目的とし
ている。
為になされたもので、ラスクアドレスにオフセットアド
レスを加算すること６二より、ＦＯＮＴメモリーに供給
するラスクアドレスの始点を任意に変更することにより
、１キャラクタ−ボックス内におけるＦＯＮＴ配置を、
任意の位置へ移動できる装置を提供することを目的とし
ている。
以下この発明の一実施例を図について説明する。
第３図に於て、（１）はＯＲＴ表示用アドレスを出力す
ると共に、ＣＲＴを制御するＣＲＴコントローラ、（２
）は表示する文字のＦＯＮＴスタートアドレスを記憶す
るリフレッシュメモリ、（６１はｒ’、 ＲＴコントロ
ーラ（１１より出力されるラスクアドレスにオフセット
アドレスを加算する為のオフセットアドレス発生部、（
７）は加算する為の加算器、（３）はＦＯＮＴを記憶す
るＦＯＮＴメモＩＪ 、１４＋は表示用データを並−直
列変換する並−直列シフトレジスタ、１５）は表示用の
ＯＲ’ｒである。
ると共に、ＣＲＴを制御するＣＲＴコントローラ、（２
）は表示する文字のＦＯＮＴスタートアドレスを記憶す
るリフレッシュメモリ、（６１はｒ’、 ＲＴコントロ
ーラ（１１より出力されるラスクアドレスにオフセット
アドレスを加算する為のオフセットアドレス発生部、（
７）は加算する為の加算器、（３）はＦＯＮＴを記憶す
るＦＯＮＴメモＩＪ 、１４＋は表示用データを並−直
列変換する並−直列シフトレジスタ、１５）は表示用の
ＯＲ’ｒである。
従来と同様、ＣＲＴコントローラ（１１からは、画面上
のキャラクタ−ボックスアドレスを指定するリフレッシ
ュメモリアドレス及び、キャラクタ−ボックス内のライ
ンアドレスを指定するラスクアドレスが出力される。
のキャラクタ−ボックスアドレスを指定するリフレッシ
ュメモリアドレス及び、キャラクタ−ボックス内のライ
ンアドレスを指定するラスクアドレスが出力される。
リフレッシュメモリアドレスによシリフレッシュメモリ
（２）をアクセスし、その出力として表示文字に対応す
るＦＯＮＴスタートアドレスが出力される。
（２）をアクセスし、その出力として表示文字に対応す
るＦＯＮＴスタートアドレスが出力される。
ラスクアドレスは、オフセットアドレス発生部（６１よ
り出力されるオフセットアドレスと、加算器（７）にて
、加算され、その出力がＦＯＮＴメモリに１）に対して
ＦＯＮＴラスクアドレスとして供給される。
り出力されるオフセットアドレスと、加算器（７）にて
、加算され、その出力がＦＯＮＴメモリに１）に対して
ＦＯＮＴラスクアドレスとして供給される。
これらのＦＯＮＴスタートアドレス及びラスクアドレス
にて、ＦＯＮＴメモリＣ３１がアクセスされ第４図に示
すような表示データが出力される。
にて、ＦＯＮＴメモリＣ３１がアクセスされ第４図に示
すような表示データが出力される。
第４図を見ればわかるように、ＯＲＴコントローラ＋１
１より出力されたラスクアドレスと、実際にＦＯＮＴメ
モ１月３１へ供給させるＦＯＮＴラスクアドレスとは、
オフセットアドレス分だけ始点が移動している。
１より出力されたラスクアドレスと、実際にＦＯＮＴメ
モ１月３１へ供給させるＦＯＮＴラスクアドレスとは、
オフセットアドレス分だけ始点が移動している。
第４図ではオフセットアドレスが一３′故上段方向に３
ライン分だけ文字属性エリアが確保されている。マイナ
スのオフセットアドレスは実際にはこの補数で表わされ
る。
ライン分だけ文字属性エリアが確保されている。マイナ
スのオフセットアドレスは実際にはこの補数で表わされ
る。
以上のようにこの発明によれば、ＣＲＴコントローラよ
りのラスクアドレスに、オフセットアドレスを加算する
ようにした為、１キャラクタ−ボックス内におけるＦＯ
ＮＴ配置を任意の位置へ移動でき、アッパーライン等の
文字属性エリアを上段方向に配置できる効果がある。
りのラスクアドレスに、オフセットアドレスを加算する
ようにした為、１キャラクタ−ボックス内におけるＦＯ
ＮＴ配置を任意の位置へ移動でき、アッパーライン等の
文字属性エリアを上段方向に配置できる効果がある。
第１図は従来のフォント配置制御回路の構成図、＄２図
は従来のフォント配置図、第３図はこの発明の一実施例
によるフォント配置制御回路の構成図、第４図はこの発
明の一実施例によるフォント配置図である。 図において、１１）はブラウン管コントローラ、（２）
はリフレッシュメモリ、（３）はフォントメモリ、（４
）は並−直列シフトレジスタ、（５１はＯＦ Ｔ 、＋
６１はオフセットアドレス発生ｍ、ｍは加算器である。 なお、図中同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第２図 ラ タ Ｌ′ 第４１４
は従来のフォント配置図、第３図はこの発明の一実施例
によるフォント配置制御回路の構成図、第４図はこの発
明の一実施例によるフォント配置図である。 図において、１１）はブラウン管コントローラ、（２）
はリフレッシュメモリ、（３）はフォントメモリ、（４
）は並−直列シフトレジスタ、（５１はＯＦ Ｔ 、＋
６１はオフセットアドレス発生ｍ、ｍは加算器である。 なお、図中同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第２図 ラ タ Ｌ′ 第４１４
Claims (1)
- 文字コードを記憶するメモリに対しブラウン管表示用ア
ドレスを出力するとともにフォント位置信号を発生する
ブラウン管コントローラと、オフセットアドレス発生部
からのフォント位置のオフセット信号を上記フォント位
置信号に加算する加算器と、前記メモリが発生した文字
コードに対応するフォントを前記加算器出力に従いオフ
セットして出力するフォントメモリとを備えたブラウン
管表示におけるフォント配置制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032122A JPS60175082A (ja) | 1984-02-21 | 1984-02-21 | ブラウン管表示におけるフオント配置制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032122A JPS60175082A (ja) | 1984-02-21 | 1984-02-21 | ブラウン管表示におけるフオント配置制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60175082A true JPS60175082A (ja) | 1985-09-09 |
Family
ID=12350076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59032122A Pending JPS60175082A (ja) | 1984-02-21 | 1984-02-21 | ブラウン管表示におけるフオント配置制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60175082A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06186941A (ja) * | 1992-12-18 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 表示用回路装置 |
-
1984
- 1984-02-21 JP JP59032122A patent/JPS60175082A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06186941A (ja) * | 1992-12-18 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 表示用回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4011556A (en) | Graphic display device | |
| JPS638488B2 (ja) | ||
| JPS60175082A (ja) | ブラウン管表示におけるフオント配置制御回路 | |
| JPS61219082A (ja) | 表示制御装置 | |
| JPS628192A (ja) | カ−ソル制御回路 | |
| JPH0146072B2 (ja) | ||
| JPS632117B2 (ja) | ||
| JPS63200196A (ja) | 流動文字表示装置 | |
| JPS6347908Y2 (ja) | ||
| JPS606876Y2 (ja) | ドットパタ−−ン表示装置 | |
| JPS5952432B2 (ja) | 表示制御方式 | |
| JPS59126282U (ja) | Ｃｒｔ用文字表示装置 | |
| JPS60135789U (ja) | ブラウン管表示用カ−ソル制御回路 | |
| JPS59197083A (ja) | Ｃｒｔ表示装置 | |
| JPS6231886A (ja) | 表示制御装置 | |
| JPS5833558B2 (ja) | 画像表示装置 | |
| JPS62145280A (ja) | ビツトマツプデイスプレイにおける表示修飾制御方式 | |
| JPS5975285A (ja) | 表示画面分割制御方式 | |
| JPS59164086U (ja) | 画面メモリ制御回路 | |
| JPS60252393A (ja) | スクロ−ル表示方法 | |
| JPS6227793A (ja) | 表示装置 | |
| JPS5917490U (ja) | 画面制御装置 | |
| JPH0126071B2 (ja) | ||
| JPH0322999B2 (ja) | ||
| JPS60163490U (ja) | グラフイツクデイスプレイ装置 |