JPH04171588A - 画像メモリ書き込み装置 - Google Patents
画像メモリ書き込み装置Info
- Publication number
- JPH04171588A JPH04171588A JP30059990A JP30059990A JPH04171588A JP H04171588 A JPH04171588 A JP H04171588A JP 30059990 A JP30059990 A JP 30059990A JP 30059990 A JP30059990 A JP 30059990A JP H04171588 A JPH04171588 A JP H04171588A
- Authority
- JP
- Japan
- Prior art keywords
- register
- address
- image memory
- plotting
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Image Input (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、画像メモリ書き込み装置に関し、特にＤ−Ｒ
ＡＭのページライト機能を用いて水平ラインを高速に描
画する画像メモリ書き込み装置に関する。
ＡＭのページライト機能を用いて水平ラインを高速に描
画する画像メモリ書き込み装置に関する。
従来の画像メモリ書き込み装置は、直線描画装置にデー
タをセットし、直線描画装置が描画アドレスを発生し、
画像メモリにラインを描画していとなっていた。
タをセットし、直線描画装置が描画アドレスを発生し、
画像メモリにラインを描画していとなっていた。
上述した従来の画像メモリ書き込み装置は、直線描画装
置に描画開始点と描画終了点の設定とを行い、それから
描画アドレスの計算を行い、画像メモリに描画を行って
いるので、データ設定から描画まで時間がかかるという
問題点がある。
置に描画開始点と描画終了点の設定とを行い、それから
描画アドレスの計算を行い、画像メモリに描画を行って
いるので、データ設定から描画まで時間がかかるという
問題点がある。
また、直線描画装置は別口路になるため、装置が大きく
なるという問題点がある。
なるという問題点がある。
本発明の画像メモリ書き込み装置は、ページライト機能
を有する画像メモリと、前記画像メモリの画像メモリ描
画開始アドレス値を記憶する第１のレジスタと、前記画
像メモリの画像メモリ描画終了アドレス値を′記憶する
第２のレジスタと、前記画像メモリの画像メモリ描画デ
ータを記憶する第３のレジスタと、前記第１のレジスタ
と前記第２のレジスタとの内容を比較して描画に必要な
描画アドレスの増減を判定する第１の比較器と、前記第
１の比較器の出力により制御されて前記描画アドレスを
カウントするカウンタと、前記カウンタと前記第２のレ
ジスタとを比較し描画の終了を判定する第２の比較器と
、アクセス元の処理装置からの書き込み要求と前記第２
の比較器からの描画終了信号とを受け画像メモリの書き
込みを制御する制御回路とを有している。
を有する画像メモリと、前記画像メモリの画像メモリ描
画開始アドレス値を記憶する第１のレジスタと、前記画
像メモリの画像メモリ描画終了アドレス値を′記憶する
第２のレジスタと、前記画像メモリの画像メモリ描画デ
ータを記憶する第３のレジスタと、前記第１のレジスタ
と前記第２のレジスタとの内容を比較して描画に必要な
描画アドレスの増減を判定する第１の比較器と、前記第
１の比較器の出力により制御されて前記描画アドレスを
カウントするカウンタと、前記カウンタと前記第２のレ
ジスタとを比較し描画の終了を判定する第２の比較器と
、アクセス元の処理装置からの書き込み要求と前記第２
の比較器からの描画終了信号とを受け画像メモリの書き
込みを制御する制御回路とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の一実施例のプロ・ツク図、第２図は
同実施例の流れ図である。処理装置１が、画像メモリ８
に対して水平ラインを描画する場合、処理装置１は描画
開始点のアドレスにアクセスを行う。描画開始点のアド
レスは、レジスタ２とカウンタ５とにセットされる（ス
テ・ンプＳ１）。続いて処理装置１は、描画終了点のア
ドレスにアクセスを行う。描画終了点のアドレスは、レ
ジスタ３にセットされる。また、描画データはレジスタ
１７にセットされる（ステ・７プＳ２）。
同実施例の流れ図である。処理装置１が、画像メモリ８
に対して水平ラインを描画する場合、処理装置１は描画
開始点のアドレスにアクセスを行う。描画開始点のアド
レスは、レジスタ２とカウンタ５とにセットされる（ス
テ・ンプＳ１）。続いて処理装置１は、描画終了点のア
ドレスにアクセスを行う。描画終了点のアドレスは、レ
ジスタ３にセットされる。また、描画データはレジスタ
１７にセットされる（ステ・７プＳ２）。
処理袋Ｗ１が、描画終了点のアドレスをアクセスした時
、レジスタ２の描画開始アドレスとレジスタ３の描画終
了アドレスとを比較器４で比較し、カウンタ５にカウン
ト増減信号１３を出力しカウントの増減を決める（ステ
ップＳ３）。カウンタ５がカウントを開始し、制御回路
７から画像メモリ８に対してアクセスを開始する。制御
回路７から画像メモリ８に対してのアクセスはアクセス
が連続し、アドレスの増減が単調増加・減少であるから
メモリのページライト動作を作用しアクセスの高速化を
図る（ステップＳ４）、カウンタ５は、１回のアクセス
に付きカウントし、その値とレジスタ３とは比較器６で
比較される（ステップＳ５）、カウンタ５とレジスタ３
の値とが等しくなった場合は、制御回路７から画像メモ
リ８に対してのアクセスを終了し、カウンタ５とレジス
タ３の値とが異る場合は、カウント増減信号１３による
カウンタ５の増減を判断゛する（ステ・ツブＳ６）、増
加の場合はカウンタ５をカウントアツプしくステップＳ
７）、減少の場合はカウンタ５をカウントダウンする（
ステップＳ８）。
、レジスタ２の描画開始アドレスとレジスタ３の描画終
了アドレスとを比較器４で比較し、カウンタ５にカウン
ト増減信号１３を出力しカウントの増減を決める（ステ
ップＳ３）。カウンタ５がカウントを開始し、制御回路
７から画像メモリ８に対してアクセスを開始する。制御
回路７から画像メモリ８に対してのアクセスはアクセス
が連続し、アドレスの増減が単調増加・減少であるから
メモリのページライト動作を作用しアクセスの高速化を
図る（ステップＳ４）、カウンタ５は、１回のアクセス
に付きカウントし、その値とレジスタ３とは比較器６で
比較される（ステップＳ５）、カウンタ５とレジスタ３
の値とが等しくなった場合は、制御回路７から画像メモ
リ８に対してのアクセスを終了し、カウンタ５とレジス
タ３の値とが異る場合は、カウント増減信号１３による
カウンタ５の増減を判断゛する（ステ・ツブＳ６）、増
加の場合はカウンタ５をカウントアツプしくステップＳ
７）、減少の場合はカウンタ５をカウントダウンする（
ステップＳ８）。
なお、同実施例ではデータのレジスタ１７へのセットを
ステップＳ２の描画終了アドレスアクセス時に行ってい
るが、ステップＳ１の描画開始アドレスアクセス時に行
うことも可能である。
ステップＳ２の描画終了アドレスアクセス時に行ってい
るが、ステップＳ１の描画開始アドレスアクセス時に行
うことも可能である。
以上説明したように本発明は、少ないハードウェア構成
で処理装置の負荷を軽減することにより、画像メモリに
対して水平線を高速に描画することができる効果がある
。
で処理装置の負荷を軽減することにより、画像メモリに
対して水平線を高速に描画することができる効果がある
。
第１図は本発明の一実施例のブロック図、第２図は第１
図の流れ図である。 １・・・・・・処理装置、２，３．１７・・・・・・レ
ジスタ、４．６・・・・・・比較器、５・・・・・−カ
ウンタ、７・・・・・・制御回路、８・・・・・・画像
メモリ、１３・・・・・・カウント増減信号。 代理人 弁理士 内 原 音 第 １ 図 第 ２ 図
図の流れ図である。 １・・・・・・処理装置、２，３．１７・・・・・・レ
ジスタ、４．６・・・・・・比較器、５・・・・・−カ
ウンタ、７・・・・・・制御回路、８・・・・・・画像
メモリ、１３・・・・・・カウント増減信号。 代理人 弁理士 内 原 音 第 １ 図 第 ２ 図
Claims (1)
- ページライト機能を有する画像メモリと、前記画像メモ
リの画像メモリ描画開始アドレス値を記憶する第１のレ
ジスタと、前記画像メモリの画像メモリ描画終了アドレ
ス値を記憶する第２のレジスタと、前記画像メモリの画
像メモリ描画データを記憶する第３のレジスタと、前記
第１のレジスタと前記第２のレジスタとの内容を比較し
て描画に必要な描画アドレスの増減を判定する第１の比
較器と、前記第１の比較器の出力により制御されて前記
描画アドレスをカウントするカウンタと、前記カウンタ
と前記第２のレジスタとを比較し描画の終了を判定する
第２の比較器と、アクセス元の処理装置からの書き込み
要求と前記第２の比較器からの描画終了信号とを受け画
像メモリの書き込みを制御する制御回路とを有すること
を特徴とする画像メモリ書き込み装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30059990A JPH04171588A (ja) | 1990-11-06 | 1990-11-06 | 画像メモリ書き込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30059990A JPH04171588A (ja) | 1990-11-06 | 1990-11-06 | 画像メモリ書き込み装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04171588A true JPH04171588A (ja) | 1992-06-18 |
Family
ID=17886789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30059990A Pending JPH04171588A (ja) | 1990-11-06 | 1990-11-06 | 画像メモリ書き込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04171588A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110413544A (zh) * | 2018-04-27 | 2019-11-05 | 爱思开海力士有限公司 | 半导体器件 |
-
1990
- 1990-11-06 JP JP30059990A patent/JPH04171588A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110413544A (zh) * | 2018-04-27 | 2019-11-05 | 爱思开海力士有限公司 | 半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04171588A (ja) | 画像メモリ書き込み装置 | |
| JP2687986B2 (ja) | 表示装置 | |
| JP2001005632A (ja) | Ｌｃｄコントロール回路 | |
| JP2984670B1 (ja) | タイマ回路 | |
| JP3188042B2 (ja) | ディジタル計算機におけるテーブル検索装置 | |
| JPS607529A (ja) | バツフアメモリ装置 | |
| JP3077687B2 (ja) | データ転送方法及び画像処理装置 | |
| JPS61117673A (ja) | 画像デ−タ転送処理方式 | |
| JP2522571B2 (ja) | 電子機器のデ―タ転送装置 | |
| JPH0310294A (ja) | 画像表示装置 | |
| JPH01114988A (ja) | 画像拡大縮小処理方法 | |
| JP2780895B2 (ja) | データ処理装置 | |
| JPH02272646A (ja) | トレーサー | |
| JPH04232689A (ja) | Ｄｒａｍのリフレッシュ制御装置 | |
| JPH0376478A (ja) | ビデオインターフェイスデータ出力反転制御回路 | |
| JPH083699B2 (ja) | フルグラフイツク画面の表示方式 | |
| JPH02287661A (ja) | データアクセス方式 | |
| JPH0652099A (ja) | Ｆｉｆｏメモリ、そのアクセス制御方式及びｆｉｆｏメモリを用いた処理システム | |
| JPH03105438A (ja) | メモリ制御方法 | |
| JPH11184456A (ja) | 描画表示方法および装置とナビゲーションシステム | |
| JPS63208927A (ja) | メモリ制御装置 | |
| JPH06202914A (ja) | 対象システムの動作データ信号検出表示装置 | |
| JPH0548475B2 (ja) | ||
| JPH01228034A (ja) | アドレス制御装置 | |
| JPH047762A (ja) | メモリアクセス方法 |