JP2780895B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP2780895B2 JP2780895B2 JP4225542A JP22554292A JP2780895B2 JP 2780895 B2 JP2780895 B2 JP 2780895B2 JP 4225542 A JP4225542 A JP 4225542A JP 22554292 A JP22554292 A JP 22554292A JP 2780895 B2 JP2780895 B2 JP 2780895B2
- Authority
- JP
- Japan
- Prior art keywords
- routine
- execution
- measurement
- data
- storage circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【0001】
【産業上の利用分野】本発明は、通常運用の処理中に自
己の性能を測定する処理が行なわれるデータ処理装置に
関する。
己の性能を測定する処理が行なわれるデータ処理装置に
関する。
【0002】この種のデータ処理装置においては、ハー
ドウェア量の増大を回避するために、性能の測定がファ
ームウェアを利用して行なわれている。
ドウェア量の増大を回避するために、性能の測定がファ
ームウェアを利用して行なわれている。
【0003】
・第1の従来技術 図4(A)又は同図(B)のルーチンが同図(C)に示
された通常運用処理の開始時に予め実行され、同図
(D)に示された装置性能の測定ルーチンを行なうか否
かが予め決定される。
された通常運用処理の開始時に予め実行され、同図
(D)に示された装置性能の測定ルーチンを行なうか否
かが予め決定される。
【0004】同図(C)の通常運用処理では、装置の性
能測定を行なうか否かが逐次判定され、装置の性能測定
を行なう旨の判定が行なわれたときに、同図(D)の測
定ルーチンが起動される。
能測定を行なうか否かが逐次判定され、装置の性能測定
を行なう旨の判定が行なわれたときに、同図(D)の測
定ルーチンが起動される。
【0005】しかしながら,装置の性能測定を行なうか
否かの判定には2命令が必要となるので、通常運用処理
の速度が低下する。また、メモリ容量が圧迫され、さら
に、プログラムが複雑化してその可読性も低下する。
否かの判定には2命令が必要となるので、通常運用処理
の速度が低下する。また、メモリ容量が圧迫され、さら
に、プログラムが複雑化してその可読性も低下する。
【0006】・第2の従来技術 第1の従来技術と同様にして第5図(A),(B)に示
された処理のいずれかが予め行なわれるものの、同図
(C)の通常運用処理には該当の処理ルーチンを起動す
る内容の命令のみが埋め込まれ、同図(D)に示された
各処理ルーチンの側で性能測定を行なうべきか否かが判
定される。
された処理のいずれかが予め行なわれるものの、同図
(C)の通常運用処理には該当の処理ルーチンを起動す
る内容の命令のみが埋め込まれ、同図(D)に示された
各処理ルーチンの側で性能測定を行なうべきか否かが判
定される。
【0007】このように、装置の測定を行なうか否かを
判定する内容の命令が同図(C)のプログラムから同図
(D)の測定ルーチンへ移動されたので、その可読性を
高めることが可能となる。また、多くの測定データにお
いてはその処理内容が同一となることから、これらを共
通に使用してメモリの使用効率を高めることも可能とな
る。
判定する内容の命令が同図(C)のプログラムから同図
(D)の測定ルーチンへ移動されたので、その可読性を
高めることが可能となる。また、多くの測定データにお
いてはその処理内容が同一となることから、これらを共
通に使用してメモリの使用効率を高めることも可能とな
る。
【0008】しかしながら、装置の測定を行なうか否か
を判定するための命令を含む測定ルーチンが通常運用の
処理中において頻繁に起動されるので、その通常運用処
理の速度がより低下する。
を判定するための命令を含む測定ルーチンが通常運用の
処理中において頻繁に起動されるので、その通常運用処
理の速度がより低下する。
【0009】・第3の従来技術 図6(A)で示された通常運用処理において、各測定ル
ーチンを起動する命令の前へBR(分岐)命令が挿入さ
れ、装置の性能を測定する場合には同図(B)のパッチ
当てルーチンで同図(A)におけるBR命令がNOP命
令へ変更される。また、装置の性能を測定しない場合に
はそのNOP命令が同図(C)のパッチ当てルーチンで
BR命令へ変更される。
ーチンを起動する命令の前へBR(分岐)命令が挿入さ
れ、装置の性能を測定する場合には同図(B)のパッチ
当てルーチンで同図(A)におけるBR命令がNOP命
令へ変更される。また、装置の性能を測定しない場合に
はそのNOP命令が同図(C)のパッチ当てルーチンで
BR命令へ変更される。
【0010】したがって第1及び第2の従来技術のよう
に条件判定の命令は実行されず、このため、図6(A)
に示された通常運用の処理を極めて高速に実行すること
が可能となる。
に条件判定の命令は実行されず、このため、図6(A)
に示された通常運用の処理を極めて高速に実行すること
が可能となる。
【0011】
【発明が解決しようとする課題】しかしながら第3の従
来技術においては、各BR命令又はNOP命令をパッチ
当てで変更する図6(B),(C)のルーチン及びパッ
チアドレス格納用のテーブルが必要となるので、メモリ
容量が圧迫される。
来技術においては、各BR命令又はNOP命令をパッチ
当てで変更する図6(B),(C)のルーチン及びパッ
チアドレス格納用のテーブルが必要となるので、メモリ
容量が圧迫される。
【0012】本発明は上記従来の事情に鑑みて為された
ものであり、その目的は、メモリ容量を圧迫することな
く通常運用の処理を高速に行なうことが可能となるデー
タ処理装置を提供することにある。
ものであり、その目的は、メモリ容量を圧迫することな
く通常運用の処理を高速に行なうことが可能となるデー
タ処理装置を提供することにある。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、本発明にかかる装置は図1のように構成されてお
り、同図の装置は、装置性能の測定ルーチンを指定する
内容のデータが書き込まれるルーチン指定データ記憶回
路10と、測定ルーチンが指定されるデータをルーチン
指定データ記憶回路10へ書き込む命令が埋め込まれた
通常運用の処理を実行する通常運用処理実行手段12
と、測定ルーチンの実行を許可する内容のデータが書き
込まれる実行許可データ記憶回路14と、測定ルーチン
の実行が許可されていることを実行許可データ記憶回路
12の記憶内容から確認しているときで、ルーチン指定
データ記憶回路10に対する書き込みが行なわれたとき
に、測定ルーチンの実行を要求するルーチン実行要求回
路16と、ルーチン指定データ記憶回路10の記憶内容
で指定された測定ルーチンをルーチン実行要求回路16
の要求に応じて割り込みで実行するルーチン割込実行手
段18と、を有する。
に、本発明にかかる装置は図1のように構成されてお
り、同図の装置は、装置性能の測定ルーチンを指定する
内容のデータが書き込まれるルーチン指定データ記憶回
路10と、測定ルーチンが指定されるデータをルーチン
指定データ記憶回路10へ書き込む命令が埋め込まれた
通常運用の処理を実行する通常運用処理実行手段12
と、測定ルーチンの実行を許可する内容のデータが書き
込まれる実行許可データ記憶回路14と、測定ルーチン
の実行が許可されていることを実行許可データ記憶回路
12の記憶内容から確認しているときで、ルーチン指定
データ記憶回路10に対する書き込みが行なわれたとき
に、測定ルーチンの実行を要求するルーチン実行要求回
路16と、ルーチン指定データ記憶回路10の記憶内容
で指定された測定ルーチンをルーチン実行要求回路16
の要求に応じて割り込みで実行するルーチン割込実行手
段18と、を有する。
【0014】
【作用】本発明では、測定ルーチンを指定する内容と測
定ルーチンの実行を許可する内容のデータが各々書き込
まれるハードウェア(10,14)が予め用意され、測
定ルーチンの実行が許可されている場合であって、測定
ルーチンを指定するデータの書き込みが行なわれたとき
に、割り込みが発生して該当の測定ルーチンが実行され
る。
定ルーチンの実行を許可する内容のデータが各々書き込
まれるハードウェア(10,14)が予め用意され、測
定ルーチンの実行が許可されている場合であって、測定
ルーチンを指定するデータの書き込みが行なわれたとき
に、割り込みが発生して該当の測定ルーチンが実行され
る。
【0015】
【実施例】以下、図面に基づいて本発明にかかるデータ
処理装置の好適な実施例を説明する。
処理装置の好適な実施例を説明する。
【0016】図2においては本実施例のハードウェア構
成が説明されており、MUP200ではメモリ202
(ROMまたはRAM)の記憶内容を用いた処理が行な
われる。
成が説明されており、MUP200ではメモリ202
(ROMまたはRAM)の記憶内容を用いた処理が行な
われる。
【0017】そのMPU20から送出されたアドレスデ
ータはデコーダ204へ供給されており、デコーダ20
4のデコード信号R1−SEL,R2−SEL,R3−
SELはゲート206,208,210へ各々出力され
る。
ータはデコーダ204へ供給されており、デコーダ20
4のデコード信号R1−SEL,R2−SEL,R3−
SELはゲート206,208,210へ各々出力され
る。
【0018】これらのゲート206,208,210に
はMPU200が送出したライトイネーブル信号も供給
されており、ゲート206,208の出力はゲート回路
212,214に各々与えられる。
はMPU200が送出したライトイネーブル信号も供給
されており、ゲート206,208の出力はゲート回路
212,214に各々与えられる。
【0019】そして、ゲート回路212,214にはM
PU200の送出したデータも与えられており、このデ
ータは、MPU送出のアドレスデータによりフリップフ
ロップ216,レジスタ218がアクセス先として指定
された場合であって、MPU200からライトイネーブ
ル信号が送出されたときに、フリッププロップ216又
はレジスタ218へ書き込まれる。
PU200の送出したデータも与えられており、このデ
ータは、MPU送出のアドレスデータによりフリップフ
ロップ216,レジスタ218がアクセス先として指定
された場合であって、MPU200からライトイネーブ
ル信号が送出されたときに、フリッププロップ216又
はレジスタ218へ書き込まれる。
【0020】また、ゲート208,フリップフロップ2
16の出力がゲート220に,ゲート220の出力がフ
リップフロップ222に与えられており、フリップフロ
ップ216の記憶値が”1”の場合であって、レジスタ
218へのデータ書き込みが行なわれたときに、フリッ
プフロップ222がゲート220の出力でセットされ
る。
16の出力がゲート220に,ゲート220の出力がフ
リップフロップ222に与えられており、フリップフロ
ップ216の記憶値が”1”の場合であって、レジスタ
218へのデータ書き込みが行なわれたときに、フリッ
プフロップ222がゲート220の出力でセットされ
る。
【0021】このフリップフロップ222の出力は割込
の要求信号intとして割込制御回路224へ与えられ
ており、その結果、MPU200で該当の割込処理ルー
チン(レジスタ218の記憶データにより示される)が
開始される。
の要求信号intとして割込制御回路224へ与えられ
ており、その結果、MPU200で該当の割込処理ルー
チン(レジスタ218の記憶データにより示される)が
開始される。
【0022】そして、割込処理ルーチンの終了時に前述
のゲート210へデコーダ204の出力R3−SELと
MPU200のライトイネーブル信号が与えられ、この
ゲート210の出力でフリップフロップ222がリセッ
トされる。
のゲート210へデコーダ204の出力R3−SELと
MPU200のライトイネーブル信号が与えられ、この
ゲート210の出力でフリップフロップ222がリセッ
トされる。
【0023】図3では本実施例における処理の内容がフ
ローチャートを用いて説明されており、フリップフロッ
プ216へ値”1”(性能測定を行なう)のデータを書
き込む同図(A)のルーチン又は値”0”(性能測定を
行なわない)のデータを書き込む同図(B)のルーチン
が予め行なわれる。
ローチャートを用いて説明されており、フリップフロッ
プ216へ値”1”(性能測定を行なう)のデータを書
き込む同図(A)のルーチン又は値”0”(性能測定を
行なわない)のデータを書き込む同図(B)のルーチン
が予め行なわれる。
【0024】そして同図(C)の通常運用処理において
は、いずれかの測定ルーチンが指定される内容のデータ
をレジスタ218へ単なるMOVE命令を用いて書き込
む内容が各測定ポイントに埋められている。
は、いずれかの測定ルーチンが指定される内容のデータ
をレジスタ218へ単なるMOVE命令を用いて書き込
む内容が各測定ポイントに埋められている。
【0025】ここで、フリップフロップ216へ値”
1”が書き込まれていた場合には、各MOVE命令が実
行される毎に、フリップフロップ222の出力でMPU
200に対する割り込みが発生し、図3(D)のルーチ
ンが起動される。
1”が書き込まれていた場合には、各MOVE命令が実
行される毎に、フリップフロップ222の出力でMPU
200に対する割り込みが発生し、図3(D)のルーチ
ンが起動される。
【0026】そのルーチンでは、レジスタ218の値が
最初にチェックされ、次いで同レジスタ218の値が指
定する性能測定の処理が実行され、測定処理の実行後に
フリップフロップ222がリセットされる。
最初にチェックされ、次いで同レジスタ218の値が指
定する性能測定の処理が実行され、測定処理の実行後に
フリップフロップ222がリセットされる。
【0027】また、フリップフロップ216へ値”0”
が書き込まれていた場合には、図3(C)の通常運用処
理に埋め込まれていた各MOVE命令が実行されるのみ
となり、図3(D)のルーチンは全ての性能測定ポイン
トで起動されることがない。
が書き込まれていた場合には、図3(C)の通常運用処
理に埋め込まれていた各MOVE命令が実行されるのみ
となり、図3(D)のルーチンは全ての性能測定ポイン
トで起動されることがない。
【0028】したがって本実施例によれば、図3(C)
の処理の実行が著しく高められ、このため、装置の処理
能力を大幅に向上させることが可能となる。また、条件
判定やパッチ当ての命令が省かれるので、メモリの圧迫
を回避してより広いメモリ空間を確保することも可能と
なる。
の処理の実行が著しく高められ、このため、装置の処理
能力を大幅に向上させることが可能となる。また、条件
判定やパッチ当ての命令が省かれるので、メモリの圧迫
を回避してより広いメモリ空間を確保することも可能と
なる。
【0029】
【発明の効果】以上説明したように本発明によれば、プ
ログラムの内容を簡素化でき、プログラム容量を削減で
きるので、処理をより高速に行なうことが可能となり、
また、さらに広いメモリ空間を確保することも可能とな
る。
ログラムの内容を簡素化でき、プログラム容量を削減で
きるので、処理をより高速に行なうことが可能となり、
また、さらに広いメモリ空間を確保することも可能とな
る。
【図1】発明の原理説明図である。
【図2】実施例のハードウェア構成説明図である。
【図3】実施例の処理内容を説明するフローチャートで
ある。
ある。
【図4】第1の従来技術を説明するフローチャートであ
る。
る。
【図5】第2の従来技術を説明するフローチャートであ
る。
る。
【図6】第3の従来技術を説明するフローチャートであ
る。
る。
200 MPU 202 メモリ(ROM/RAM) 204 デコーダ 206,208,210,220 ゲート 212,214 ゲート回路 216 フリップフロップ 218 レジスタ 222 フリップフロップ 224 割込制御回路
フロントページの続き (56)参考文献 特開 昭59−3651(JP,A) 特開 平2−287637(JP,A) 特開 平2−139644(JP,A) 特開 平2−272647(JP,A) 特開 平4−102132(JP,A) (58)調査した分野(Int.Cl.6,DB名) G06F 9/46 G06F 11/34
Claims (1)
- 【請求項1】 装置性能の測定ルーチンを指定する内容
のデータが書き込まれるルーチン指定データ記憶回路
(10)と、 測定ルーチンが指定されるデータをルーチン指定データ
記憶回路(10)へ書き込む命令が埋め込まれた通常運
用の処理を実行する通常運用処理実行手段(12)と、 測定ルーチンの実行を許可する内容のデータが書き込ま
れる実行許可データ記憶回路(14)と、 測定ルーチンの実行が許可されていることを実行許可デ
ータ記憶回路(12)の記憶内容から確認しているとき
で、ルーチン指定データ記憶回路(10)に対する書き
込みが行なわれたときに、測定ルーチンの実行を要求す
るルーチン実行要求回路(16)と、 ルーチン指定データ記憶回路(10)の記憶内容で指定
された測定ルーチンをルーチン実行要求回路(16)の
要求に応じて割り込みで実行するルーチン割込実行手段
(18)と、 を有する、ことを特徴としたデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4225542A JP2780895B2 (ja) | 1992-08-25 | 1992-08-25 | データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4225542A JP2780895B2 (ja) | 1992-08-25 | 1992-08-25 | データ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0675777A JPH0675777A (ja) | 1994-03-18 |
JP2780895B2 true JP2780895B2 (ja) | 1998-07-30 |
Family
ID=16830929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4225542A Expired - Lifetime JP2780895B2 (ja) | 1992-08-25 | 1992-08-25 | データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2780895B2 (ja) |
-
1992
- 1992-08-25 JP JP4225542A patent/JP2780895B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0675777A (ja) | 1994-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61118850A (ja) | マイクロプロセツサ | |
JP2780895B2 (ja) | データ処理装置 | |
JPS59197946A (ja) | メモリ装置 | |
JP2600376B2 (ja) | メモリ制御装置 | |
JPS58114258A (ja) | デ−タ処理装置 | |
JP2796162B2 (ja) | 命令処理方法 | |
JPS6117474Y2 (ja) | ||
JPS60549A (ja) | メモリ試験方式 | |
JPS5933551A (ja) | オペランド重複検出回路 | |
JPH04346153A (ja) | メモリアクセスバス制御方法とその情報処理装置 | |
JP2504151B2 (ja) | デ―タ処理装置 | |
JPH02118729A (ja) | 情報処理装置 | |
JPH01191941A (ja) | 情報処理装置 | |
JPS59121455A (ja) | プレフイクシング方式 | |
JPS6364129A (ja) | 8085マイクロコンピユ−タ | |
JPH08249024A (ja) | プログラマブルコントローラ | |
JPH0721083A (ja) | メモリ読み出し装置 | |
JPH03253950A (ja) | データ・プロセッシング・システム | |
JPS59114622A (ja) | イニシヤルマイクロプログラムロ−デイング方式 | |
JPH0470655B2 (ja) | ||
JPH03129536A (ja) | ブレークアドレス検出装置 | |
JPS62165246A (ja) | パフオ−マンスアナライザ処理方式 | |
JPH04160655A (ja) | 例外検出方式 | |
JPH02281349A (ja) | マイクロコンピュータ | |
JPH01207850A (ja) | 記憶制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980428 |