JP2796162B2

JP2796162B2 - 命令処理方法

Info

Publication number: JP2796162B2
Application number: JP2040423A
Authority: JP
Inventors: 宏樹市村; 泰造佐藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-02-21
Filing date: 1990-02-21
Publication date: 1998-09-10
Anticipated expiration: 2013-09-10
Also published as: JPH03242744A

Description

【発明の詳細な説明】［概要］ CPUと、該CPUによって使用される読み書き可能なメモ
リ、いわゆるRAMとを設けてなるシステムにおける命令
処理方法に関し、前記CPUの前記RAMに対するアクセス要求がリード・モ
ディファイ・ライト命令、即ち、読出し、値の更新、書
込みを一連として実行するためであって、かつ、書込み
先アドレスが複数にわたり、しかも、このリード・モデ
ィファイ・ライト命令が書込み先アドレスに読出し先ア
ドレスを含んでおり、この読出し先アドレスに書き込ん
だ後、他の書込み先アドレスに書込みを行うという内容
である場合、他の書込み先につき、リング・エラーが発
生した場合においても、エラー処理プログラムの実行
後、命令の再実行を行うことができると共に、リング・
エラー又はバス・エラーが発生した場合、リング・エラ
ー又はバス・エラーの種類に適合したエラー処理プログ
ラムを直ちに実行できるようにしたことを目的とし、前記CPUの前記メモリに対するアクセス要求が、読出
し、値の更新、書込みという一連の動作を行うためであ
って、かつ、書込み先アドレスが複数にわたる場合、こ
れら書込み先アドレスのリング保護チェックを前記書込
みに先行して行うと共に、前記CPU内に、前記CPUの前記
メモリに対するアクセス要求が書込みか否かを表示する
ほか、バス・エラーが書込み動作時に発生したか否かを
表示するレジスタを設け、リング・エラー又はバス・エ
ラーが発生した場合、前記レジスタを参照して、実行す
べきエラー処理プログラムの種類を決定する。

［産業上の利用分野］本発明は、CPU（central processing unit）と、該CP
Uによって使用される読み書き可能なメモリ、いわゆるR
AM（random access memory）とを設けてなるシステムに
おける命令処理方法に関する。

［従来の技術］例えば、第４図は、この種、システムの要部を示すブ
ロック図であって、図中、１はCPU、２はCPU1内に設け
られたアドレス変換バッファ（以下、TLB［translation
−lookaside buffer］という）、３はRAM、４はアドレ
ス・バス、５は双方向性のデータ・バスであって、TLB2
は、第５図にその概念図を示すように、論理アドレス用
のTLB2aと、物理アドレス用のTLB2bとを設けて構成され
ている。

かかるシステムにおいて、CPU1がRAM3をアクセスする
際に動的アドレス変換（DAT）を行うモードである場
合、論理アドレス（仮想アドレス）から物理アドレス
（実アドレス）への変換を行った時の変換対は、TLB2に
登録され、以後、同じ論理アドレスについての物理アド
レスへの変換は、このTLB2を参照することにより行われ
る。

ここに近年、TLB2に代わって、第６図にその概念図を
示すようなTLBが提案されている。このTLB6は、TLB2と
同様に、論理アドレス用のTLB6a及び物理アドレス用のT
LB6bを設けるが、論理アドレス用のTLB6aには論理アド
レスのほか、リング保護情報、即ち、そのアドレスが、
スーパバイザ・プログラム、管理プログラム、サブシス
テム・プログラム、ユーザ・プログラム等、いかなる階
層のプログラムに属しているのかを示す情報をも併せて
登録しようとするものである。

これは、CPU1がRAM3にアクセスする場合、このTLB6を
参照してリング保護チェック（その時点で走行している
プログラムのリングレベルからアクセスできるアドレス
であるか否かのチェック）を行い、アクセス不可である
場合にはリング・エラーとして、所定のエラー処理プロ
グラムを実行しようとするものである。即ち、読出し時
においてリング・エラーが発生したのであれば、リード
・リング・エラー処理プログラムを実行し、書込み時に
おいてリング・エラーが発生したのであれば、ライト・
リング・エラー処理プログラムを実行しようとするもの
である。

この命令処理方法につき、例を挙げて、更に説明すれ
ば、例えば、CPU1のRAM3に対するアクセス要求が「RAM3
中、０番地のデータを取り出し、これをCPU1中の或るレ
ジスタに書き込め」という命令の実行のためであったと
すると、データの読出し時に０番地につきリング保護チ
ェックを行い、アクセス可（読出し可）であれば、０番
地のデータを読出し、命令の実行が行われる。他方、ア
クセス不可（読出し不可）である場合には、データの読
出しは行われず、リード・リング・エラー処理プログラ
ムが実行され、その後、命令の再実行が行われる。

また、例えば、CPU1のRAM3に対するアクセス要求が
「CPU1中の或るレジスタに格納されているデータをRAM3
中、０番地に書込め」という命令の実行のためであった
とすると、書込む前に０番地につきリング保護チェック
を行い、アクセス可（書込み可）であれば、０番地に対
するデータの書込みが行われる。他方、アクセス不可
（書込み不可）である場合には、この命令の実行は行わ
れず、ライト・リング・エラー処理プログラムが実行さ
れ、その後、命令の再実行が行われる。

また、命令の中には、いわゆるリード・モディファイ
・ライト（read modify write）命令と称されるものが
ある。RAM3に対するアクセスが、読出し、値の更新、書
込みという一連の動作で行われるものである。例えば、
「RAM3中、０番地のデータを読出す。RAM3中、１番
地のデータを読出す。０番地のデータを１番地のデー
タで割る。商をRAM3中、１番地に格納する。余りを
RAM3中、２番地に格納する」という命令の場合である。

かかるリード・モディファイ・ライト命令を処理する
場合、従来の命令処理方法においては、読出し時に０番
地及び１番地のリング保護チェックを行い、その後、書
込み前に２番地のリング保護チェックを行っていた。こ
こに、１番地については、読出し時に既にリング保護チ
ェックを行っているので、読出し可の場合は書込みも可
という原則に従って、書込み前に再びリング保護チェッ
クを行うことはない。換言すれば、仮に、書込み先が０
番地及び１番地以外であれば、全ての書込み先につき、
書込み前にリング保護チェックが行われる。このよう
に、従来の命令処理方法においては、原則として、読出
し時及び書込み前に当該アドレスにつきリング保護チェ
ックを行っていた。

ところで、前例において、０番地、１番地及び２番地
がすべてアクセス可であれば、なんら問題は生じない。
即ち、０番地及び１番地のデータの読出し時に行われる
リング保護チェックにおいてリング・エラーは生じない
ので、０番地のデータ及び１番地のデータの順にデータ
は読み出され、０番地のデータを１番地のデータで割る
演算が行われ、その商が１番地に書き込まれる。次に、
２番地のリング保護チェックが行われる。この場合、ア
クセス可であることが確認されるので、割り算の結果の
うちの余りが２番地に書き込まれる。このようにして、
命令は問題なく処理される。

［発明が解決しようとする課題］しかしながら、前例において、例えば、０番地及び１
番地がアクセス可であっても、２番地がアクセス不可の
場合には、次のような不都合が発生してしまう。

即ち、この場合、２番地のリング保護チェックが行わ
れたときに、２番地につきリング・エラーが発生する
が、このとき、既に、１番地のデータは書換えられてし
まっているので、ライト・リング・エラー処理プログラ
ムを実行したとしても、命令の再実行を行うことができ
ないという不都合が発生してしまう。

このように、従来の命令処理方法においては、CPU1の
RAM3に対するアクセス要求がリード・モディファイ・ラ
イト命令を実行するためであって、かつ、書込み先アド
レスが複数にわたる場合においても、読出し時及び書込
み前に、当該アドレスにつきリング保護チェックを行う
ようにしているため、実行しようとするリード・モディ
ファイ・ライト命令が書込み先アドレスに読出し先アド
レスを含んでおり、この読出し先アドレスに書き込んだ
後、他の書込み先アドレスに書込みを行うという内容で
ある場合、他の書込み先アドレスにつき、リング・エラ
ーが発生した場合、命令の再実行を行うことができなく
なってしまう場合があるという問題点があった。

また、例えば、第７図に示すように、CPU1のほか、補
助用のCPU7がアドレス・バス４及びデータ・バス５に接
続されている場合において、CPU1のRAM3に対するアクセ
ス要求に対して、リング・エラーが発生しなかったとし
ても、実際にアドレス・バス４をアクセスした場合に、
CPU7がアドレス・バス４を使用していたために、いわゆ
るバス・エラーが発生してしまうという場合があった。

本発明は、かかる点に鑑み、CPUと、CPUによって使用
されるRAMとを設けてなるシステムにおいて、CPUのRAM
に対するアクセス要求がリード・モディファイ・ライト
命令を実行するためであって、かつ、書込み先アドレス
が複数にわたり、しかも、このリード・モディファイ・
ライト命令が書込み先アドレスに読出し先のアドレスを
含んでおり、この読出し先アドレスに書き込んだ後、他
の書込み先のアドレスに書込みを行うという内容である
場合、他の書込み先につき、リング・エラーが発生した
場合においても、エラー処理プログラムの実行後、命令
の再実行を行うことができると共に、リング・エラー又
はバス・エラーが発生した場合、リング・エラー又はバ
ス・エラーの種類に適合したエラー処理プログラムを直
ちに実行することができるようにした命令処理方法を提
供することを目的とする。

［課題を解決するための手段］本発明の命令処理方法は、CPUと、該CPUによって使用
される読み書き可能なメモリとを設けてなるシステムに
おいて、前記CPUの前記メモリに対するアクセス要求
が、続出し、値の更新、書込みという一連の動作を行う
ためであって、かつ、書込み先アドレスが複数にわたる
場合、これら書込み先アドレスのリング保護チェックを
前記書込みに先行して行うと共に、前記CPU内に、前記C
PUの前記メモリに対するアクセス要求が書込みか否かを
表示するほか、バス・エラーが書込み動作時に発生した
か否かを表示するレジスタを設け、リング・エラー又は
バス・エラーが発生した場合、前記レジスタを参照し
て、実行すべきエラー処理プログラムの種類を決定す
る、というものである。

［作用］本発明の命令処理方法によれば、CPUのRAMに対するア
クセス要求がリード・モディファイ・ライト命令を実行
するためであって、かつ、書込み先アドレスが複数にわ
たり、しかも、このリード・モディファイ・ライト命令
が書込み先アドレスに読出し先のアドレスを含んでお
り、この読出し先アドレスに書き込んだ場合、他の書込
み先のアドレスに書込みを行うという内容である場合に
おいて、前記他の書込み先につき、リング・エラーが発
生したとしても、この時点では、読出し先でもある書込
み先アドレスは、書き換えられておらず、書き込まれる
前のデータを保持しているので、エラー処理プログラム
の実行後、命令の再実行を行うことができる。

また、前記CPU内に、前記CPUの前記メモリに対するア
クセス要求が書込みか否かを表示するほか、バス・エラ
ーが書込み動作時に発生したか否かを表示するレジスタ
を設け、リング・エラー又はバス・エラーが発生した場
合、前記レジスタを参照して、実行すべきエラー処理プ
ログラムの種類を決定する、とされているので、リング
・エラー又はバス・エラーが発生した場合、リング・エ
ラー又はバス・エラーの種類に適合したエラー処理プロ
グラムを直ちに実行することができる。

［実施例］以下、第１図ないし第３図を参照して、本発明の一実
施例につき説明する。なお、第１図において、第４図、
第６図、第７図に対応する部分には同一符号を付し、そ
の重複説明は省略する。

第１図は本発明による命令処理方法の一実施例が適用
されるシステムの要部を示すブロック図であって、８は
CPUである。このCPU8は、命令デコーダ９、プログラム
・カウンタ10、アドレス変換部11、TLB6、メモリ管理制
御部12、バス監視回路13、RD生成回路14、RDレジスタ15
等を設けて構成されている。

ここに、RDレジスタ15は、１ビットのレジスタであっ
て、命令デコーダ９が命令をデコードした結果、その命
令がRAM3に対するアクセスを含むものである場合に、そ
のアクセスが「読出し」のためか、「書込み」のため
か、「読出し、値の更新、書込み」のためかを表示する
ほか、バス・エラーが発生した場合に、そのバス・エラ
ーが読出し時に起きたものか、書込み時に起きたものか
を表示し、リング保護チェックにおいて、リング・エラ
ーが生じた場合、又は、バス・エラーが発生した場合
に、いかなる種類のエラー処理プログラムを選択すべき
かを決定できるようにするために設けられたものであ
る。本実施例では、後述するように、CPU8のRAM3に対す
るアクセス要求が「読出し」又は「読出し、値の更新、
書込み」の命令を実行するためである場合は論理「１」
が設定され、「書込み」のためである場合には論理
「０」が設定される。また、書込み時にバス・エラーが
発生したときは、論理「０」が設定され、読出し時にバ
ス・エラーが発生したときは、論理「１」が設定され
る。かかるRDレジスタ15に設定される論理値はRD生成回
路14によって生成される。

第２図はRD生成回路14を示し、このRD生成回路14は、
NOT回路16、AND回路17及びNOR回路18を設けて構成され
ており、メモリ管理制御部12からRD信号及びWTCHK信号
が供給され、バス監視回路13からはBERR信号が供給され
るようになされている。

ここに、RD信号及びWTCHK信号の論理値は、命令デコ
ーダ９が命令をデコードした結果に基づいて決定され
る。本実施例では、RD信号はRAM3へのアクセス要求が
「読出し」及び「読出し、値の更新、書込み」を行うた
めである場合は、論理「１」、「書込み」を行うためで
ある場合は論理「０」とされる。また、WTCHK信号は、R
AM3へのアクセス要求が「読出し」及び「読出し、値の
更新、書込み」を行うためである場合は、論理「０」、
「書込み」を行うためである場合は論理「１」とされ
る。

また、バス監視回路13は、BERR信号を生成するが、RA
M3への書込み時に、バス・エラーが発生した場合は論理
「１」、その他の場合は論理「０」とされる。

したがって、RD信号の論理値、WTCHK信号の論理値、B
ERR信号の論理値、RDレジスタ15に設定される論理値と
の関係は、表−１に示すようになる。

次に、第３図を参照して、本実施例の命令処理方法に
ついて説明する。

第３図は本実施例の命令処理方法を示すフローチャー
トであって、本実施例においては、まず、命令デコーダ
９において、命令のデコードが行われる（ステップS
1）。次に、このデコード結果がメモリ管理制御部12に
転送され、このメモリ管理制御部12において、命令の内
容がRAM3からのデータの読出しか否かが判断される（ス
テップS2）。このとき、命令の内容がRAM3からのデータ
の読出しであれば、RD信号の論理値が「１」、WTCHK信
号の論理値が「０」とされて、RDレジスタ15には、論理
「１」が書き込まれる（ステップS3）。

他方、ステップS2において、命令の内容がRAM3からの
データの読出しでないと判断された場合は、RAM3に対す
るデータの書込みであるか否か（「書込み」か、「読出
し−値の更新−書込み」か）が判断され（ステップS
4）、書込みでない場合（「読出し−値の更新−書込
み」の場合）には、RD信号が論理「１」、WTCHK信号が
論理「０」とされて、RDレジスタ15には論理「１」が書
き込まれる（ステップS3）。

他方、ステップS4において、命令の内容がRAM3に対す
るデータの書込みと判断された場合には、RD信号が論理
「０」、WTCHK信号が論理「１」とされて、RDレジスタ1
5には論理「０」が書き込まれる（ステップS5）。

次に、メモリ管理制御部12において、リング保護チェ
ックが行われる（ステップS6）。ここに、リング・エラ
ーが発生しなかった場合には、RAM3に対してアクセスが
行われる（ステップS7）。ここに、ステップS8におい
て、バス・エラーが発生しなければ、命令は通常通りに
処理される（ステップS9）。

他方、ステップS6において、リング・エラーが発生し
た場合には、その旨がメモリ管理制御部12から命令デコ
ーダ９に通知され、ここに、命令デコーダ９はRDレジス
タ15を参照する（ステップS10）。このとき、RDレジス
タ15の値が論理「１」の場合は、命令デコーダ９は、プ
ログラム・カウンタ10に対してリード・リング・エラー
処理プログラムの先頭アドレスを指示する。この結果、
リード・リング・エラー処理プログラムが実行された
（ステップS11）、その後、処理動作はステップS6に戻
る。また、RDレジスタ15の値が論理「０」の場合は、命
令デコーダ９はプログラム・カウンタ10に対してライト
・リング・エラー処理プログラムの先頭アドレスを指示
する。この結果、ライト・リング・エラー処理プログラ
ムが実行され（ステップS12）、その後、動作はステッ
プS6に戻る。

これに対して、ステップS6において、バス・エラーが
発生した場合、このバス・エラーがRAM3への書込み時に
発生した場合には、BERR信号の論理値は「１」とされ、
RAM3からの読出し時に発生した場合には、BERR信号の論
理値は「０」に維持される（ステップS13）。この結
果、RAM3に対するアクセス要求が「読出し」を行うため
である場合において、RAM3からの読出し時にバス・エラ
ーが発生した場合には、RDレジスタ15の値は「１」に維
持される。また、RAM3に対するアクセス要求が「書込
み」を行うためである場合において、RAM3への書込み時
にバス・エラーが発生した場合には、RDレジスタ15の値
は「０」に維持される。また、RAM3に対するアクセス要
求が「読出し、値の更新、書込み」を行うためである場
合において、RAM3からの読出し時にバス・エラーが発生
した場合には、RDレジスタ15の値は「１」に維持され
る。また、RAM3に対するアクセス要求が「読出し、値の
更新、書込み」を行うためである場合において、RAM3へ
の書込み時にバス・エラーが発生した場合には、RDレジ
スタ15の値は「１」から「０」に変化することになる。

ここに、ステップS8において、バス・エラーが発生し
た場合には、その旨がバス監視回路13から命令デコーダ
９に通知され、命令デコーダ９はRDレジスタ15を参照す
る（ステップS13）。このとき、RDレジスタ15の値が論
理「１」の場合は、命令デコーダ９は、リード・バス・
エラー処理プログラムの先頭アドレスをプログラム・カ
ウンタ10に指示する。この結果、リード・バス・エラー
処理プログラムが実行され（ステップS15）、その後、
処理動作はステップS8に戻る。また、RDレジスタ15の値
が論理「０」の場合は、命令デコーダ９は、ライト・バ
ス・エラー処理プログラムの先頭アドレスをプログラム
・カウンタ10に指示する。この結果、ライト・バス・エ
ラー処理プログラムが実行され（ステップS16）、その
後、処理動作はステップS8に戻る。

このように、本実施例の命令処理方法においては、CP
U8がRAM3に対してリード・モディファイ・ライト命令を
行う場合、即ち、読出し、値の更新、書込みという一連
の動作を行う場合、書込みに先行して、書込み先アドレ
スのリング保護チェックを行うようにしている（ステッ
プS2、S4）。

したがって、デコードした命令の内容が、前例で述べ
たように、例えば、「RAM3中、０番地のデータを読出
す。RAM3中、１番地のデータを読出す。０番地のデ
ータを１番地のデータで割る。商をRAM3中、１番地に
格納する。余りをRAM3中、２番地に格納する」という
命令であって、かつ、０番地及び１番地がアクセス可
で、２番地がアクセス不可の場合においても、命令が通
常に処理される前に、即ち、RAM3に書込が行われる前
に、リング保護チェックが行われるので（ステップS
6）、この段階で、２番地に書込みが不可であることが
確認される（ステップS6でYESの場合）。

そして、本実施例においては、RDレジスタ15によっ
て、いかなるアクセス要求の場合にリング・エラーが発
生したかを判定することができるので、必要なリング・
エラー処理プログラムを直ちに実行することができる
（ステップS11、S12）。

また、本実施例においては、バス・エラーが発生した
場合、RDレジスタ15によって、書込み時に発生したか、
読出し時に発生したかが判明するので、必要なエラー処
理プログラムを直ちに実行することができる。（ステッ
プS15、S16）。

［発明の効果］本発明によれば、CPUと、該CPUによって使用されるRA
Mとを設けてなるシステムにおいて、前記CPUの前記RAM
に対するアクセス要求がリード・モディファイ・ライト
命令を実行するためであって、かつ、書込み先アドレス
複数にわたり、しかも、このリード・モディファイ・ラ
イト命令が書込み先アドレスに読出し先のアドレスを含
んでおり、この読出し先アドレスに書き込んだ後、他の
書込み先のアドレスに書込みを行うという内容である場
合において、前記他の書込み先につき、リング・エラー
が発生したとしても、この時点では、読出し先でもある
書込み先アドレスは、書き換えられておらず、書き込ま
れる前のデータを保持しているので、エラー処理プログ
ラムの実行後、命令の再実行を行うことができる。

また、前記CPU内に、前記CPUの前記メモリに対するア
クセス要求が書込みか否かを表示するほか、バス・エラ
ーが書込み動作時に発生したか否かを表示するレジスタ
を設け、リング・エラー又はバス・エラーが発生した場
合、前記レジスタを参照して、実行すべきエラー処理プ
ログラムの種類を決定する、とされているので、第１の
発明が奏する効果のほか、リング・エラー又はバス・エ
ラーが発生した場合、リング・エラー又はバス・エラー
の種類に適合したエラー処理プログラムを直ちに実行す
ることができるという効果が得られる。

【図面の簡単な説明】

第１図は本発明による命令処理方法の一実施例が適用さ
れるシステムの要部を示すブロック図、第２図はRD生成回路を示す回路図、第３図は本発明による命令処理方法の一実施例を示すフ
ローチャート、第４図はCPUとRAMとの接続を示すブロック図、第５図はTLBの一例を示す概念図、第６図はTLBの他の例を示す概念図、第７図はバス・エラーを説明するためのブロック図であ
る。１、７、８……CPU ２、６……TLB ３……RAM ４……アドレス・バス５……データ・バス 14……RD生成回路 15……RDレジスタ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 12/14

Claims

(57)【特許請求の範囲】

【請求項１】CPUと、該CPUによって使用される読み書き
可能なメモリとを設けてなるシステムにおいて、前記CPUの前記メモリに対するアクセス要求が、続出
し、値の更新、書込みという一連の動作を行うためであ
って、かつ、書込み先アドレスが複数にわたる場合、こ
れら書込み先アドレスのリング保護チェックを前記書込
みに先行して行うと共に、前記CPU内に、前記CPUの前記メモリに対するアクセス要
求が書込みか否かを表示するほか、バス・エラーが書込
み動作時に発生したか否かを表示するレジスタを設け、
リング・エラー又はバス・エラーが発生した場合、前記
レジスタを参照して、実行すべきエラー処理プログラム
の種類を決定することを特徴とする命令処理方法。