JPS58154043A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS58154043A JPS58154043A JP57036397A JP3639782A JPS58154043A JP S58154043 A JPS58154043 A JP S58154043A JP 57036397 A JP57036397 A JP 57036397A JP 3639782 A JP3639782 A JP 3639782A JP S58154043 A JPS58154043 A JP S58154043A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- register
- control
- address
- retrial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の対象
本発明はマイクロ命令の障害時のマイクロ命令再試行に
係シ、特に命令もしくはマイクロ命令の再試行用に保持
するデータ量に制約を受ける小型、安価な処理装置に関
する゛ものである。
係シ、特に命令もしくはマイクロ命令の再試行用に保持
するデータ量に制約を受ける小型、安価な処理装置に関
する゛ものである。
従来技術 ′
従来の処理装置では、マイクロ命令の再試行を可能とす
るため、処理装置の動作は単一のマイクロ命令で完了す
る必要があった。このことは、現在実行しているマイク
ロ命令の次に実行するマイクロ命令、もしくは直前に実
行したマイクロ命令との関連をもてないことを意味する
。
るため、処理装置の動作は単一のマイクロ命令で完了す
る必要があった。このことは、現在実行しているマイク
ロ命令の次に実行するマイクロ命令、もしくは直前に実
行したマイクロ命令との関連をもてないことを意味する
。
主記憶装置へのデータ書込みを例にとると、第１マイク
ロ命令で主記憶装置アドレス、及び書込みを指示する。
ロ命令で主記憶装置アドレス、及び書込みを指示する。
第２、及び第５で主記憶装置に書込むデータを主記憶装
置に演算部よシ転送するとすれば、主記憶装置への書込
み指示は第５マイクロ命令を実行した時点以後でしか行
なうことができ−ない。
置に演算部よシ転送するとすれば、主記憶装置への書込
み指示は第５マイクロ命令を実行した時点以後でしか行
なうことができ−ない。
なぜならば、第１マイクロ命令で主記憶装置に起動を行
ない、データは２サイクル後に主記憶装置に転送すると
した時、第２のマイクロ命令でマイクロ命令障害が発生
し、マイクロ命令再試行を行なうと、主記憶装置への起
動はすでに行なわれておシ、誤まったデータを誉込むこ
とになる。
ない、データは２サイクル後に主記憶装置に転送すると
した時、第２のマイクロ命令でマイクロ命令障害が発生
し、マイクロ命令再試行を行なうと、主記憶装置への起
動はすでに行なわれておシ、誤まったデータを誉込むこ
とになる。
このような問題があるため、主記憶装置への起動は主記
憶制御部への演算部からの転送が終了してから行なう必
要があったため、主記憶装置のアクセスが遅れる欠点が
あった。
憶制御部への演算部からの転送が終了してから行なう必
要があったため、主記憶装置のアクセスが遅れる欠点が
あった。
発明の目的
本発明の目的は、命令再試行の為のデータ保持等の物量
を増加することなく、処理装置の信頼度に占める比率の
大きい制御記憶装置の再試行を可能とする情報処理装置
を提供することにある。
を増加することなく、処理装置の信頼度に占める比率の
大きい制御記憶装置の再試行を可能とする情報処理装置
を提供することにある。
命令もしくはチェックポイント再試行を行な：１
う為のデータ、スティタス保持論理を物理的、価格的制
約から持つことのできない処理装置において信頼度を向
上させるにはマイクロ命令での再試行が効果がある。し
かし、マイクロ命令再試行は全アドレスで可能ではない
。その為アドレス対応にマイクロ命令再試行を制御する
情報を用意し、上記問題を解決した。
約から持つことのできない処理装置において信頼度を向
上させるにはマイクロ命令での再試行が効果がある。し
かし、マイクロ命令再試行は全アドレスで可能ではない
。その為アドレス対応にマイクロ命令再試行を制御する
情報を用意し、上記問題を解決した。
発明の実施例
本発明の一実施例を図にょシ説明する。
制御記憶装置３はマイクｑ命令部３１と再試行制御部３
２とに分かれ、読み出したデータはマイクロ命苓レジス
タ４に格納し、処理装置の制゛御を行なう。マイクロ命
令レジスタもマイクロ命、傘部４１、及び再試行制御部
４２に分割される。マイクロ命令の実行は制御記憶アド
レスレジスタ１ノ示スアトレスの制御記憶装置３をアク
セスしデータをマイクロ命令レジスタ４にセットし処理
装置を制御する。またマイクロ命令レジスタ４の一部は
制御記憶アドレスレジスタ１に送うれ次に実行するマイ
：：クロ命令アドレスを生成する。
２とに分かれ、読み出したデータはマイクロ命苓レジス
タ４に格納し、処理装置の制゛御を行なう。マイクロ命
令レジスタもマイクロ命、傘部４１、及び再試行制御部
４２に分割される。マイクロ命令の実行は制御記憶アド
レスレジスタ１ノ示スアトレスの制御記憶装置３をアク
セスしデータをマイクロ命令レジスタ４にセットし処理
装置を制御する。またマイクロ命令レジスタ４の一部は
制御記憶アドレスレジスタ１に送うれ次に実行するマイ
：：クロ命令アドレスを生成する。
マイクロ命令レジスタにセットシたマイクロ命令はチェ
、り回路５で障害の有無を検査する。
、り回路５で障害の有無を検査する。
一般にはパリティチェックで検査するが他の方法でも喪
い。−害を検出すると、演算部に対し現在マイクロ命令
レジスタに格納１ているマイクロ命、令に障害がある事
を通知し、そのマイクロ命令で指示される演算結果の更
新を抑止する。
い。−害を検出すると、演算部に対し現在マイクロ命令
レジスタに格納１ているマイクロ命、令に障害がある事
を通知し、そのマイクロ命令で指示される演算結果の更
新を抑止する。
またチェック回路５の出力はマイクロ命令再試行制御部
６に送り、マイクロ命令再実行制御部４２の出力と論理
積をとシ、共に％１１の時マイクロ命令再試行を行なう
。マイクロ命令再試行は制御記憶アドレスレジスタディ
レィに保持している障害アドレスの内容を制御記憶アド
レスレジスタ１にセットシ、障害マイクロ命令を再度実
行する。
６に送り、マイクロ命令再実行制御部４２の出力と論理
積をとシ、共に％１１の時マイクロ命令再試行を行なう
。マイクロ命令再試行は制御記憶アドレスレジスタディ
レィに保持している障害アドレスの内容を制御記憶アド
レスレジスタ１にセットシ、障害マイクロ命令を再度実
行する。
この実施例では制御記憶装置の再読み出しのみ行なって
いるが、再試行制御部３２にハミングコード等を格納し
訂正してから再試行することも可能である。
、また制御記憶装置３の再試行制御部３２
を省略し外部記憶装置（フロ、ピディスク等）にマイク
ロ命令と共に記憶し、障害アドレスもしくは障発明の、
効果 本発明によれば、連続する複数、のマイクロ命令で１処
理単位の動作を制御する処理装置におい、てもマイクロ
命令再試灯を可能とすることができる。処理装置の信頼
度に占める。制御記憶装置の比率は大きく、マイクロ命
令再試行を、・可能とすることは命令再試行、チェ、ク
ポイント再試行の為のデータ保持等を持つ処理装置と同
勢の信頼度を確保することができる。
いるが、再試行制御部３２にハミングコード等を格納し
訂正してから再試行することも可能である。
、また制御記憶装置３の再試行制御部３２
を省略し外部記憶装置（フロ、ピディスク等）にマイク
ロ命令と共に記憶し、障害アドレスもしくは障発明の、
効果 本発明によれば、連続する複数、のマイクロ命令で１処
理単位の動作を制御する処理装置におい、てもマイクロ
命令再試灯を可能とすることができる。処理装置の信頼
度に占める。制御記憶装置の比率は大きく、マイクロ命
令再試行を、・可能とすることは命令再試行、チェ、ク
ポイント再試行の為のデータ保持等を持つ処理装置と同
勢の信頼度を確保することができる。
つまシ、一定の信頼度を保ち、性能の向上及び物量を少
なくすることができる。
なくすることができる。
図は本発明の一実施例の処理装置の制御記憶部のブロッ
ク図である。 １・・・制御記憶アドレスレジスタ、 ２・・・制御記憶アドレスレジスタディレィ、３・・・
制御記憶、 ５１・・・マイクロ命令部、 ３２・・・再試行制御部、 ４・・・・・マイクロ命令レジスタ、 ４１・・・マイクロ命令部、 ４２・・・再試行制御部、 ５・・・チェック回路、 ６・・・マイクロ命令再試行制御部。
ク図である。 １・・・制御記憶アドレスレジスタ、 ２・・・制御記憶アドレスレジスタディレィ、３・・・
制御記憶、 ５１・・・マイクロ命令部、 ３２・・・再試行制御部、 ４・・・・・マイクロ命令レジスタ、 ４１・・・マイクロ命令部、 ４２・・・再試行制御部、 ５・・・チェック回路、 ６・・・マイクロ命令再試行制御部。
Claims (1)
- ｔ マイクロプログラムで制御し、連続する複数のマイ
クロ命令で演算を制御する処理装置に於て、前記マイク
ロ命令を格納する記憶装置よりマイクロ命令を読み出し
た時にチェックする機能と、上記障害検出時にそのマイ
クロ命令で指示される演算結果の更新を抑止する手段と
、障害マイクロ命令アドレスを保持する手段と、全ての
マイクロ命令アドレスに対応してマイク党命令再試行可
能であるかを識別する情報を格納する手段を持ち、連続
する複数のマイクロ命令で演算を行なっている個所では
再試行制御ビ、トを再試行不可能とし、千の他の個所は
再試行可能とすること−により、再試行制御ビットを判
定してマイクロ命令再試行を行なうことを特徴とする情
報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57036397A JPS58154043A (ja) | 1982-03-10 | 1982-03-10 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57036397A JPS58154043A (ja) | 1982-03-10 | 1982-03-10 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58154043A true JPS58154043A (ja) | 1983-09-13 |
Family
ID=12468713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57036397A Pending JPS58154043A (ja) | 1982-03-10 | 1982-03-10 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58154043A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0178670A2 (en) * | 1984-10-19 | 1986-04-23 | Bull HN Information Systems Inc. | Control store memory read error resiliency method and apparatus |
| JPH05210527A (ja) * | 1991-08-29 | 1993-08-20 | Internatl Business Mach Corp <Ibm> | 再試行及びチェックポイント設定によるエラー回復装置及び方法 |
| JPH05241871A (ja) * | 1992-02-26 | 1993-09-21 | Nec Corp | 情報処理装置 |
| JP2003015956A (ja) * | 2001-07-03 | 2003-01-17 | Nec Corp | 障害回復機能を備えたキャッシュシステムとそのキャッシュ制御方法 |
-
1982
- 1982-03-10 JP JP57036397A patent/JPS58154043A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0178670A2 (en) * | 1984-10-19 | 1986-04-23 | Bull HN Information Systems Inc. | Control store memory read error resiliency method and apparatus |
| JPH05210527A (ja) * | 1991-08-29 | 1993-08-20 | Internatl Business Mach Corp <Ibm> | 再試行及びチェックポイント設定によるエラー回復装置及び方法 |
| JPH05241871A (ja) * | 1992-02-26 | 1993-09-21 | Nec Corp | 情報処理装置 |
| JP2003015956A (ja) * | 2001-07-03 | 2003-01-17 | Nec Corp | 障害回復機能を備えたキャッシュシステムとそのキャッシュ制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4044337A (en) | Instruction retry mechanism for a data processing system | |
| US4524415A (en) | Virtual machine data processor | |
| US4053752A (en) | Error recovery and control in a mass storage system | |
| US3800294A (en) | System for improving the reliability of systems using dirty memories | |
| US4493035A (en) | Data processor version validation | |
| EP0217068A2 (en) | Method of emulating the instructions of a target computer | |
| JPH0581935B2 (ja) | ||
| US4488228A (en) | Virtual memory data processor | |
| US3624616A (en) | Dynamic allocation of multidimensional array memory space | |
| JPS58154043A (ja) | 情報処理装置 | |
| US4985826A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| IE61306B1 (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| JPS6319058A (ja) | メモリ装置 | |
| JP3130798B2 (ja) | バス転送装置 | |
| EP0128353A2 (en) | Error recovery of non-store-through cache | |
| JPH0690683B2 (ja) | マルチプロセッサシステムの障害処理方式 | |
| JP2796162B2 (ja) | 命令処理方法 | |
| JP3009168B2 (ja) | データ処理装置 | |
| JPS6161419B2 (ja) | ||
| JPS6044709B2 (ja) | バツフアリトライ方式 | |
| JPS626341A (ja) | 情報処理装置 | |
| JPS58166454A (ja) | デ−タ処理装置 | |
| JPS6332642A (ja) | 情報処理装置 | |
| JPS58186853A (ja) | 初期診断方式 | |
| JPS58140850A (ja) | 命令先読み制御方式 |