JPS58205998A - アクセス例外処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 げ）　発明の技術分野 本発明は、データ処理装置、特にプログラムが格納さ；
しるプログラム領域と、ハードウェアによって１史用さ
れるハードウェア領域とが分割して配置さＡる記憶装置
を有するデータ処理装置におけるアクセス例外処理方式
に関する。

（ｃｌ）従来技術と問題点 プログラムが格納さｎるプログラム領域と、ハードウェ
アによって１更用ざｎるハードウェア領域とが分割して
配置される記僧装置會有するデータ処理ｙ装置に２いて
は、プログ、ラム磯域へ゛ｒアクセスべきところｔ当該
屓域以外の１−所へアクセスが行なわれたり、逆ＶＣ，
ハードウェア領域へｒりでスすべさところｔ当該ｍｌ域
以外の１−δｒヘアクセスか行なわれた９−ｒると、−
動作ｒ生じるので、このような場合はアクセス例外とし
て所要の処理が行なわれる。このアクセス例外処理トシ
て、従来にお匹ては、ハードウェア領域へのアクセス時
におけるアクセス例外発生時と、プログラム領域へのア
クセス時に′＆けるアクセス例外発生時とでそｎぞれ別
個のトラップ処理ルーチン全起動するようにして１．ｚ
ｆｌ−０このため、丙えば当該トラ’ｙブ処理ルーチン
実行用のマイクロプログラム命令アトＶス作成に時間が
かかるなどの難点ケもしていた。

ビ→　発明の目的 本祐明はと記り点を解決し、°アクセス例外処理を迅速
に行なえるよう−こすること全目的とじこいゐ。

に）発明の１成 上占己目的τ達成ｒゐため＆Ｃ杢発明は、プログラムが
格納されるプログラム領域と、ハードウニ゛γによって
使用されるハードウェア領域とが分割して配置さｎる記
憶ｍ１１に自するデータ処理装置に２いて、プログラム
領域の限界アドレス？保持するノ゛ログラム領域限界°
ｒドレスレジスタと、ハードウェア領域の限界γドレス
τ保持するハード１ノエｆ−域限界アドレスノタスタと
、与えられたアドレスとＥ記プログラム領域限界アドレ
スレジスタのピｊ容全比較する第１の比較回路と、与え
らｒＬ＋アドレスとヒ記ハードウェア領域限界アドレス
レンスタの内容を比較するｍにの比較回路と、Ｉｌ：記
ハードウェア領域へのアクセスに指示する情報と１記纂
１υ↓び第２の比較回路の出力とにもとづい゛Ｃヒ記ハ
ードウェア領域へのアクセス時にシＶｆ６’ｆクセス例
外発生とト記プログラム領域へのアクセス時に２けるア
クセス例外発生とｅ区別して当該アクセス例外発生通知
コード金利々に作成する手段と忙もうけ、Ｊ：記アクセ
ス列外発生時においＣ当該アクセス列外発生の種別にＯ
Ｓ　＝＝ゎらず同一のトラヴノ°処８！を起動せしめゐ
こと全特徴とする。

（ホ）発明の実施例 図Ｌ゛よ、本発明によるメｍ１ＨＪｊ）ｙ’−夕処理装
置の賛部ブロック凶であり、図中、ｌは紀ＩＪ［装置。

２は図示しないマイクロプログラム制御部等・）ハード
ウニｒＶＣよって使用され乙ハードウェア頭域。

３はプログラムか俗納さｔＬるプログラム領域、儀はマ
イクロプログラム命令τ保持するマイクロ命令レジスタ
、５は当該時点に２ける記憶装置アクセスがハードウェ
ア頭載に対するものであるか占かｔ指示−ｒるビット情
報（ＩＮ　Ｓ　’ｒ　）、６はア「゛レスレジスタ（Ａ
、＞Ｒ）、フにノ、−ドウニーγ西域の限界アドレス（
６Ｌ）を保持すゐハードウェア領域限界アドレスレジス
タ（ＳＬ　ｄ　）、ｄはプコダラム頃域の限界アドレス
（ｔＬ）を沫待すクプログラム頭Ｍ限界アドレスレジス
メ（Ｐ　Ｌ　＋ｉ　＞、９．１０は比較回路、Ｌ１〜１
４はトラップコード渫持回路、１．５１）ラップ処理回
路、１６．ｌ”ｒよアンドゲート、１８．１９はオアゲ
ー１．２０゜に１＆′Ｘインバータでめる。

実施例の前作は以下コ）通りである。

（１）　　ハードウェア嬢域２へのアクセス時にアクで
ス列外が発生した場合 バー　ド・７エｒ狽城２へのアク−ヒス時には、マイク
ロ直射しタスタ番内のビット１１１％（ＩＩＪｄＴ）３
がイノ状邸とさルていゐ。Ｃのとさ、ｆドレスＬ／／ス
タ０の１ｈ谷がアドレスＵ〜ｉ’Ｌの範−にあルば比＊
Ｘ＋ｍＷ６１１）　ノｄｊ力カ′’　”　、　Ｌｌｔカ
ッチ（ンバーヌにｌ・り出力が′″ｌ”となり、オアゲ
ート五Ｂ、Ｔンドゲート１１に介してトラップコード保
持−路１１倉オン状態にせしめる。

ｔた、ｒドレスレジスタ６の内容か゛アドレスｒ：３Ｌ
工り大であれば比較回路−の出力が１１″、したがって
オｒゲート１８、アンドゲートｌ）を介しｆ　）フラグ
コード保持回ｙＩｉｌτオン状態にせし７めゐ。

一方、アドレスレジスタ０の１５谷がｆ（゛ｖスｋＪＬ
、　ｄ　１．ｌ　（１）通常範囲Ｖこあれば、ｊ６較回
；’６　ｉｔ　、／）　ＩＪｊ力ｒ工”ｏ”＝比軟回路
１０の出力１Ｊ”１”と、ｔす、トフップコー　ド保丁
ｆ回ヌー６１上３ｒＡノ状、１振にせ（２めることはな
い。

（２）グロダフムー域−へＵ）’ｆ）ヒス時に−ポー−
眸−アクセスｉｙＪ外が冗筆（５た鴫６グロダフム楓域
３へりｆクヒス峙には、マ・イクロｍ令レジスタ４内の
ビット清報（ＩＮｄＴ）５がｆフ状態とさｌ〔ている。

このとさ、アドレスレジスタ６の内容がｒド７スＰＬよ
り犬であｔｌば、比較回路１ａの出力が”１”、したが
ってアントゲ−）１６ｉ介してトフノプｊ−ド保持回路
１２２オン状愈とせしめ句。

−Ｊ、アドレスレジスタ６の内容がアトＬ／スＯ〜ｒＬ
の」滋常乾ｄにあｔＬば、比較回路１ａの出力ｒよ“０
′となり、トラップコード昧持回Ｎｒ１に倉オン状態に
せしめることはない。

以Ｆのようにし−Ｃ１いずれかのトラップコード保持回
路の内容が４−ン状態とさ′ｒＬｏと、オアゲ−）１９
を介してトラ、ノブ処理ｌｏｉ路１５が起動さ！し。

当該トラップ処理回路１５はトラップコード積別にかか
わＣンず、図示しないマイクＵプロ／ラム１ヒ・」御メ
モリ内の同一トランプ処理ルーチンγ起動す／）。この
恢、起動σｎ定トラップ処理ルーチンは。

トラップツー１′尿ｊ、シ回路１１〜１４の内容ｒ判定
してＩ’ｌｌ要の処理ケ進めてゆく。

、・よお、トン。ノブ」−ド保持回蹟１．ｓ、１４は。

キー情報にもとづく保護例外等が発生し念場合にオンＫ
ｍとされる回路であり、トラップコード保持回路１１．
１２と同時にオン状態とさｎる場合も壱り傅Φ。

（へ）発明の効果 本発明に工れば、゛ｆアクセス例外発生したとき、その
アクセス例外の橿別毎にトラップ処理ルーナ／ｌもうけ
る必要がなくなり、アクセス例外発生時のトラップ処理
金高連化することが可能となる。

【図面の簡単な説明】

図は本発明による実施例のデータ処理装置の要部プロン
ク図セある。 図中、ｌは１律装置、４はマイクロ命令レジス＋−１ 昇アドレスレジスタ、ａ、１０は比較回路、１１〜１４
はトラヴグコ−ド保持回路、１５はトラヅ／処理回路で
ある。 ン゛　　：

Claims (1)

1. 【特許請求の範囲】 プログラムが格納さｐるプログラム領域と、ハードウェ
   アによって使用されるハードウェア源域とが分割して配
   置される記憶装置紫有するデータ処理装置において、プ
   ログラム領域の限界アドレスｒ保持するプログラム領域
   限界アドレスレジスタと、ハードウェア領域の限界アド
   レスｒ保持するハードウェア領域限界アドレスレジスタ
   と、与エラれたアドレスとＦ記プログラム領域限界アド
   レスレジスタの内容を比較する第１の比較ｔｇ回路と。 与えられたアドレスとヒとハードウェア領域限界アドレ
   スレジスタの内容を比較する第２の比軟回路と、上記ハ
   ードウェア領域へのアクセス？ｉｌ−指示する情報と上
   記第１訃よび第２の比奴回路の出力とにもとづいてト記
   ノ・−ドウエア領域へのアクセス時に２けるアクセス例
   外発生と上記プログラム領域へのアクセス時におけるア
   クセス例外発生と全区別して当該アクセス例外発生通知
   コード旬別々に作収する手段と金もうけ、Ｅ記アクセス
   例外元生時において当該アクセス例外発生の種別にかか
   わらず同一のトラップ処理を起動せしめることｔ物像と
   する一ｒアクセス例外処理方式