JPS60128546A - 主記憶制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明−は、主記憶制御装置に係り、特に主記憶装置の
一部を、通常のプログラム以外で使用１−る目的の為に
割当てることかできるようｆｆ１ｌＪ　＃する主記憶制
御装置に関する。

ｒ従来技術〕 近年、データ処理装置の実装可能な主記憶容量は、半導
体技術の進歩により飛躍的に増大し。

比較的小型なデータ処理装置においても、数メガバイト
の主記憶実装容量７持つものが少なくない。

こうしたなかで、主記憶装置の利用方法も従来にはなか
った利用方法が考えられてきている。

例えば、主記憶の一部分をハードウェア専用領域として
割当て、一般のソフトウェアからはアクセスできないよ
うな領域？持つことがある。

このような領域は、ハードウェアの制御情報、障害ロギ
ングエリアなどとして使用される。こうした領域は、通
常のソフトウェアからはアクセンできず、ハードウェア
により自由にイ史用できる為、ハードウェアの設計に太
ぎな自由度７持たせることができる。例えば、アクセス
に比較的高速性乞要求されないようなレジスタの内容ヤ
、従来ローカルストレージといった中央処理部内部の高
速メモリに保持していた情報の一部は、こうした主記憶
のハードウェア専用領域に移すことができる。これはハ
ードウェアの物量を減らす上で、非常に大きな効果をも
たらすものである。

あるいは、既存のソフトウェアがそのまま使用できろ新
しいデータ処理装置の設計ケするに際し、ハードウェア
のＲＡＳ（）もｅｌｉａｂｉｌｉｔｙｔＡｖａｉｌａｂ
ｉ　１ｉｔｙ、　５ｅｒｖｉｃｅａｂｉｌｉｔｙ　）　
ｆ向上させるために、障害ロギング情報の充実をさせる
必要がある。しかし、障害ロギングを取得するために主
記憶上に新たな領域を確保することは、既存のソフトウ
ェアの変更なしには、一般に困難である。このような場
合に於いても、上記のようなハードウェア専用領域を設
けることによ一容易に障害ロギング情＠ｉ取得領域乞確
保することができる。

従来、上記のようなハードウェア専用領域を確保する技
術としては、アドレス変換機構ン利用するものが矧られ
ている。アドレス変換機構は、ソフトウェアで意識する
論理アドレス空間と、実際に存在する主記憶の実アドレ
ス空間の対応づけ乞行う機構である。矛１図にこの機構
ン利用して、ハードウェア専用エリアを確保する方法を
示す。

牙１図において、１は論理アドレス空間を示すものであ
り、論理アドレス９間は、通常２゜４にバイト程度の単
位で区切り、これ？ページという。１は０〜（ｎ−１）
の１１ケのページに区切られている。６は実アドレス空
間ケ示すものであり、主記憶装置に実装されている主記
憶容量と同じ大きさを持つ。実アドレス空間をページと
同じ大きさに区切った１つの単位をフレームといい、３
は０〜（ｍ−１）のｍヶのフレームに区切られている。

２はページテーブルであり、これはページとフレームの
対応づけケ行うものであり、ページ数と同じｎヶのエン
トリを持っている。各エントリは、ページと１対１に対
応し、轟該ページが対応づけられているフレームのアド
レスと対応するフレームの有無を判定する為のＶフラグ
乞持っており、■＝００時には対応するフレームか１．
ＣいことＺ示している。

例えは、１１１図で、１−００牙０ベージは、２−００
ページテーブルのエントリにより、３−１の矛１フレー
ムに対応づけられる。１−２０矛２ページは、２−２の
ページテーブルエントリ中の■フラグがＶ＝ｏとなって
いる為、対応するフレームが１．ｃいことを示している
。

このようなアドレス変換機構を有するデータ処理装置で
は、実アドレス空間のい（つかのフレームン、どのペー
ジとも対応づけしないようにすることがｏＪ能である。

例えば、牙１図の３−０矛０フレームを、どのページと
も対応づけしないことができろ。ページテーブルヲ書き
かえるのは、一般にソフトウェアによるが、ページテー
ブルを書かえる命令で、３−０　、ｌ’　０フレームを
対応づけようとした時には、ソフトウェアにエラー乞報
告する様になっていれば、完全にソフトウェアから３−
０矛Ｏフレームを切離すことができる。

このように確保した王ｄ己１惹装置の１つのフレームは
、ハードウェア専用エリアとして使用することかできる
。一般に中央処理部のハードウェアを制御するマイクロ
プログラムは、アドレス変換機構を機能させないように
して、［１，慢、主記憶装置にアクセスでき、以上のよ
うにして確保した領域を自由に使用することができろ。

以上、述べたような方式によって７・−ドウエア専用領
域を確保することができる。然るに、これはアドレス変
換機構の存在乞前提としており、アドレスｆｉ＊１ｆｉ
構のないデータ処理装置では、適用することができない
。

「発明の目的〕 本発明の目的は、アドレス変侯機構ヲ装備しないデータ
処理装置に於いて、主記憶中にノ・−ドウニア専用領域
Ｚ確保する様にした主記憶制イ卸装置ン提供することに
ある。

〔発明の概要］ 本発明は、主記憶をアクセスするアドレス制＃部に、主
ＨＩＴ’　ｔ、＝アクセスアドレスを保持−［るアドレ
スレジスタと、アドレス比較レジスタと、アドレスレジ
スタの値とアドレス比較レジスタの値ン比較するアドレ
ス比較器７設け、アドレス比較レジスタに、（主記憶装
置最大アドレス−Ｎバイト）の値をあらかじめ中央処理
部から設定しておぎ、アドレスレジスタに、アドレス比
＊９Ｌ／ジスタより大きな値がセットされたとき、−ｆ
なわち、アドレス比較レジスタに設定されているアドレ
スより大きなアトルスンアクセスしようとしたときには
、アドレス比較器力）ら、（アドレス比較レジスタ値≦
アドレスレジスタイ直）の信号を発し、これをアドレス
オーツくの信号として、アクセス元の中央処理部に応答
ｆろことにより、ソフトウェアからアクセスできな（・
様なＮバイトの）・−ドウニア専用軍域ン確保するもの
である。尚、ノ・−ドウニア与用工１ノアに対し、中央
処理部マイクロプログラムカ；アクセスする場合には、
アドレス比較器からの判足偏号を抑止するフリップフロ
ップを設け、これをマイクロプログラムか制［有］可能
とすることでアクセスすることか可能となる。

〔発明の実施例〕

以下、本発明の一実施例７矛２図、牙３図１に従って説
明する。

矛２図は、本発明の一夫施例による制御ブロック図乞示
す。この図にお℃１て、１０を土中犬処理部、１１は主
記憶装置であり、１２は主紀１怠アクセスアドレス乞保
持するアドレスレジスタ、１６＆マアドレス比較レジス
タであり、各々アドレスノ＜ス１８．データバス１９ケ
介して、中央処理部１０に接続される。１４はアドレス
比較器であり、入力Ａ、Ｂにはアドレスレジスタ１２．
アドレス比較レジスタ１６が接続され、Ｂ≦Ａの時アド
レス比較レジスタの出刃は“１′となる。１５はフリ゛
ノブ・フロップで、データバス１９乞介して、中央処理
部１０から値をセットすることができる。１６はＡＮＤ
ゲート、１７は（ＪＲゲートである。

アドレス比較レジスタ１６には、′電源投入時、中央処
理部１００マイクロプログラムによって、主記憶装置の
最大アドレス−Ｎバイトの値がセットされる。フリップ
フロップ１５には、同様にしてＪ＋がセントされる。

この状帽でプログラムが動作しはじめろと、命令の実行
にともなって、主記憶装置１１がアクセスされ、アドレ
スレジスタ１２には、主記憶アクセスアドレスがセット
される。

この時、セットされるアクセスアドレスが、アドレス比
較レジスタ１６の値より大きな値の時、アドレス比較器
１４の出力が＋１＋となり、フリップフロップ１５の出
刃がＭｌであることから、ＡＮｌ）ゲート１６の出力が
１”となり、ＯＲゲート１７乞通して中央処理部１０に
接Ｖｔ、される制御信号２０がｌｉ＋となる。このｌｌ
百号は主記憶装置のアドレスオーバによるアクセスエラ
ー信号として使用される為、主記憶装置１１の中で、ア
ドレス比較レジスタ１６にセントされているアドレスか
ら、最大アドレスズでのＮバイトの領域は、プログラム
からはアクセスできないことになり、この領域をハード
ウェア専用領域として使用することができる。

この状態ケ示したの力・、剖・３図であり、主記憶装置
の最大アドレスｆｉν１Ａ、Ｘとし、（ＭＡＸ−Ｎ）ン
アドレス比較Ｖジスタ１３にセントすると、（ＭＡＸ−
Ｎ）〜ＭＡＸまでの領域は、プログラムからは、アクセ
スできず、アクセスエラーとなる。

矛２図のアクセスエラー信号２０は、アドレス比較器１
４の出力信号と主記憶装置の未実装アドレスをアクセス
した時の主ｄピ憶装置からのアクセスエラー信号２１と
、（Ｊｌ（、ケート１７でＯＲされた信号であり、未実
装アドレスアクセス時のにもｆクセスエラーとなるりっ
ばいうまでもない。

以上説明したようにして確保された、ハードウェア専用
領域に、マイクロプログラムがアクセスし、障害ロギン
グ情報の薔込みなどを何う場合には、矛２図のフリップ
フロップ１５Ｙ　’Ｏ’にセントした後に、アクセスす
ればよい。すなわち、この時Ｖこは、アドレス比較レジ
スタの出力は、ＡＮＩ）ゲート１６により、ゲートされ
、アクセスエラー信号２０は１１１とならない。

従って、フリップフロップ１ｂ″ｆｒ：、中央処理部の
状態により、マイクロプログラムで、オン／オフするこ
とにより、任意容量のハードウェア専用領域を上記１．
は装置の最上位部に確保することができろことがわかる
。

また、アドレス比較レジスタ１６．フリップフロップ１
５は、メモリダンプ時に使用するような、特殊なハード
ウェア保守用命令以外の、通常プログラムが使用する命
令からは変更できないようマイクロプログラムで制御す
ることにより、上記ハードウェア専領域を、光音にソフ
トウェアが使用する主記憶領域から隔離づ−ろことがで
きる。更に、本領域の確保にあたって、既存のソフトウ
ェアは、伺の変更もともなわないことは明らかである。

面、本実施例では、入出力制御機構からの主記憶アクセ
スとの関係は猶略したか、人出力制御機構からのアクセ
スに対して、本領域の保護する方法は、矛２図のフリッ
プフロップ１５と同様な方法により、容易に実現可能で
ある。

〔発明の効果〕

本発明によれば、アドレス変換機構ケ持たない、データ
処理装置において、比較的小量のハードウェアを迫力ａ
するだけで、ソフトウェアから全く独立した、任、帳容
菫のノ・−ドウニア専用領域ン上記憶上に確保すること
ができる。更に、本発明なデータ処理装置に適用する上
で、既存のノブドウエアには何ら変更を必要としないと
いう利点がある。

【図面の簡単な説明】

矛１図は、従来技術によるハードウェア専用領域の確保
方法？示す図、矛２図は本発明の一実施例Ｖこある制偵
１ブロック図、１１６図は、ハードウェア専用領域の確
保位置７示す図。 １０・・・中央処理部、１１・・・主記憶装置、１２　
アドレスレジスタ、１６・・・アドレス比較レジスタ、
１４・・アドレス比較器、１５・・・フリップフロップ
、１６、・ＡＮＤゲート、１７−（ｉｎ、ケ−）、１Ｂ
　−、、７トＬ／スハス、１９・・・データハス、２１
・・未実装アドレスアクセス信号、２２・・・主記憶ア
クセスエラー信号。 第　／　田

Claims (1)

【特許請求の範囲】
1. （１）、中央処理部から主記憶装置に対するアクセスを
   することによってテークを処理するデータ処理システム
   に２いて、中央処理部からの指７ｒＣＶＣＪ：り設定さ
   れる主記憶アクセスアトレスケ保持するアドレスレジス
   タと、ｉｙ中央処理邪からの指示によりアドレスが設定
   されるアドレス比較レジスタと、該アドレスレジスタと
   アドレス比較ノジスタとの内容乞比戟する比較器を有し
   、ｔジ比較器の比軟結果によってアドレス比較レジスタ
   に保持されるアドレス以上の値がアドレスレジスタに設
   定された場合、中央処理部に対してアドレスオーバーの
   信号を発生させ、該アドレス比較レジスタの値は、プロ
   グラムが使用可能な命令では、変更できないよ５制御さ
   れることを特徴とする主記１怠制御装置。 ｔ２１．７　トＬ／　、＜オーバーの信号は、中央処理
   部からの指示により値を設定できるフリップフロップの
   値により、その発生乞抑止し、該フリップフロッグの値
   は、プログラムが使用口」能な命令では、変更できない
   よう制御されること乞特徴と′１″ろ特許請求の範囲矛
   １項の主記憶制御装置。