KR20020054519A - 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. - Google Patents

인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. Download PDF

Info

Publication number
KR20020054519A
KR20020054519A KR1020000083634A KR20000083634A KR20020054519A KR 20020054519 A KR20020054519 A KR 20020054519A KR 1020000083634 A KR1020000083634 A KR 1020000083634A KR 20000083634 A KR20000083634 A KR 20000083634A KR 20020054519 A KR20020054519 A KR 20020054519A
Authority
KR
South Korea
Prior art keywords
task
memory
error
signal
interrupt
Prior art date
Application number
KR1020000083634A
Other languages
English (en)
Other versions
KR100525537B1 (ko
Inventor
방정일
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2000-0083634A priority Critical patent/KR100525537B1/ko
Priority to US10/025,851 priority patent/US7103804B2/en
Publication of KR20020054519A publication Critical patent/KR20020054519A/ko
Application granted granted Critical
Publication of KR100525537B1 publication Critical patent/KR100525537B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 응용 프로그램의 에러를 검출하는 것으로, 본 발명에 따른 인터럽트를 이용한 응용 프로그램의 에러검출 장치는, 보드에서 전체적인 제어와 처리를 하는 중앙처리장치와; 상기 중앙처리장치의 명령에 따라 수행되는 타스크가 정상적인 동작을 하는가를 검사하고, 에러검출신호를 출력하는 비교로직과; 상기 비교로직으로부터의 에러검출신호를 받아 메모리를 제어하는 메모리 제어신호를 출력하는 메모리제어기와; 상기 메모리제어기로부터의 메모리제어신호를 입력받아, 데이터를 저장 또는 삭제하는 메모리를 포함하여 구성된다.
한편, 본 발명에 따른 인터럽트를 이용한 응용 프로그램의 에러검출 방법은, 보드가 부팅되고, 운영체제가 동작하여 수행할 타스크 아이디를 할당된 영역에 기록하는 단계; 상기 기록된 타스크 아이디에 의하여 타스크 아이디 디코더가 데이터 버스를 래치하고, 타스크 아이디 판별기가 타스크 N 신호를 발생하는 단계; 상기 타스크 아이디에 해당하는 타스크가 실행되는 단계; 상기 타스크에 따른 동작이 각각 정해진 영역에서 이루어지는가를 검색하는 단계; 상기 검색결과 상기 타스크에 따른 동작이 정해진 영역을 벗어나서 이루어져서 그랜트 신호를 0으로 발생시켜 인터럽트가 발생하는 단계; 상기 인터럽트가 발생한 시점의에 에러가 발생한 프로그램을 파악하고, 에러를 수정하는 단계를 포함하는 것을 특징으로 한다.
이 같은 본 발명에 의하면, 이제까지의 메모리 쓰기 금지를 페이지별로 하여, 온라인 상에서 프로그램의 에러가 발생했을 때 정확히 에러가 발생한 응용 프로그램과 에러발생의 이유를 알아내기가 어려웠던 것을, 응용 프로그램의 동작에 의해서 타스크별로 할당된 영역을 위반하지 않는지를 간단한 비교로직의 하드웨어적 추가만으로도 검출하여 인터럽트 신호를 발생시킴으로써 중앙처리장치에 현재 문제를 일으킨 메모리와 응용 프로그램에 대한 정보를 정확히 알려주어 에러를 처리할 수 있도록 하는 효과가 기대된다.

Description

인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법.{Applied Program Bungle Detection Apparatus and Method by Interrupt}
본 발명은 응용 프로그램의 에러를 검출하는데 있어서, 특히 인터럽트를 이용한 응용 프로그램의 에러검출방법에 관한 것이다.
종래의 응용 프로그램의 디버깅 방법으로는 메모리를 쓰기 금지하는 방법이 있었으며, 도 1은 종래의 메모리 보호방법에 따른 MC68060의 메모리 관리부에서 사용하는 페이지 서술자 형태를 나타낸 구조도이다.
도 1을 참조하면, 응용 프로그램의 에러로부터 메모리를 보호하기 위해서는 중앙처리장치 내부의 메모리 관리부(MMC; memory management unit)에서 담당하며, 예를 들어 MC68060의 메모리 관리부에서는 페이지 서술자 형태중 'W'로 표시된 것이 쓰기 금지 여부를 선택할 수 있도록 하였다. 즉 'W'가 '1'로 세팅되어 있으면, 이 페이지는 읽기만 가능하고 쓰기는 불가능했다.
즉, 임의의 프로그램에 의해 정상적으로 데이터가 저장될 메모리가 위치한 페이지만을 'W'='0'으로 세팅하여 메모리에 쓰기를 할 수 있도록 하여, 상기 임의의 프로그램이 오류를 일으켜 다른 페이지에 데이터를 쓰지 못하도록 하여 메모리를 보호하였다.
그러나, 이러한 종래의 방법은 각각의 응용 프로그램별로 사용하게 되는 메모리를 제어하는 것이 아니라, 페이지 단위로 메모리를 쓰기 금지시키는 방법이므로, 응용 프로그램마다 사용하는 스택이 다르고 가변적인 특성으로 인하여, 에러가검출되었을 때, 정확히 어떤 응용 프로그램에 의한 에러인지 파악이 어렵고, 응용 프로그램별로의 쓰기 금지를 할 수는 없었다.
상기와 같은 문제를 해결하기 위해서, 본 발명은 타스크별로 할당된 영역을 응용 프로그램의 동작에 의해서 타스크별로 할당된 영역을 위반하지 않는지를 간단한 비교로직의 하드웨어적 추가만으로도 검출하여 인터럽트 신호를 발생시킴으로써 중앙처리장치에 현재 문제를 일으킨 메모리와 응용 프로그램에 대한 정보를 정확히 알려주어 에러를 처리할 수 있도록 하는 인터럽트를 이용한 응용 프로그램의 에러검출방법을 제공함에 그 목적이 있다.
도 1은 종래의 메모리 보호방법에 따른 MC68060의 메모리 관리부에서 사용하는 페이지 서술자 형태를 나타낸 구조도.
도 2는 본 발명의 실시 예에 따른 인터럽트를 이용한 응용 프로그램의 에러검출장치의 구조를 나타낸 블록도.
도 3은 본 발명의 실시 예에 따른 인터럽트를 이용한 응용 프로그램의 에러검출장치의 검사부의 비교로직의 구성을 나타낸 구성도.
도 4는 본 발명의 실시 예에 따른 인터럽트를 이용한 응용 프로그램의 에러검출장치의 타스크 아이디 디코더의 구조를 나타낸 블록도.
도 5는 본 발명의 실시 예에 따른 인터럽트를 이용한 응용 프로그램의 에러검출방법의 동작순서를 나타낸 플로우 차트.
<도면의 주요부분에 대한 간단한 설명>
10 : 중앙처리장치20 : 메모리
30 : 메모리 제어기40 : 비교로직
41 : OR NOT 게이트42 : AND 게이트
50 : 래치60 : 타스크 아이디 판별기
본 발명에 따른 인터럽트를 이용한 응용 프로그램의 에러검출장치는,
보드에서 전체적인 제어와 처리를 하는 중앙처리장치와;
상기 중앙처리장치의 명령에 따라 수행되는 타스크가 정상적인 동작을 하는가를 검사하고, 에러검출신호를 출력하는 비교로직과;
상기 비교로직으로부터의 에러검출신호를 받아 메모리를 제어하는 메모리 제어신호를 출력하는 메모리제어기와;
상기 메모리제어기로부터의 메모리제어신호를 입력받아, 데이터를 저장 또는 삭제하는 메모리를 포함하여 구성되는 것을 특징으로 한다.
바람직하게, 상기 비교로직은 타스크 아이디를 디코딩 해주는 타스크 아이디 디코딩부와, 각 타스크가 정해진 영역에서 이루어지는가를 검사하는 검사부를 포함하여 구성되는 것을 특징으로 한다.
한편, 본 발명에 따른 인터럽트를 이용한 응용 프로그램의 에러검출 방법은,
보드가 부팅되고, 운영체제가 동작하여 수행할 타스크 아이디를 할당된 영역에 기록하는 단계;
상기 기록된 타스크 아이디에 의하여 타스크 아이디 디코더가 데이터 버스를 래치하고, 타스크 아이디 판별기가 타스크 N 신호를 발생하는 단계;
상기 타스크 아이디에 해당하는 타스크가 실행되는 단계;
상기 타스크에 따른 동작이 각각 정해진 영역에서 이루어지는가를 검색하는 단계;
상기 검색결과 상기 타스크에 따른 동작이 정해진 영역을 벗어나서 이루어져서 그랜트 신호를 0으로 발생시켜 인터럽트가 발생하는 단계;
상기 인터럽트가 발생한 시점에 에러가 발생한 프로그램을 파악하고, 에러를 수정하는 단계를 포함하는 것을 특징으로 한다.
바람직하게, 상기 타스크의 동작이 정해진 영역에서 이루어지는가를 검색하는 것은, 메모리에 데이터가 써지는 동작과 동시에 이루어지며 메모리에 데이터가 써지기 전에 완료되어 메모리 제어신호를 만드는 입력신호로 사용되는 것을 특징으로 한다.
바람직하게, 상기 에러를 수정하는 것은, 에러가 발생한 타스크 아이디를 정해진 영역에 기록하여, 다시 한번 수행되도록 하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 자세히 설명하면 다음과 같다.
도 2는 본 발명의 실시 예에 따른 인터럽트를 이용한 응용 프로그램의 에러검출장치의 구조를 나타낸 블록도이고, 도 3은 본 발명의 실시 예에 따른 인터럽트를 이용한 응용 프로그램의 에러검출장치의 비교로직의 검사부의 구성을 나타낸 구성도이고, 도 4는 본 발명의 실시 예에 따른 인터럽트를 이용한 응용 프로그램의 에러검출장치의 타스크아이디 디코더의 구조를 나타낸 블록도이고, 도 5는 본 발명의 실시 예에 따른 인터럽트를 이용한 응용 프로그램의 에러검출방법의 동작순서를 나타낸 플로우 차트이다.
도 2를 참조하면, 회로의 각 주변장치들의 동작을 제어하는 중앙처리장치(10)와, 상기 중앙처리장치(10)가 처리할 데이터를 저장하고 있는 메모리(20)와, 상기 메모리를 제어하는 메모리 제어기(30)와, 상기 메모리의 데이터에 의한 타스크가 정상적으로 수행되고 있는가를 검사하는 비교로직(40)을 포함하여 구성된다.
여기서, 상기 비교로직(40)은 타스크 아이디를 디코딩 해주는 타스크아이디 디코딩부분과 타스크별로 정상적인 영역에서 동작하는지를 검사하는 검사부를 포함하여 구성된다.
도 3을 참조하여, 상기 비교로직의 타스크별로 할당된 번지에 상기 중앙처리장치(10)가 쓰기를 하는지 검사하는 부분은 타스크가 수행될 때 사용되지 않는 메모리 번지의 입력을 받는 OR-NOT게이트(41)와 상기 OR-NOT게이트(41)의 출력과 타스크 N의 신호와 현재 쓰기 상태인지 읽기 상태인지를 나타내는 !WR신호를 입력받아 그랜트 신호를 발생하는 AND게이트(42)로 구성된다.
또한 도 4를 참조하여, 상기 타스크 아이디를 디코딩 해주는 타스크 아이디 디코더는 타스크를 수행하기 위한 데이터버스를 래치 하는 래치부분(43)과, 상기 타스크 아이디를 판별하는 타스크 아이디 판별기(44)를 포함하여 구성된다.
상기와 같은 본 발명에 따른 인터럽트를 이용한 응용 프로그램의 에러검출방법에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 2와 도 3과 도 4와 도 5를 참조하면, 보드가 부팅하고(S501), 운영체제가 동작하기 시작하면(S502), 상기 중앙처리장치는(10) 수행해야 할 타스크 아이디를 정해진 영역에 기록한다(S503).
상기 기록된 타스크 아이디에 따라 타스크 아이디 디코더(40)의 래치부분(43)은 데이터 버스를 래치 하여(S504), 다음 타스크가 실행될 때까지 유지하고, 타스크 아이디 판별기(44)는 해당하는 타스크 N의 신호를 발생한다(S505).
이때, 상기 타스크 N 신호는 비교로직의 검사부로 들어가 정상적 영역에서 동작이 이루어지는가를 검사하는데 쓰인다.
상기 단계 S505이후 해당 타스크를 수행하고(S506), 이때 각 동작이 정해진 영역에서 이루어지는가를 검색하게 된다(S507). 이때, 검사는 하는 것은, 정상적인 영역에서 각 동작이 이루어지면, 해당 타스크의 수행에 의해 메모리가 채워지지 않는 각 번지를 입력으로 하는 OR-NOT 게이트(41)의 출력이 1이 되고, 타스크 N신호와 함께 현재 쓰기 단계에 있으므로 !WR신호 역시 1이 되어, AND게이트의 입력이 모두 1이 되므로 그랜트 신호가 '1'이 되어 정상적인 동작이 되지만, 상기 타스크의 수행중 에러가 발생하여 쓰지 않아야 할 메모리 번지에 데이터를 쓰게 되면 OR-NOT게이트(41)로 입력되는 타스크의 번지중 어느 하나로도 '1'의 값이 입력되어 상기 OR-NOT 게이트(41)의 출력이 '0'이 되어 AND게이트의 출력이 '0'이 되므로 그랜트 값이 '0'이 되어, 에러가 발생했음을 인지하게 된다.
한편, 상기와 같은 검사를 할수 있는 검사부는 타스크의 수만큼 필요하며, 각 타스크마다 각각 에러를 검사하게 된다.
상기 단계 S507에서 상기 타스크 수행 중에 정해진 영역이외에서 동작이 이루어지는 것이 발견되면, 그랜트 신호가 '0'이 되고(S508), 인터럽트가 발생한다 (S510).
상기와 같이 인터럽트가 발생되면, 비교로직(40)은 메모리 제어신호를 만드는 입력신호를 메모리 제어기(30)에 보내어, 메모리 제어기(30)에서 메모리 제어신호를 발생한다(S511).
상기 메모리 제어신호가 발생되면, 중앙처리장치(10)는 현재 에러가 발생한 응용 프로그램과 메모리 번지를 파악하고(S512), 에러가 발생한 타스크의 아이디를 정해진 영역에 기록하여, 다시 수행할 수 있도록 하여 에러를 수정한다(S513).
이상에서 설명한 바와 같이, 본 발명에 따른 인터럽트를 이용한 응용 프로그램의 에러검출 장치 및 방법은, 이제까지의 메모리 쓰기 금지를 페이지별로 하여, 온라인 상에서 프로그램의 에러가 발생했을 때 정확히 에러가 발생한 응용 프로그램과 에러발생의 이유를 알아내기가 어려웠던 것을, 응용 프로그램의 동작에 의해서 타스크별로 할당된 영역을 위반하지 않는지를 간단한 비교로직의 하드웨어적 추가만으로도 검출하여 인터럽트 신호를 발생시킴으로써 중앙처리장치에 현재 문제를 일으킨 메모리와 응용 프로그램에 대한 정보를 정확히 알려주어 에러를 처리할 수 있도록 하는 효과가 있다.

Claims (5)

  1. 보드에서 전체적인 제어와 처리를 하는 중앙처리장치와;
    상기 중앙처리장치의 명령에 따라 수행되는 타스크가 정상적인 동작을 하는가를 검사하고, 에러검출신호를 출력하는 비교로직과;
    상기 비교로직으로부터의 에러검출신호를 받아 메모리를 제어하는 메모리 제어신호를 출력하는 메모리제어기와;
    상기 메모리제어기로부터의 메모리제어신호를 입력받아, 데이터를 저장 또는 삭제하는 메모리를 포함하여 구성되는 것을 특징으로 하는 인터럽트를 이용한 응용 프로그램의 에러검출장치.
  2. 제 1항에 있어서, 상기 비교로직은 타스크 아이디를 디코딩 해주는 타스크 아이디 디코딩부와, 각 타스크가 정해진 영역에서 이루어지는가를 검사하는 검사부를 포함하여 구성되는 것을 특징으로 하는 인터럽트를 이용한 응용 프로그램의 에러검출 장치.
  3. 보드가 부팅되고, 운영체제가 동작하여 수행할 타스크 아이디를 할당된 영역에 기록하는 단계;
    상기 기록된 타스크 아이디에 의하여 타스크 아이디 디코더가 데이터 버스를 래치하고, 타스크 아이디 판별기가 타스크 N 신호를 발생하는 단계;
    상기 타스크 아이디에 해당하는 타스크가 실행되는 단계;
    상기 타스크에 따른 동작이 각각 정해진 영역에서 이루어지는가를 검색하는 단계;
    상기 검색결과 상기 타스크에 따른 동작이 정해진 영역을 벗어나서 이루어져서 그랜트 신호를 0으로 발생시켜 인터럽트가 발생하는 단계;
    상기 인터럽트가 발생한 시점에 에러가 발생한 프로그램을 파악하고, 에러를 수정하는 단계를 포함하는 것을 특징으로 하는 인터럽트를 이용한 응용 프로그램의 에러검출 방법.
  4. 제 3항에 있어서, 상기 타스크의 동작이 정해진 영역에서 이루어지는가를 검색하는 것은, 메모리에 데이터가 써지는 동작과 동시에 이루어지며 메모리에 데이터가 써지기 전에 완료되어 메모리 제어신호를 만드는 입력신호로 사용되는 것을 특징으로 하는 인터럽트를 이용한 응용 프로그램의 에러검출 방법.
  5. 제 3항에 있어서, 상기 에러를 수정하는 것은, 에러가 발생한 타스크 아이디를 정해진 영역에 기록하여, 다시 한번 수행되도록 하는 것을 특징으로 하는 인터럽트를 이용한 응용 프로그램의 에러검출 방법.
KR10-2000-0083634A 2000-12-28 2000-12-28 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. KR100525537B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0083634A KR100525537B1 (ko) 2000-12-28 2000-12-28 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법.
US10/025,851 US7103804B2 (en) 2000-12-28 2001-12-26 Method of generating an interrupt signal when application is performed outside of designated region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0083634A KR100525537B1 (ko) 2000-12-28 2000-12-28 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법.

Publications (2)

Publication Number Publication Date
KR20020054519A true KR20020054519A (ko) 2002-07-08
KR100525537B1 KR100525537B1 (ko) 2005-11-02

Family

ID=19703751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0083634A KR100525537B1 (ko) 2000-12-28 2000-12-28 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법.

Country Status (2)

Country Link
US (1) US7103804B2 (ko)
KR (1) KR100525537B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7698541B1 (en) * 2006-10-31 2010-04-13 Netapp, Inc. System and method for isochronous task switching via hardware scheduling
US7818633B2 (en) * 2007-06-29 2010-10-19 International Business Machines Corporation Method and apparatus for identification of program check errors indicating code with high potential for storage overlay
US8099636B2 (en) * 2008-07-15 2012-01-17 Caterpillar Inc. System and method for protecting memory stacks using a debug unit
US9417941B2 (en) * 2014-05-21 2016-08-16 Freescale Semiconductor, Inc. Processing device and method of executing an instruction sequence

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4523314A (en) * 1983-02-07 1985-06-11 Sperry Corporation Read error occurrence detector for error checking and correcting system
US4535455A (en) * 1983-03-11 1985-08-13 At&T Bell Laboratories Correction and monitoring of transient errors in a memory system
US5113521A (en) * 1988-03-18 1992-05-12 Digital Equipment Corporation Method and apparatus for handling faults of vector instructions causing memory management exceptions
JPH07113898B2 (ja) * 1989-05-09 1995-12-06 株式会社日立製作所 障害検出方式
US5072450A (en) * 1989-07-27 1991-12-10 Zenith Data Systems Corporation Method and apparatus for error detection and localization
US5193180A (en) * 1991-06-21 1993-03-09 Pure Software Inc. System for modifying relocatable object code files to monitor accesses to dynamically allocated memory
JPH05257815A (ja) * 1992-03-11 1993-10-08 Mitsubishi Electric Corp 中央処理装置
JPH0784851A (ja) * 1993-09-13 1995-03-31 Toshiba Corp 共有データ管理方法
JPH0784814A (ja) * 1993-09-16 1995-03-31 Nec Corp 計算機の誤り検出装置
US5644709A (en) * 1994-04-21 1997-07-01 Wisconsin Alumni Research Foundation Method for detecting computer memory access errors
JPH0844629A (ja) * 1994-07-26 1996-02-16 Matsushita Electric Works Ltd メモリアクセス異常監視装置
KR100244779B1 (ko) * 1997-07-16 2000-02-15 윤종용 디지털 시스템에서의 에러 검출 장치 및 에러 발생 확인 방법
KR100269187B1 (ko) * 1997-09-02 2000-10-16 박태진 인터럽트 방식의 고장 진단 장치 및 그 방법
KR19990080079A (ko) * 1998-04-13 1999-11-05 유기범 컴퓨터 시스템의 어드레스 오류 검출 장치
US6678838B1 (en) * 1999-08-23 2004-01-13 Advanced Micro Devices, Inc. Method to track master contribution information in a write buffer
US6745344B1 (en) * 1999-11-19 2004-06-01 Oracle International Corporation Debug and data collection mechanism utilizing a difference in database state by using consecutive snapshots of the database state
JP4522548B2 (ja) * 2000-03-10 2010-08-11 富士通フロンテック株式会社 アクセス監視装置及びアクセス監視方法
US6634020B1 (en) * 2000-03-24 2003-10-14 International Business Machines Corporation Uninitialized memory watch
US6728907B1 (en) * 2000-04-14 2004-04-27 Microsoft Corporation System and method for self-diagnosing system crashes
US6658653B1 (en) * 2000-06-08 2003-12-02 International Business Machines Corporation Debugging methods for heap misuse
US6697971B1 (en) * 2000-10-24 2004-02-24 Hewlett-Packard Development Company, L.P. System and method for detecting attempts to access data residing outside of allocated memory

Also Published As

Publication number Publication date
KR100525537B1 (ko) 2005-11-02
US20020087951A1 (en) 2002-07-04
US7103804B2 (en) 2006-09-05

Similar Documents

Publication Publication Date Title
US7367062B2 (en) Method for BIOS security of computer system
JPH0743653B2 (ja) 割込みコントローラ
US20050240701A1 (en) Interrupt control apparatus
US20080016415A1 (en) Evaluation system and method
US8195946B2 (en) Protection of data of a memory associated with a microprocessor
KR100525537B1 (ko) 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법.
US20050022073A1 (en) Microcomputer system
JP2003015958A (ja) ライトプロテクト方法
US4514847A (en) Key storage error processing system
JPS6074059A (ja) 記憶装置アクセス制御方式
JPS6073762A (ja) 記憶保護方式
JP2006120098A (ja) キャッシュメモリ装置およびその管理方法
KR20080044652A (ko) Cpu에서의 스택을 이용한 디버깅 방법
JP3585940B2 (ja) 計算機
JP2903601B2 (ja) Rom内蔵マイクロコンピュータ
JP2009301116A (ja) 割り込み装置及びこれを備えた割り込みシステム
JP2000207235A (ja) 情報処理装置
JPH02302855A (ja) メモリ制御装置
JPH0644098A (ja) メモリ・アクセス・バス・コンパレータ
JPH0258648B2 (ko)
JPH05143365A (ja) 割込みテーブル拡張・保護方式
JPS59163653A (ja) デバツグ装置
JPH01180656A (ja) メモリ保護装置
JPS626341A (ja) 情報処理装置
JPS63752A (ja) メモリ保護方式

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101011

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee