JP2003015958A

JP2003015958A - ライトプロテクト方法

Info

Publication number: JP2003015958A
Application number: JP2001199080A
Authority: JP
Inventors: Tomoo Ueno; 智生上野
Original assignee: Renesas Micro Systems Co Ltd
Current assignee: Renesas Micro Systems Co Ltd
Priority date: 2001-06-29
Filing date: 2001-06-29
Publication date: 2003-01-17
Also published as: EP1271326A3; US20030005241A1; EP1271326A2

Abstract

(57)【要約】【課題】所定のレジスタへの誤書き込みを防止する。【解決手段】ＣＰＵ６は、レジスタ１に対応するアド
レスをアドレスデコーダ９に送出し、所定のシーケンス
に従ってデータをデータバス８に送出し、ライト信号
（ｗｒ）のパルスを出力することにより、書き込み命令
を実行する。アドレスデコーダ９からのセレクト信号
（ｓｅｌ＿ｒｅｇ１）は１となり、レジスタ１に書き込
むべき所定のデータ（ｄｂ［１５：０］）はライトプロ
テクト回路１０を介してレジスタ１へ供給され、書き込
み命令が所定のシーケンスに従って実行されたとき、ラ
イトプロテクト回路１０はレジスタ１にライト信号のパ
ルス（ｗｒ＿ｐｒｅｇ）を供給し、データ（ｄｂ［１
５：０］）のレジスタ１への書き込みを有効とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ライトプロテクト
方法に関し、特に、マイクロコンピュータの制御レジス
タ等への誤書き込みを防止するライトプロテクト方法に
関する。

【０００２】

【従来の技術】近年、マイクロコンピュータがあらゆる
分野の、あらゆるアプリケーションで採用され始めてか
ら、システムの動作に重要な影響を及ぼす制御レジスタ
に対して、誤書き込みを防止するための対策を施すこと
が要請されている。例えば、フラッシュメモリのセルフ
書き換えに関する制御レジスタなどに誤書き込みが発生
すると、フラッシュメモリ上のプログラムが不正に書き
換えられ、システムリセットを行ってもシステムが立ち
上がらないといった重大な事態が発生し得るため、制御
レジスタをプロテクトの対象とすることが要請されてい
る。

【０００３】この要請に応えるために、例えば、特願平
０７−０４０２２０においては、図２８に示すように、
プロテクト対象レジスタ１に対して、データの書き込み
を許可するか、又は禁止するかを判定するための情報を
保持するプロテクト制御レジスタをライトプロテクト回
路１３に設けるようにし、書き込み動作が発生したとき
に、書き込みの対象となっている制御レジスタを特定
し、上記プロテクト制御レジスタの情報に応じて、書き
込み信号を制御することにより、プロテクト対象レジス
タ１へのデータの書き込みを制限することが提案されて
いる。

【０００４】

【発明が解決しようとする課題】しかしながら、書き込
みデータが正常であるかどうかを確認するという機能を
有していない。このため、データバス上で不慮のデータ
化けが発生した場合の書き込みを無効化できず、誤書き
込みが行われてしまうという欠点がある。

【０００５】本発明はこのような状況に鑑みてなされた
ものであり、所定のレジスタへの不正な書き込みを無効
化することができるようにするものである。

【０００６】

【課題を解決するための手段】請求項１に記載のライト
プロテクト方法は、マイクロコンピュータを構成する所
定のレジスタへの誤書き込みを防止するライトプロテク
ト方法であって、所定のレジスタへ所定のデータを書き
込むためのライト動作が、所定のシーケンスで行われた
か否かを判定する判定ステップと、判定ステップにおい
て、レジスタへデータを書き込むためのライト動作が、
シーケンスで行われたと判定された場合にのみ、レジス
タへのデータの書き込みが行われるように制御する制御
ステップとを備えることを特徴とする。請求項２に記載
のライトプロテクト装置は、マイクロコンピュータを構
成する所定のレジスタへの誤書き込みを防止するライト
プロテクト装置であって、所定のレジスタへ所定のデー
タを書き込むためのライト動作が、所定のシーケンスで
行われたか否かを判定する判定手段と、判定手段によっ
て、レジスタへデータを書き込むためのライト動作が、
シーケンスで行われたと判定された場合にのみ、レジス
タへのデータの書き込みが行われるように制御する制御
手段とを備えることを特徴とする。また、判定手段は、
レジスタに対してデータを書き込むための命令を含む複
数の命令が、シーケンスに従って実行されたか否かを判
定するようにすることができる。また、判定手段は、デ
ータの書き込みの対象となるレジスタに対してデータを
書き込むための命令と、レジスタに対してデータとは異
なる他の所定の値を書き込むための命令と、レジスタに
対してデータを書き込むための命令とがこの順番で実行
されたか否かを判定するようにすることができる。ま
た、判定手段は、データの書き込みの対象となるレジス
タとは別の他の所定のコマンドレジスタに対して所定の
値を書き込むための命令と、データの書き込みの対象と
なるレジスタに対してデータを書き込むための命令と、
レジスタに対してデータとは異なる他の所定の値を書き
込むための命令と、レジスタに対してデータを書き込む
ための命令とがこの順番で実行されたか否かを判定する
ようにすることができる。また、判定手段は、各命令が
実行される毎に、各命令がシーケンスに従って実行され
たか否かを判定し、各命令の実行がシーケンスに従って
行われなかったことが判明した時点で、シーケンスの最
初から各命令がシーケンスに従って実行されたか否かの
判定を行うようにすることができる。また、他の所定の
値は、データの反転値とすることができる。請求項８に
記載のライトプロテクトプログラムは、マイクロコンピ
ュータを構成する所定のレジスタへの誤書き込みを防止
するライトプロテクト装置を制御するライトプロテクト
プログラムであって、所定のレジスタへ所定のデータを
書き込むためのライト動作が、所定のシーケンスで行わ
れたか否かを判定する判定ステップと、判定ステップに
おいて、レジスタへデータを書き込むためのライト動作
が、シーケンスで行われたと判定された場合にのみ、レ
ジスタへのデータの書き込みが行われるように制御する
制御ステップとをライトプロテクト装置に実行させるこ
とを特徴とする。本発明に係るライトプロテクト方法に
おいては、所定のレジスタへ所定のデータを書き込むた
めのライト動作が、所定のシーケンスで行われたか否か
を判定し、上記レジスタへデータを書き込むためのライ
ト動作が、上記シーケンスで行われたと判定された場合
にのみ、上記レジスタへのデータの書き込みが行われる
ように制御する。

【０００７】

【発明の実施の形態】本発明は、システムに重大な影響
を与える制御レジスタに対して、誤書き込みの防止を施
すものであり、特定のシーケンスによるライト動作が行
われた場合にのみ、書き込みを許可し、それ以外のライ
ト動作が行われた場合には、書き込みを無効化するライ
トプロテクト回路を設けて、書き込みデータ値が正しい
かどうかの確認、及びライト信号の制御を行い、制御レ
ジスタへの書き込みを実施するものである。

【０００８】以下、本発明の概要について説明する。図
１は、本発明を応用したライトプロテクト回路の一実施
の形態の構成例を示すブロック図である。本実施の形態
では、レジスタ１をシステムに重大な影響を与える制御
レジスタと仮定しており、レジスタ１に対して特定のシ
ーケンスによるライト動作が行われた場合にのみ、書き
込みを許可するライトプロテクト回路１０を設けてい
る。

【０００９】図６は、特定のシーケンスによるライト動
作の手順を示すフローチャートである。ステップ１（９
０１）乃至ステップ３（９０３）に示される３つのステ
ップを踏むライト動作が行われた場合にのみ、書き込み
が実施される。この３つのステップを踏まず、ステップ
１（９０１）とステップ２（９０２）の間、又はステッ
プ２（９０２）とステップ３（９０３）の間に他のライ
ト動作が行われた場合には、書き込みが無効となる。

【００１０】従って、ＣＰＵ６の暴走や、データバス８
上のデータ化けなどのシステム異常により、レジスタ１
への書き込み動作が発生しても、特定のシーケンスに当
てはまらない限り、書き込みは無効化される。これによ
り、誤書き込みを防止することができる。

【００１１】次に、図面を参照して、本発明を応用した
ライトプロテクトシステムの一実施の形態の構成及び動
作について詳細に説明する。図１は、本発明を応用した
ライトプロテクトシステムの一実施の形態の構成例を示
すブロック図である。本実施の形態は、レジスタ１乃至
レジスタｎと、各部を制御するＣＰＵ（ｃｅｎｔｒａｌ
ｐｒｏｃｅｓｓｉｎｇｕｎｉｔ）６と、プログラム
が格納されるプログラム格納メモリ７と、データバス８
と、アドレスデコーダ９と、ライトプロテクト回路１０
から構成されている。

【００１２】ＣＰＵ６は、プログラム格納メモリ７に格
納された所定の制御プログラムをデータバス８を介して
読み込んで実行するようになっている。また、レジスタ
１乃至ｎ（ｎはレジスタの総数に対応する自然数）にデ
ータを書き込むためのライト信号をライトプロテクト回
路１０、及びレジスタ２乃至ｎに供給し、レジスタ１乃
至ｎにデータを読み込むためのリード信号を供給し、デ
ータをライト又はリードするレジスタを指定するための
アドレス信号をアドレスデコーダ９に供給するようにな
っている。また、各種データをデータバス８に供給する
ようになっている。プログラム格納メモリ７は、ＣＰＵ
６を制御する所定の制御プログラムを格納し、各種デー
タをデータバス８に供給するようになっている。アドレ
スデコーダ９は、ＣＰＵ６よりアドレス信号を入力し、
ＣＰＵ６より供給されたアドレス信号に対応する信号ｓ
ｅｌ＿ｒｅｇ１乃至ｎのいずれかの値を１にするように
なっている。信号ｓｅｌ＿ｒｅｇ１はレジスタ１に供給
され、ｓｅｌ＿ｒｅｇｎは、レジスタｎに供給されるよ
うになっている。ライトプロテクト回路１０には、信号
ｓｅｌ＿ｒｅｇ１が入力され、レジスタ１に対してライ
ト信号ｗｒ＿ｐｒｅｇとデータｄｂ［１５：０］を供給
するようになっている。レジスタ２乃至ｎには、データ
バス８からデータが供給されるようになっている。ま
た、各レジスタ１乃至ｎのデータは、データバス８を介
して読み出されるようになっている。

【００１３】本発明は、バスのサイズや構成によらず適
用可能であるが、本実施の形態では、説明しやすいよう
に、１６ビット幅のデータバス８とし、アドレスバスは
データバス８とは共用せずにセパレートバス構成として
いる。また、レジスタ１をプロテクトの制御対象として
扱っている。

【００１４】図１に示すように、本実施の形態では、ラ
イトプロテクトの対象外のレジスタ２乃至ｎには、書き
込み用データｄａｔａ［１５：０］がデータバス８から
入力され、ライト信号ｗｒがＣＰＵ６から入力される
が、ライトプロテクトの対象となっているレジスタ１に
は、書き込み用データｄｂ［１５：０］及びライト信号
ｗｒ＿ｐｒｅｇが、ライトプロテクト回路１０から入力
される。

【００１５】レジスタ１乃至ｎのいずれかへの書き込み
命令が実行されると、ＣＰＵ６からのアドレス信号（ａ
ｄｄｒｅｓｓ）がアドレスデコーダ９に入力され、アド
レス信号の値（アドレス値）に該当するレジスタのセレ
クト信号が選択状態（＝１）になる。例えば、レジスタ
１にデータを書き込む場合、セレクト信号ｓｅｌ＿ｒｅ
ｇ１の値が１となる。そして、ＣＰＵ６からの書き込み
データがデータバス８に出力され、ライト信号ｗｒのパ
ルスが出力されることにより、１回のライト動作が完了
する。

【００１６】以上のようにして、ライトプロテクト対象
でないレジスタ２乃至ｎには、所定の値が書き込まれる
が、ライトプロテクト対象であるレジスタ１には、ライ
トプロテクト回路１０において制御されたライト信号ｗ
ｒ＿ｐｒｅｇが出力され、レジスタ１に供給されない限
り、レジスタ１には値が書き込まれない。

【００１７】このライトプロテクト回路１０は、図６に
示す特定のシーケンスでのみ書き込みを許可する制御を
行う。図６は、特定シーケンスを示すフローチャートで
ある。つまり、ステップ１（９０１）：対象レジスタへ
設定したいデータを書き込むライト命令を実行、ステッ
プ２（９０２）：対象レジスタへ設定したいデータの反
転値を書き込むライト命令を実行、ステップ３（９０
３）：対象レジスタへ設定したいデータを書き込むライ
ト命令を実行、という３つのステップを踏んだ場合にの
み、書き込みが有効となり、対象レジスタへ設定したい
データが書き込まれる。

【００１８】ここで、ステップ１（９０１）及びステッ
プ２（９０２）における書き込み動作は、特定シーケン
スを構成するステップに過ぎず、これらのステップ１
（９０１）、ステップ２（９０２）の時点では、書き込
みは無効で、ライト信号ｗｒ＿ｐｒｅｇのパルスが出力
されない。ステップ１（９０１）乃至ステップ３（９０
３）までの書き込みをこの順序で実施した場合にのみ、
ステップ３（９０３）時点の書き込みが有効となり、ラ
イト信号ｗｒ＿ｐｒｅｇのパルスが出力される。

【００１９】なお、これらのステップ１（９０１）乃至
３（９０３）を踏まず、ステップ１（９０１）とステッ
プ２（９０２）の間、又は、ステップ２（９０２）とス
テップ３（９０３）の間に、他の書き込み動作が行われ
た場合には、特定シーケンスでの書き込みは無効とな
り、シーケンスエラーが検出される。再度書き込みを試
みる場合は、再び最初のステップ１（９０１）から順に
書き込み動作を実施しなければならない。

【００２０】図２は、図１のライトプロテクト回路１０
の構成例を示すブロック図である。同図に示すように、
ライトプロテクト回路１０は、ライトデータ設定バッフ
ァ２０と、比較回路３０と、ステップカウンタ５０と、
シーケンスエラー検出６０と、プロテクトライト信号生
成７０と、ＡＮＤ素子８０から構成されている。

【００２１】ライトデータ設定バッファ２０は、プロテ
クト対象レジスタ１に設定するデータ値を一時的に保持
する１６ビットのバッファであり、ステップ１（９０
１）時点での書き込みデータ値を取り込んで保持する。

【００２２】比較回路３０は、データ比較を行い、一致
信号を生成するブロックであり、比較器３０２及び比較
器３０３を有している。比較器３０２は、ライトデータ
設定バッファ２０に取り込まれたデータ値と、データバ
ス８からのデータ値を比較して、一致信号ｄｂ＿ｅｑを
出力するようになっている。比較器３０３は、ライトデ
ータ設定バッファ２０に取り込まれたデータ値の反転値
と、データバス８からのデータ値を比較して、一致信号
ｄｂｚ＿ｅｑを出力するようになっている。

【００２３】ステップカウンタ５０は、現在、特定シー
ケンスのどのステップまで進んでいるかを示すブロック
であり、２ビットのカウント信号ｓｔｐｃｎｔ［１：
０］でどのステップまで進んでいるかが示される。この
カウント信号の値の意味合いについてであるが、ｓｔｐ
ｃｎｔ［１：０］＝００ｂ（００ｂのｂは、００が２進
数で表された値であることを示している）の場合は、特
定シーケンスが現在行われていないことを示し、ｓｔｐ
ｃｎｔ［１：０］＝０１ｂの場合は、ステップ１（９０
１）まで終了したことを示し、ｓｔｐｃｎｔ［１：０］
＝１０ｂの場合は、ステップ２（９０２）まで終了した
ことを示す。このカウント信号の状態遷移を図３に示
す。

【００２４】図３は、カウント信号ｓｔｐｃｎｔ［１：
０］の値に対応する３つの状態を示している。各状態
は、ＣＰＵ６が書き込み命令を実行したタイミング、具
体的には、ＣＰＵ６から出力されたライト信号ｗｒパル
スの立ち下がりエッジのタイミングで遷移するものとし
ており、カウント信号が００ｂの値の状態（８０１）
で、ステップ１（９０１）の書き込みを行えば、カウン
ト信号の値は０１ｂ（８０２）に遷移し、ステップ２
（９０２）の書き込みを行えば、カウント信号の値は１
０ｂ（８０３）に遷移する。それ以外の書き込みが発生
すると、カウント信号の値は００ｂ（８０１）に戻る。
カウント信号の値が１０ｂ（８０３）の状態で、任意の
書き込みが発生すると、カウント信号の値は００ｂ（８
０１）に戻る。

【００２５】図４は、図３に示した状態遷移図に従って
動作し、カウント信号ｓｔｐｃｎｔ［１：０］を出力す
る回路の例を示している。ＡＮＤ素子５０１には、信号
ｓｅｌ＿ｒｅｇ１の値、カウント信号の１ビット目の値
（ｓｔｐｃｎｔ［０］）の反転値、カウント信号の２ビ
ット目の値（ｓｔｐｃｎｔ［１］）の反転値がそれぞれ
入力され、各値の論理積を演算し、演算結果を出力する
ようになっている。ＡＮＤ素子５０２には、信号ｓｅｌ
＿ｒｅｇ１の値、信号ｄｂｚ＿ｅｑの値、カウント信号
の１ビット目の値（ｓｔｐｃｎｔ［０］）、カウント信
号の２ビット目の値（ｓｔｐｃｎｔ［１］）の反転値が
それぞれ入力され、各値の論理積を演算し、演算結果を
出力するようになっている。

【００２６】Ｄフリップフロップ回路５０３には、ＡＮ
Ｄ素子５０１からの出力値と、ライト信号ｗｒの反転値
が入力され、ライト信号の立ち下がり毎に、ＡＮＤ素子
５０１からの出力値を入力し、カウント信号ｓｔｐｃｎ
ｔ［０］として出力するようになっている。また、Ｄフ
リップフロップ回路５０４には、ＡＮＤ素子５０２から
の出力値と、ライト信号ｗｒの反転値が入力され、ライ
ト信号の立ち下がり毎に、ＡＮＤ素子５０２からの出力
値を入力し、カウント信号ｓｔｐｃｎｔ［１］として出
力するようになっている。

【００２７】シーケンスエラー検出６０は、特定シーケ
ンスが正常に行われたかどうかを検出するブロックであ
り、特定シーケンスが正常に行われなかった場合にエラ
ー信号ｓｑ＿ｅｒｒｏｒを出力する。なお、図１には図
示していないが、一般的にこのエラー信号ｓｑ＿ｅｒｒ
ｏｒは、フラグとして、或いは、割り込み要求としてＣ
ＰＵ６へ伝えられる。このエラー信号ｓｑ＿ｅｒｒｏｒ
が発生するのは、ステップ１（９０１）とステップ２
（９０２）の間、又は、ステップ２（９０２）とステッ
プ３（９０３）の間に、他の書き込み動作が行われた場
合であり、これには４つのケースがある。

【００２８】１つ目は、ステップ１（９０１）の後の最
初の書き込み動作が、対象とするレジスタ以外に対する
場合、２つ目は、ステップ１（９０１）の後の最初の書
き込み動作が、対象とするレジスタであるが、設定した
い値の反転値（ステップ１（９０１）での書き込み値の
反転値）以外の値を書き込む動作が行われた場合、３つ
目は、ステップ２（９０２）の後の最初の書き込み動作
が、対象とするレジスタ以外に対する場合、そして４つ
目に、ステップ２（９０２）の後の最初の書き込み動作
が、対象とするレジスタであるが、設定したい値（ステ
ップ１（９０１）での書き込み値）以外の値を書き込む
動作が行われた場合である。これら４つのケースが発生
した場合は、特定シーケンスに違反したものとして、レ
ジスタ１への書き込みが行われないとともに、これをシ
ーケンスエラーとして検出する。

【００２９】図５は、シーケンスエラー検出６０の構成
例を示すブロック図である。同図に示すように、シーケ
ンスエラー検出６０は、ＡＮＤ素子６０１乃至６０４
と、ＯＲ素子６０５と、Ｄフリップフロップ回路６０６
とから構成されている。ＡＮＤ素子６０１には、セレク
ト信号ｓｅｌ＿ｒｅｇ１の反転値、カウント信号ｓｔｐ
ｃｎｔ［０］の値、ｓｔｐｃｎｔ［１］の反転値がそれ
ぞれ入力される。ＡＮＤ素子６０２には、一致信号ｄｂ
ｚ＿ｅｑの反転値、ｓｔｐｃｎｔ［０］、ｓｔｐｃｎｔ
［１］の反転値がそれぞれ入力される。ＡＮＤ素子６０
３には、セレクト信号ｓｅｌ＿ｒｅｇ１の反転値、カウ
ント信号ｓｔｐｃｎｔ［０］の反転値、ｓｔｐｃｎｔ
［１］の値がそれぞれ入力される。ＡＮＤ素子６０４に
は、一致信号ｄｂ＿ｅｑの反転値、ｓｔｐｃｎｔ［０］
の反転値、ｓｔｐｃｎｔ［１］の値がそれぞれ入力され
る。そして、各ＡＮＤ素子６０１乃至６０４は、入力信
号の論理積を演算し、演算結果をＯＲ素子６０５に供給
するようになっている。ＯＲ素子６０５には、ＡＮＤ素
子６０１乃至６０４からの出力信号が入力され、入力信
号の論理和を演算し、演算結果を出力信号ｐｒ＿ｓｑ＿
ｅｒｒｏｒとして出力するようになっている。Ｄフリッ
プフロップ回路６０６は、入力されたライト信号ｗｒの
立ち上がりのタイミングで、ＯＲ素子６０５からの出力
信号ｐｒ＿ｓｑ＿ｅｒｒｏｒを入力し、エラー信号ｓｑ
＿ｅｒｒｏｒとして出力するようになっている。ＡＮＤ
素子６０１にて１つ目のケース、ＡＮＤ素子６０２にて
２つ目のケース、ＡＮＤ素子６０３にて３つ目のケー
ス、ＡＮＤ素子６０４にて４つ目のケースをそれぞれ検
出し、これらの検出信号をｗｒ信号パルスの立ち上がり
でＤフリップフロップ回路６０６に取り込み、エラー信
号ｓｑ＿ｅｒｒｏｒを生成し、出力している。

【００３０】プロテクトライト信号生成７０は、プロテ
クト対象レジスタ１へのライト信号を生成するブロック
である。プロテクトライト信号生成７０は、ＡＮＤ素子
７０１と、ＡＮＤ素子７０２とによって構成されてい
る。ＡＮＤ素子７０１には、ライト信号ｗｒ、カウント
信号ｓｔｐｃｎｔ［１］、カウント信号ｓｔｐｃｎｔ
［０］の反転値、一致信号ｄｂ＿ｅｑが入力され、ＡＮ
Ｄ素子７０２には、ＡＮＤ素子７０１からの出力値と、
信号ｓｅｌ＿ｒｅｇ１が入力される。

【００３１】ＡＮＤ素子７０１は、ステップ３（９０
３）において設定したい値を書き込む動作であることを
検出し、ＡＮＤ素子７０２は、さらに、その書き込む動
作がプロテクト対象レジスタ（この例の場合、レジスタ
１）であることを検出し、書き込み信号（ｗｒ＿ｐｒｅ
ｇ）を生成し、出力している。

【００３２】ＡＮＤ素子８０は、ライトデータ設定バッ
ファ２０へデータ値を取り込むための信号ｗｒ＿ｄｂを
生成するためのものであり、カウント信号ｓｔｐｃｎｔ
［０］の反転値、ｓｔｐｃｎｔ［１］の反転値、セレク
ト信号ｓｅｌ＿ｒｅｇ１の値、及びライト信号ｗｒを入
力し、ステップ１（９０１）時点でのライト信号パルス
（ｗｒ）を検出し、これをｗｒ＿ｄｂとしている。具体
的には、セレクト信号ｓｅｌ＿ｒｅｇ１＝１、ステップ
カウンタ５０の値であるｓｔｐｃｎｔ［１：０］＝００
（ｓｔｐｃｎｔ［０］＝０、ｓｔｐｃｎｔ［１］＝０）
の状態で、プロテクト対象レジスタ１へのライト信号
（ｗｒ）が来たこと（ライト信号ｗｒの立ち上がり）を
検出する。

【００３３】以下、本実施の形態の動作について説明す
る。まず、図６に示した特定シーケンスにより、レジス
タ１へデータ（１２ＡＢｈ（１２ＡＢｈのｈは、１２Ａ
Ｂが１６進数で表された値であることを示している））
を書き込む場合の動作について、図７のタイミング図を
用いて説明する。

【００３４】ステップカウンタ５０の値がｓｔｐｃｎｔ
［１：０］＝００ｂの状態から、ステップ１（９０１）
としてレジスタ１へのデータ１２ＡＢｈの書き込み命令
を実行すると、ＡＮＤ素子８０の入力信号の値（ライト
信号ｗｒの値、信号ｓｅｌ＿ｒｅｇ１の値、カウント信
号ｓｔｐｃｎｔ［０］の反転値、ｓｔｐｃｎｔ［１］の
反転値）が全て１となり、ＡＮＤ素子８０において生成
されたｗｒ＿ｄｂ信号パルスが出力され、このパルスに
より、ライトデータ設定バッファ２０に書き込みデータ
（ｄａｔａ［１５：０］＝１２ＡＢｈ）が取り込まれ、
ライトデータ設定バッファ２０からの出力データｄｂ
［１５：０］の値が１２ＡＢｈとなる。

【００３５】また、この動作と平行して、図４のＡＮＤ
素子５０１の入力信号の値（信号ｓｅｌ＿ｒｅｇ１の
値、カウント信号ｓｔｐｃｎｔ［０］の反転値、ｓｔｐ
ｃｎｔ［１］の反転値）が全て１となり、Ｄフリップフ
ロップ回路５０３からの出力信号（ｓｔｐｃｎｔ
［０］）の値が１となる。これにより、ステップカウン
タ５０の値が１つ進み、ｓｔｐｃｎｔ［１：０］＝０１
ｂとなる。しかし、この書き込み動作では、プロテクト
ライト信号生成７０でのパルス生成条件が揃わないた
め、レジスタ１のライト信号ｗｒ＿ｐｒｅｇのパルスが
発生せず、レジスタ１の値は更新されずに元の値のまま
となる。

【００３６】次に、ステップ２（９０２）として、デー
タ１２ＡＢｈの反転値であるデータＥＤ５４ｈを、レジ
スタ１へ書き込むライト命令を実行すると、ライトデー
タ設定バッファの値（ｄｂ［１５：０］の値）の反転値
（いまの場合、ＥＤ５４ｈ）と、ｄａｔａ［１５：０］
の値（いまの場合、ＥＤ５４ｈ）が一致するので、比較
回路３０の比較器３０３からの一致信号ｄｂｚ＿ｅｑの
値が１になる。

【００３７】よって、ステップ１（９０１）直後の書き
込みで、かつ、ｄｂｚ＿ｅｑとｓｅｌ＿ｒｅｇ１の値が
１であるので、ステップカウンタ５０の値がさらに１つ
進み、ｓｔｐｃｎｔ［１：０］＝１０ｂとなる。しかし
この書き込み動作では、プロテクトライト信号生成７０
でのパルス生成条件が揃わないためレジスタ１のライト
信号ｗｒ＿ｐｒｅｇのパルスが発生せず、レジスタ１の
値は更新されず元の値のままである。

【００３８】次に、ステップ３として、データ１２ＡＢ
ｈの書き込み命令を実行すると、ライトデータ設定バッ
ファの値（ｄｂ［１５：０］の値）と、ｄａｔａ［１
５：０］の値が一致するので、比較回路３０の比較器３
０２からの一致信号ｄｂ＿ｅｑが１になる。このとき、
プロテクトライト信号生成７０では、ＡＮＤ素子７０１
にてステップカウンタ５０の値がｓｔｐｃｎｔ［１：
０］＝１０ｂ、一致信号ｄｂ＿ｅｑ＝１の状態でライト
信号ｗｒが来たことを検出し、さらに、ＡＮＤ素子７０
２にて信号ｓｅｌ＿ｒｅｇ１＝１を検出し、ｗｒ＿ｐｒ
ｅｇ信号のパルスが生成され、出力される。

【００３９】このｗｒ＿ｐｒｅｇのパルスにより、ライ
トデータ設定バッファ２０の値であるｄｂ［１５：０］
（いまの場合、１２ＡＢｈ）がレジスタ１に書き込まれ
る。また、本ステップ３（９０３）の書き込み動作によ
り、ステップカウンタ５０の値は、ｓｔｐｃｎｔ［１：
０］＝００ｂに戻る。

【００４０】一方、特定シーケンスにてエラーが発生
し、書き込みが無効となる場合の動作について、図８、
図９、図１０、及び図１１のタイミング図を用いて説明
する。シーケンスエラーの発生には、上述したように４
つのケースがあるが、１つ目のケースが図８、２つ目の
ケースが図９、３つ目のケースが図１０、４つ目のケー
スが図１１にそれぞれ対応している。

【００４１】図８は、１つ目のケースである、ステップ
１（９０１）後の書き込みが、プロテクト対象レジスタ
１以外に対するものであった場合のタイミング図であ
り、ステップ１（９０１）後、レジスタ１以外のレジス
タへの書き込みを行っているため、信号ｓｅｌ＿ｒｅｇ
１の値が１から０に変化している。ＡＮＤ素子６０１に
は、信号ｓｅｌ＿ｒｅｇ１の反転値と、ｓｔｐｃｎｔ
［０］の値と、ｓｔｐｃｎｔ［１］の反転値とが入力さ
れ、これらの論理積を演算し、演算結果がＯＲ素子６０
５に供給されるようになっている。従って、この状態
（ステップ１（９０１）後の書き込みが、プロテクト対
象レジスタ１以外に対するものである状態）を図５に示
したシーケンスエラー検出６０のＡＮＤ素子６０１で検
出し、ｃｋ端子から入力されるｗｒ信号パルスの立ち上
がりエッジで、Ｄフリップフロップ回路６０６にＤ端子
から取り込み、Ｑ端子から出力されるエラー信号ｓｑ＿
ｅｒｒｏｒが１となる。

【００４２】また、図３に示した状態遷移図の状態８０
２（ｓｔｐｃｎｔ［１：０］＝０１）から、信号ｓｅｌ
＿ｒｅｇ１＝０での書き込みを行っているため、ステッ
プカウンタ５０の値がｓｔｐｃｎｔ［１：０］＝０１ｂ
からｓｔｐｃｎｔ［１：０］＝００ｂに戻る。

【００４３】図９は、２つ目のケースである、ステップ
１（９０１）後の書き込みで、設定したい値の反転値以
外の値をライトした場合のタイミング図である。ステッ
プ１（９０１）後、データ１２ＡＢｈの反転値であるＥ
Ｄ５４ｈではなく、データ１１１１ｈを書き込んでいる
ため、ｄｂｚ＿ｅｑ信号が０のままとなっている。この
状態（ステップ１（９０１）後の書き込みで、設定した
い値の反転値以外の値をライトした状態）を、図５に示
したシーケンスエラー検出６０のＡＮＤ素子６０２で検
出し、エラー信号ｓｑ＿ｅｒｒｏｒの値が１となる。即
ち、ＡＮＤ素子６０２の入力信号（ｄｂｚ＿ｅｑの反転
値、カウント信号ｓｔｐｃｎｔ［０］の値、ｓｔｐｃｎ
ｔ［１］の反転値）が全て１となり、ライト信号ｗｒの
立ち上がりのタイミングでエラー信号ｓｑ＿ｅｒｒｏｒ
＝１が出力される。

【００４４】また、図３に示す状態遷移図の状態８０２
から、一致信号ｄｂｚ＿ｅｑ＝０での書き込みを行って
いるため、ステップカウンタ５０の値がｓｔｐｃｎｔ
［１：０］＝０１ｂからｓｔｐｃｎｔ［１：０］＝００
ｂに戻る。

【００４５】図１０は、３つ目のケースである、ステッ
プ２（９０２）後の書き込みが、プロテクト対象レジス
タ１以外に対するものであった場合のタイミング図であ
る。ステップ２（９０２）後、レジスタ１以外のレジス
タへの書き込みを行っているため、ｓｅｌ＿ｒｅｇ１信
号が１から０に変化している。この状態（ステップ２
（９０２）後の書き込みが、プロテクト対象レジスタ１
以外に対するものである状態）を、図５に示したシーケ
ンスエラー検出６０のＡＮＤ素子６０３で検出し、エラ
ー信号ｓｑ＿ｅｒｒｏｒの値が１となる。即ち、ＡＮＤ
素子６０３の入力信号（セレクト信号ｓｅｌ＿ｒｅｇ１
の反転値、カウント信号ｓｔｐｃｎｔ［０］の反転値、
ｓｔｐｃｎｔ［１］の値）が全て１となり、ライト信号
ｗｒの立ち上がりのタイミングでエラー信号ｓｑ＿ｅｒ
ｒｏｒ＝１が出力される。

【００４６】また、図３に示す状態遷移図の８０３の状
態から書き込みを行っているため、ステップカウンタ５
０の値がｓｔｐｃｎｔ［１：０］＝１０ｂからｓｔｐｃ
ｎｔ［１：０］＝００ｂに戻る。さらに、図２に示した
プロテクトライト信号生成７０では、信号ｓｅｌ＿ｒｅ
ｇ１＝０であるため、ＡＮＤ素子７０２の出力であるレ
ジスタ１へのライト信号ｗｒ＿ｐｒｅｇの値は０のまま
となり、ライトパルスは発生しない。

【００４７】図１１は、４つ目のケースである、ステッ
プ２（９０２）後の書き込みで設定したい値以外の値を
ライトした場合のタイミング図である。ステップ２（９
０２）後、書き込みたいデータ１２ＡＢｈではなく、デ
ータ１１１１ｈを書き込んでいるため、一致信号ｄｂ＿
ｅｑの値が０のままとなっている。この状態（ステップ
２（９０２）後の書き込みで設定したい値以外の値をラ
イトした状態）を、図５に示したシーケンスエラー検出
６０のＡＮＤ素子６０４で検出し、エラー信号ｓｑ＿ｅ
ｒｒｏｒの値が１となる。

【００４８】また、図３に示す状態遷移図の状態８０３
から書き込みを行っているため、ステップカウンタ５０
の値がｓｔｐｃｎｔ［１：０］＝１０ｂからｓｔｐｃｎ
ｔ［１：０］＝００ｂに戻る。さらに、図２に示したプ
ロテクトライト信号生成７０では、一致信号ｄｂ＿ｅｑ
＝０であるため、ＡＮＤ素子７０１の出力が０となり、
ｗｒ＿ｐｒｅｇの値も０のままとなるので、ライトパル
スは発生しない。

【００４９】このように、プロテクト対象レジスタ１へ
の書き込みは、特定シーケンスで書き込み動作を行った
場合にのみ有効となるので、他のレジスタへの書き込み
命令コードが何らかの原因でプロテクト対象レジスタ１
への不正書き込みを行う命令に変化してしまった場合
や、ＣＰＵ６の暴走などにより不正書き込みが行われた
場合に、それらの不正な書き込み動作を無効化すること
ができ、システムに重要な影響を及ぼす制御レジスタの
値を守ることができる。

【００５０】さらに、ステップ１（９０１）、ステップ
２（９０２）、及びステップ３（９０３）での書き込み
データ値を比較し、正常値であるかどうかを確認してい
るので、データバス８上で不慮のデータ化けが発生した
場合でも、不正なデータの書き込みを無効化することが
できる。

【００５１】データバス８でのデータ化けについては、
データバス８自体に誤り訂正等の回路と付加ビットを施
す方法もあるが、本実施の形態では、データバス８に付
加ビットを増やす必要がなく、また、ハードウェアも比
較的少ない量で実現できるといった効果もある。

【００５２】また、書き込みデータを一時保留するハー
ドウェアのみを用意し、データ値が正常であるかどうか
の検出をソフトウェアで行う方法も考えられるが、ソフ
トウェアでの検出はプログラムコードの増大と制御レジ
スタへの書き込み時間の増大を招くという欠点がある。
この方法と比べると、本実施の形態は、ライト命令を３
回実行するだけでよく、プログラムコード量を少なくで
き、かつ、制御レジスタへの書き込み時間を短くできる
といった効果がある。

【００５３】また、ステップ２（９０２）では、データ
値を反転値としなければならないので、ＣＰＵ６の暴走
などにより、同じ命令コードを繰り返し実行し、同一レ
ジスタへの連続書き込みが行われるといった事態が発生
した場合でも、この書き込み動作を無効化することがで
きる。

【００５４】次に、図１２乃至図１８を参照して、本発
明の他の実施の形態について説明する。この実施の形態
の基本的な構成及び動作は、図１乃至図１１を参照して
上述した実施の形態の場合と同様であるが、ライトプロ
テクトの対象となるレジスタを３つとした点で異なって
いる。図１２は、本実施の形態の構成例を示すブロック
図である。

【００５５】同図に示したように、各ブロックは図１に
示した実施の形態の場合と基本的に同様であるが、本実
施の形態の場合、レジスタ１、レジスタ２、及びレジス
タ３の３つのレジスタを、ライトプロテクトの対象とし
ている。従って、これら３つのレジスタ１，２，３への
書き込み用データ、及びライト信号は、ライトプロテク
ト回路１１から供給されるようになっている。

【００５６】図１３は、図１２のライトプロテクト回路
１１の構成例を示すブロック図である。同図に示すよう
に、ライトプロテクト回路１１は、ライトデータ設定バ
ッファ２１、比較回路３１、対象レジスタ検出４１、ス
テップカウンタ５１、シーケンスエラー検出６１、プロ
テクトライト信号生成７１、ＡＮＤ素子８１、及びＯＲ
素子９１から構成されている。

【００５７】ここで、ライトデータ設定バッファ２１の
接続及び構成は、図２に示したライトデータ設定バッフ
ァ２０の場合と同様であるので、その説明は省略する。
また比較回路３１の接続及び構成も、図２に示した比較
回路３０の場合と同様であるので、その説明は省略す
る。また、シーケンスエラー検出６１は、図２に示した
シーケンスエラー検出６０と比べると、入力信号の１つ
が、信号ｓｅｌ＿ｒｅｇ１から信号ｐｒｅｇ＿ｏｎに変
更されているが、その中身の構成及び動作は図２に示し
たシーケンスエラー検出６０の場合と同様であるので、
その説明は省略する。同じ理由で、プロテクトライト信
号生成７１も、図２に示したプロテクトライト信号生成
７０と比べると、入力信号の１つが、信号ｓｅｌ＿ｒｅ
ｇ１から信号ｐｒｅｇ＿ｏｎに変更されているが、本ブ
ロック自体の構成及び動作は図２に示したプロテクトラ
イト信号生成７０の場合と同様であるので、その説明は
省略する。また、ＡＮＤ素子８１も、図２に示したＡＮ
Ｄ素子８０と比べると、入力信号の１つが、信号ｓｅｌ
＿ｒｅｇ１から信号ｓｅｌ＿ｐ＿ｏｒに変更されている
が、ＡＮＤ素子８１の構成及び動作は、図２に示したＡ
ＮＤ素子８０の場合と同様であるので、その説明は省略
する。

【００５８】対象レジスタ検出４１は、特定シーケンス
の対象レジスタが、３ステップで同一であるかどうかを
検出するブロックであり、図１４に示すように構成され
ている。同図に示すように、対象レジスタ検出４１は、
ＯＲ素子４１１，４１２、Ｄフリップフロップ回路４１
３，４１４、ＡＮＤ素子４１５，４１６，４１７、ＯＲ
素子４１８から構成されている。ＯＲ素子４１１にはセ
レクト信号ｓｅｌ＿ｒｅｇ１、ｓｅｌ＿ｒｅｇ３が入力
され、これらの信号の論理和が演算され、演算結果がＤ
フリップフロップ回路４１３に供給される。ＯＲ素子４
１２にはセレクト信号ｓｅｌ＿ｒｅｇ２、ｓｅｌ＿ｒｅ
ｇ３が入力され、これらの信号の論理和が演算され、演
算結果がＤフリップフロップ回路４１４に供給される。
Ｄフリップフロップ回路４１３には、ＯＲ素子４１１か
らの出力信号と、ＡＮＤ素子８１から出力される信号ｗ
ｒ＿ｄｂが入力され、信号ｗｒ＿ｄｂの立ち下がりのタ
イミングで、ＯＲ素子４１１からの出力信号をＡＮＤ素
子４１５に供給し、ＯＲ素子４１１からの出力信号の反
転値をＡＮＤ素子４１６に供給し、ＯＲ素子４１１から
の出力信号をＡＮＤ素子４１７に供給するようになって
いる。また、Ｄフリップフロップ回路４１４には、ＯＲ
素子４１２からの出力信号と、ＡＮＤ素子８１から出力
される信号ｗｒ＿ｄｂが入力され、信号ｗｒ＿ｄｂの立
ち下がりのタイミングで、ＯＲ素子４１２からの出力信
号の反転値をＡＮＤ素子４１５に供給し、ＯＲ素子４１
２からの出力信号をＡＮＤ素子４１６に供給し、ＯＲ素
子４１２からの出力信号をＡＮＤ素子４１７に供給する
ようになっている。また、ＡＮＤ素子４１５には、セレ
クト信号ｓｅｌ＿ｒｅｇ１が入力され、ＡＮＤ素子４１
６には、セレクト信号ｓｅｌ＿ｒｅｇ２が入力され、Ａ
ＮＤ素子４１７には、セレクト信号ｓｅｌ＿ｒｅｇ３が
入力されるようになっている。図１４において、保持回
路（Ｄフリップフロップ回路）４１３が保持する値ｓｅ
ｌ＿ｉｎｆｏ［０］、及び保持回路４１４が保持する値
ｓｅｌ＿ｉｎｆｏ［１］は、ステップ１（８１１）時点
での特定シーケンスの対象レジスタを示すものであり、
図１４の中の一覧表に示すような情報を保持している。

【００５９】保持回路４１３及び保持回路４１４が保持
する値は、ステップ１（８１１）時点の書き込みで更新
される。この保持回路４１３及び保持回路４１４の値ｓ
ｅｌ＿ｉｎｆｏ［１：０］を、ステップ１（８１１）時
点での対象レジスタの情報として扱い、ステップ２（８
１２）時点、及びステップ３（８１３）時点における対
象レジスタと、ステップ１（８１１）時点における対象
レジスタとが同一レジスタであるかどうかを、ＡＮＤ素
子４１５，４１６，４１７で検出する。これらＡＮＤ素
子４１５，４１６，４１７の出力信号をそれぞれＯＲ素
子４１８で受け取り、特定シーケンスの各ステップでの
対象レジスタが同一であるか否かを検出し、検出結果と
しての検出信号ｐｒｅｇ＿ｏｎを生成し、出力する。

【００６０】この対象レジスタ検出４１は、プロテクト
対象レジスタの数を１つとする場合には不要であるが、
複数のレジスタをプロテクト対象とする場合は、それら
のレジスタを区別するために必ず必要であり、対象レジ
スタ検出４１の出力信号ｓｅｌ＿ｉｎｆｏのビット数
は、プロテクト対象レジスタが２個の場合は１ビット、
プロテクト対象レジスタが３又は４個の場合は２ビッ
ト、プロテクト対象レジスタが５乃至８個の場合は３ビ
ットとなるように構成される。

【００６１】ステップカウンタ５１は、プロテクト対象
レジスタが複数（この例の場合、３つ）になったため、
図１に示した実施の形態のステップカウンタ５０とは少
し構成が異なる。即ち、図１５の状態遷移図に示す通
り、ステップ１（８１１）の書き込み実施時点（ライト
信号ｗｒの立ち下がり発生時点でｓｅｌ＿ｐ＿ｏｒ＝１
の場合）で使用する信号がｓｅｌ＿ｒｅｇ１からｓｅｌ
＿ｐ＿ｏｒとなり、ステップ２（８１２）の書き込み実
施時点（ライト信号ｗｒの立ち下がり時点で（ｄｂｚ＿
ｅｑ＝１）かつ（ｐｒｅｇ＿ｏｎ＝１）の場合）で使用
する信号がｓｅｌ＿ｒｅｇ１からｐｒｅｇ＿ｏｎとな
る。図１５の状態遷移図に従って動作するように回路化
したものを図１６に示す。

【００６２】図１６は、ステップカウンタ５１の構成例
を示すブロック図である。同図に示すように、ステップ
カウンタ５１は、ＡＮＤ素子５１１，５１２、Ｄフリッ
プフロップ回路５１３，５１４から構成されている。Ａ
ＮＤ素子５１１は、信号ｓｅｌ＿ｐ＿ｏｒ、カウント信
号ｓｔｐｃｎｔ［０］の反転値、ｓｔｐｃｎｔ［１］の
反転値を入力し、入力された値の論理積を演算し、演算
結果をＤフリップフロップ回路５１３に供給するように
なっている。ＡＮＤ素子５１２は、一致信号ｄｂｚ＿ｅ
ｑの値、信号ｐｒｅｇ＿ｏｎの値、カウント信号ｓｔｐ
ｃｎｔ［０］の値、ｓｔｐｃｎｔ［１］の反転値をそれ
ぞれ入力し、入力した値の論理積を演算し、演算結果を
Ｄフリップフロップ回路５１４に供給するようになって
いる。Ｄフリップフロップ回路５１４は、ライト信号ｗ
ｒの立ち下がりのタイミングで、ＡＮＤ素子５１２の出
力信号をカウント信号ｓｔｐｃｎｔ［１］として出力す
るようになっている。

【００６３】ＯＲ素子９１は、３つあるプロテクト対象
レジスタ（レジスタ１，２，３）のうちのいずれかが、
現在選択されているかどうかを示す信号ｓｅｌ＿ｐ＿ｏ
ｒを生成するためのものである。この信号ｓｅｌ＿ｐ＿
ｏｒは、ステップカウンタ５１及びＡＮＤ素子８１のブ
ロックで使用される。

【００６４】次に、本実施の形態の動作について説明す
る。本実施の形態は、図１乃至図１１を参照して上述し
た実施の形態の場合とは、プロテクト対象レジスタがレ
ジスタ１，２，３の３つになっている点が異なっている
が、基本的な動作は、図１乃至図１１を参照して上述し
た実施の形態の場合と同様であるので、その詳細な説明
は省略する。

【００６５】図１７は、レジスタ２へデータ値１２ＡＢ
ｈを書き込む場合のタイミング図を示している。この例
の場合も、図７に示したタイミング図と基本的に同様に
して、レジスタ２にデータ１２ＡＢｈが書き込まれる。
図１８は、シーケンスエラー発生時の例として、３つ目
のケースであるステップ２（８１２）後のライトで、対
象レジスタ以外のレジスタに書き込みを行った場合のタ
イミング図である。この例の場合、ステップ３（８１
３）において、信号ｗｒ＿ｐｒｅｇの値が０のままとな
り、信号ｓｑ＿ｅｒｒｏｒの値が１となり、レジスタ２
へのデータ１２ＡＢｈの書き込みは行われない。

【００６６】以上説明したように、本実施の形態は、複
数のレジスタをライトプロテクトの対象にする場合の例
であり、システムの必要性に応じて、プロテクトの対象
となるレジスタの個数を自由に変更できるという効果が
得られる。

【００６７】次に、本発明のさらに他の実施の形態につ
いて説明する。上記各実施の形態では、特定シーケンス
を図６に示した３ステップで構成しているが、本実施の
形態では、さらにステップを増やし、図２４に示すよう
に４ステップで構成している。

【００６８】図２４に示した特定シーケンスのフロー
は、図６に示した上記各実施の形態でのフローのステッ
プ１の前に、コマンドレジスタへ特定値（この例の場
合、５５ＡＡｈ）を書き込むというステップを追加して
いる。ステップ２以降は、上記各実施の形態での３ステ
ップ（ステップ１（９０１）、ステップ２（９０２）、
ステップ３（９０３））と同様である。

【００６９】本実施の形態の場合、図２５に示した４つ
のステップ（ステップ１（９２１）、ステップ２（９２
２）、ステップ３（９２３）、ステップ４（９２４））
を踏んだ場合にのみ、対象レジスタへのデータの書き込
みが有効となり、対象レジスタへ設定したいデータが書
き込まれる。

【００７０】ここで、ステップ１（９２１）、ステップ
２（９２２）、及びステップ３（９２３）での書き込み
動作は、特定シーケンスを構成するステップに過ぎず、
これら各ステップの時点では、書き込みは無効で、ライ
ト信号（ｗｒ＿ｐｒｅｇ）のパルスが出力されない。ス
テップ１（９２１）乃至ステップ４（９２４）までの書
き込みを順序よく実施した場合にのみ、ステップ４時点
での書き込みが有効となり、ライト信号（ｗｒ＿ｐｒｅ
ｇ）のパルスが出力される。

【００７１】なお、これらのステップを踏まず、ステッ
プ１（９２１）とステップ２（９２２）の間、ステップ
２（９２２）とステップ３（９２３）の間、或いはステ
ップ３（９２３）とステップ４（９２４）の間に、他の
書き込み動作が行われた場合には、特定シーケンスでの
書き込みは無効となり、シーケンスエラーが検出され
る。再度書き込みを試みる場合は、再び最初のステップ
１（９２１）から書き込み動作を始めなければならな
い。

【００７２】図１９は、本実施の形態の構成例を示すブ
ロック図である。各ブロックは、図１に示した実施の形
態の場合とほぼ同様であるが、本実施の形態の場合、ア
ドレスデコーダ９において、コマンドレジスタの選択信
号ｓｅｌ＿ｃｍｄを生成し、ライトプロテクト回路１２
へ供給している点が異なっている。

【００７３】ここで、コマンドレジスタについてである
が、コマンドレジスタは、特定シーケンスを構成するた
めのものであり、レジスタと呼んではいるが、実際には
実体（保持回路）がなく、アドレスのみ割り付けられる
ものとする。

【００７４】図２０は、図１９のライトプロテクト回路
１２の構成例を示すブロック図である。同図に示すよう
に、ライトプロテクト回路１２は、ライトデータ設定バ
ッファ２２、比較回路３２、ステップカウンタ５２、シ
ーケンスエラー検出６２、プロテクトライト信号生成７
２、及びＡＮＤ素子８２から構成される。

【００７５】ここで、図２０に示したライトデータ設定
バッファ２２、プロテクトライト信号生成７２、及びＡ
ＮＤ素子８２は、図２に示したライトデータ設定バッフ
ァ２０、プロテクトライト信号生成７０、及びＡＮＤ素
子８０とそれぞれ接続及び構成が同一であるので、その
説明は省略する。

【００７６】図２０に示すように、比較回路３２は、図
２に示した比較回路３０と比べると、データバス８の値
（ｄａｔａ［１５：０］）と特定値５５ＡＡｈを比較
し、一致信号５５ａａ＿ｅｑを出力する比較器３２４が
新たに追加されている点が異なっている。

【００７７】図２１は、ステップカウンタ５２のカウン
ト信号の状態遷移を示している。ステップ数が４つにな
ったことにより、カウント信号の値に応じた４つの状態
（ｓｔｐｃｎｔ［１：０］＝００ｂ、ｓｔｐｃｎｔ
［１：０］＝０１ｂ、ｓｔｐｃｎｔ［１：０］＝１０
ｂ、ｓｔｐｃｎｔ［１：０］＝１１ｂ）が示されてい
る。カウント信号ｓｔｐｃｎｔ［１：０］の値が００ｂ
の状態で、ステップ１（８２１）の書き込みを行うと、
カウント信号ｓｔｐｃｎｔ［１：０］の値は０１ｂに遷
移し、ステップ２（８２２）の書き込みを行うと、カウ
ント信号ｓｔｐｃｎｔ［１：０］の値は１０ｂに遷移
し、ステップ３（８２３）の書き込みを行うと、カウン
ト信号ｓｔｐｃｎｔ［１：０］の値は１１ｂに遷移す
る。それ以外の書き込みが発生すると、カウント信号ｓ
ｔｐｃｎｔ［１：０］の値は００ｂに戻る。

【００７８】図２２は、図２１に示した状態遷移図に従
って動作し、カウント信号ｓｔｐｃｎｔ［１：０］を出
力する回路の例を示している。ＡＮＤ素子５２１には、
信号ｓｅｌ＿ｃｍｄの値、信号５５ａａ＿ｅｑの値、カ
ウント信号の１ビット目の値（ｓｔｐｃｎｔ［０］）の
反転値、カウント信号の２ビット目の値（ｓｔｐｃｎｔ
［１］）の反転値が入力され、各値の論理積を演算し、
演算結果を出力するようになっている。ＡＮＤ素子５２
２には、信号ｓｅｌ＿ｒｅｇ１の値、信号ｄｂｚ＿ｅｑ
の値、カウント信号の１ビット目の値（ｓｔｐｃｎｔ
［０］）の反転値、カウント信号の２ビット目の値（ｓ
ｔｐｃｎｔ［１］）が入力され、各値の論理積を演算
し、演算結果を出力するようになっている。

【００７９】ＡＮＤ素子５２３には、信号ｓｅｌ＿ｒｅ
ｇ１の値、カウント信号の１ビット目の値（ｓｔｐｃｎ
ｔ［０］）、カウント信号の２ビット目の値（ｓｔｐｃ
ｎｔ［１］）の反転値が入力され、各値の論理積を演算
し、演算結果を出力するようになっている。ＡＮＤ素子
５２４には、信号ｓｅｌ＿ｒｅｇ１の値、信号ｄｂｚ＿
ｅｑの値、カウント信号の１ビット目の値（ｓｔｐｃｎ
ｔ［０］）の反転値、カウント信号の２ビット目の値
（ｓｔｐｃｎｔ［１］）が入力され、各値の論理積を演
算し、演算結果を出力するようになっている。

【００８０】ＯＲ素子５２５は、ＡＮＤ素子５２１，５
２２からの出力信号を入力し、論理和演算を行い、演算
結果を出力するようになっている。ＯＲ素子５２６は、
ＡＮＤ素子５２３，５２４からの出力信号を入力し、論
理和演算を行い、演算結果を出力するようになってい
る。

【００８１】Ｄフリップフロップ回路５２７のＤ０端子
には、ＯＲ素子５２５からの出力値と、ライト信号ｗｒ
の反転値が入力され、ライト信号の立ち下がり毎に、Ｏ
Ｒ素子５２５からの出力値を入力し、カウント信号ｓｔ
ｐｃｎｔ［０］として出力するようになっている。ま
た、Ｄフリップフロップ回路５２８には、ＯＲ素子５２
６からの出力値と、ライト信号ｗｒの反転値が入力さ
れ、ライト信号の立ち下がり毎に、ＯＲ素子５２６から
の出力値を入力し、カウント信号ｓｔｐｃｎｔ［１］と
して出力するようになっている。

【００８２】シーケンスエラー検出６２は、本実施の形
態では６つのケースをエラーとして検出している。１つ
目は、最近の書き込み動作がコマンドレジスタへの５５
ＡＡｈライトではない状態で、プロテクト対象レジスタ
１への書き込みを行った場合、２つ目は、ステップ１
（８２１）の後の最初の書き込み動作が、対象とするレ
ジスタ以外に対する場合、３つ目は、ステップ２（８２
２）の後の最初の書き込み動作が、対象とするレジスタ
以外に対する場合、４つ目は、ステップ２（８２２）の
後の最初の書き込み動作が、対象とするレジスタである
が、設定したい値の反転値（ステップ２（８２２）での
書き込み値の反転値）以外の値を書き込んだ場合、５つ
目は、ステップ３（８２３）の後の最初の書き込み動作
が、対象とするレジスタ以外に対する場合、そして６つ
目は、ステップ３（８２３）の後の最初の書き込み動作
が、対象とするレジスタであるが、設定したい値（ステ
ップ２（８２２）での書き込み値）以外の値を書き込ん
だ場合である。これら６つのケースが発生した場合を、
シーケンスエラーとして検出する。

【００８３】図２３は、シーケンスエラー検出６２の構
成例を示すブロック図である。同図に示すように、シー
ケンスエラー検出６２は、ＡＮＤ素子６２１乃至６２６
と、ＯＲ素子６２７と、Ｄフリップフロップ回路６２８
とから構成されている。ＡＮＤ素子６２１にて１つ目の
ケース、ＡＮＤ素子６２２にて２つ目のケース、ＡＮＤ
素子６２３にて３つ目のケース、ＡＮＤ素子６２４にて
４つ目のケース、ＡＮＤ素子６２５にて５つ目のケー
ス、ＡＮＤ素子６２６にて６つ目のケースをそれぞれ検
出し、これらの検出信号をｗｒ信号パルスでＤフリップ
フロップ回路６２８に取り込み、エラー信号ｓｑ＿ｅｒ
ｒｏｒを生成し、出力している。

【００８４】なお、本実施の形態の場合、４ステップの
特定シーケンスになっているが、基本的な動作は、上述
した各実施の形態の場合と同様である。図２５は、プロ
テクト対象のレジスタ１にデータ１２ＡＢｈを書き込む
場合のタイミング図である。ステップ１（８２１）にお
いて、信号ｓｅｌ＿ｃｍｄの値が１となり、ｄａｔａ
［１５：０］の値が５５ＡＡｈとなるので、比較器３２
４の出力信号５５ａａ＿ｅｑの値が１となる。従って、
図２２のＡＮＤ素子５２１の入力信号である信号ｓｅｌ
＿ｃｍｄ、信号５５ａａ＿ｅｑ、カウント信号ｓｔｐｃ
ｎｔ［０］、ｓｔｐｃｎｔ［１］の値がそれぞれ１とな
るので、ＡＮＤ素子５２１の出力信号の値は１となる。
これにより、ライト信号ｗｒの立ち下がりで、カウント
信号ｓｔｐｃｎｔ［０］の値が１となる。これにより、
ステップカウンタ５２の出力するカウント信号ｓｔｐｃ
ｎｔ［１：０］＝０１ｂとなる。

【００８５】ステップ２（８２２）においては、信号ｓ
ｅｌ＿ｒｅｇ１の値が１となり、カウント信号ｓｔｐｃ
ｎｔ［０］の値が１、ｓｔｐｃｎｔ［１］の反転値が１
となるので、ＡＮＤ素子５２３の出力信号の値は１とな
る。従って、ステップカウンタ５２の出力するカウント
信号ｓｔｐｃｎｔ［１：０］＝１０ｂとなる。

【００８６】ステップ３（８２３）においては、信号ｓ
ｅｌ＿ｒｅｇ１の値が１、一致信号ｄｂｚ＿ｅｑの値が
１、カウント信号ｓｔｐｃｎｔ［１］の値が１、ｓｔｐ
ｃｎｔ［０］の反転値が１となり、ＡＮＤ素子５２４の
出力信号の値が１となる、また、ＡＮＤ素子５２２の出
力信号の値も１となるので、ステップカウンタ５２の出
力するカウント信号ｓｔｐｃｎｔ［１：０］の値は１１
ｂとなる。

【００８７】ステップ４（８２４）においては、信号ｓ
ｅｌ＿ｒｅｇ１の値が１、比較器３２２から出力される
一致信号ｄｂ＿ｅｑの値が１、ステップカウンタ５２か
ら出力されるカウント信号ｓｔｐｃｎｔ［１］＝１、ｓ
ｔｐｃｎｔ［］＝１となるので、ライト信号ｗｒの立ち
上がりで、ライトプロテクト回路１２より出力される信
号ｗｒ＿ｐｒｅｇの値が１となり、プロテクト対象レジ
スタ１に対してデータ１２ＡＢｈが書き込まれる。

【００８８】図２６は、最近の書き込み動作がコマンド
レジスタへの５５ＡＡｈライトではない状態で、プロテ
クト対象レジスタ１への書き込みを行った場合（１つ目
のケース）に、シーケンスエラーが発生したときのタイ
ミング図である。この場合、信号ｓｅｌ＿ｒｅｇ１の値
が１、カウント信号ｓｔｐｃｎｔ［０］の反転値が１、
ｓｔｐｃｎｔ［１］の反転値が１となるので、図２３の
ＡＮＤ素子６２１の出力信号の値が１となり、ＯＲ素子
６２７の出力信号ｐｒ＿ｓｑ＿ｅｒｒｏｒの値が１とな
る。これにより、ライト信号ｗｒの立ち上がりで、Ｄフ
リップフロップ回路６２８にＯＲ素子６２７からの出力
信号ｐｒ＿ｓｑ＿ｅｒｒｏｒが取り込まれ、ｓｑ＿ｅｒ
ｒｏｒ信号として出力される。

【００８９】図２７は、ステップ３後のライトで設定し
たい値以外の値をライトし、シーケンスエラーが発生し
た場合のタイミング図である。同図に示すように、ステ
ップ３の後、レジスタ１に対して、データ１１１１ｈの
書き込みを行った場合、カウント信号ｓｔｐｃｎｔ
［０］＝１、カウント信号ｓｔｐｃｎｔ［１］＝１、信
号ｄｂ＿ｅｑの値が０のままとなるので、ＡＮＤ素子６
２６の出力が１となり、ｗｒ信号の立ち上がりで、エラ
ー信号ｓｑ＿ｅｒｒｏｒの出力値が１となる。また、ｗ
ｒ＿ｐｒｅｇの値は０のままとなり、ｗｒ＿ｐｒｅｇの
値も０のままとなる。

【００９０】以上、本実施の形態では、特定シーケンス
のステップ数を４つに増やし、かつコマンドレジスタと
いう別レジスタの概念を追加しているので、ＣＰＵ６の
暴走などによる同一レジスタへのランダム値の連続誤書
き込みについても、無効化できるという効果がある。

【００９１】また、データバス上のデータ化けについて
は、データバス自体に誤り訂正等の回路と付加ビットを
施す方法もあるが、上記各実施の形態では、データバス
に付加ビットを増やす必要がなく、またハードウェアも
比較的少ない量で実現可能である。

【００９２】また、書き込みデータを一時保留するハー
ドウェアのみを用意し、データ値が正常であるかどうか
の検出をソフトウェアで行う方法も考えられるが、ソフ
トウェアでの検出はプログラムコードの増大と制御レジ
スタへの書き込み時間の増大を招くという欠点がある。
この方法と比べると、上記各実施の形態は、ライト命令
を３回実行するだけでよく、プログラムコード量を少な
くでき、かつ、制御レジスタへの書き込み時間を短くで
きるといった効果がある。

【００９３】なお、上記実施の形態の構成及び動作は例
であって、本発明の趣旨を逸脱しない範囲で適宜変更す
ることができることは言うまでもない。

【００９４】

【発明の効果】以上の如く、本発明に係るライトプロテ
クト方法によれば、所定のレジスタへ所定のデータを書
き込むためのライト動作が、所定のシーケンスで行われ
たか否かを判定し、上記レジスタへデータを書き込むた
めのライト動作が、上記シーケンスで行われたと判定さ
れた場合にのみ、上記レジスタへのデータの書き込みが
行われるように制御するようにしたので、所定のレジス
タへの不正な書き込みを無効化することができる。

【図面の簡単な説明】

【図１】本発明のライトプロテクト方法を応用したライ
トプロテクト回路の一実施の形態の構成例を示すブロッ
ク図である。

【図２】図１のライトプロテクト回路の構成例を示すブ
ロック図である。

【図３】カウント信号の状態遷移を示す図である。

【図４】図１のステップカウンタの構成例を示すブロッ
ク図である。

【図５】図１のシーケンスエラー検出の構成例を示す図
ブロック図である。

【図６】プロテクト対象レジスタへの書き込み時の特定
シーケンスを説明するためのフローチャートである。

【図７】プロテクトの対象とするレジスタ１にデータ１
２ＡＢｈを書き込む場合のタイミング図である。

【図８】ステップ１後の書き込み動作が、対象とするレ
ジスタ以外に対するものであり、シーケンスエラーが発
生した場合のタイミング図である。

【図９】ステップ１後のライトで設定したい値の反転値
以外の値をライトし、シーケンスエラーが発生した場合
のタイミング図である。

【図１０】ステップ２後の書き込み動作が、対象とする
レジスタ以外に対するものであり、シーケンスエラーが
発生した場合のタイミング図である。

【図１１】ステップ２後のライトで設定したい値以外の
値をライトし、シーケンスエラーが発生した場合のタイ
ミング図である。

【図１２】本発明のライトプロテクト方法を応用した他
の実施の形態の構成例を示すブロック図である。

【図１３】図１２のライトプロテクト回路の構成例を示
すブロック図である。

【図１４】図１３の対象レジスタ検出の構成例を示すブ
ロック図である。

【図１５】カウント信号の状態遷移を示す図である。

【図１６】図１３のステップカウンタ５１の構成例を示
すブロック図である。

【図１７】レジスタ２にデータ１２ＡＢｈを書き込む場
合のタイミング図である。

【図１８】ステップ２後の書き込み動作が、対象とする
レジスタ以外に対するものであり、シーケンスエラーが
発生した場合ｎタイミング図である。

【図１９】本発明のライトプロテクト方法を応用したさ
らに他の実施の形態の構成例を示すブロック図である。

【図２０】図１９のライトプロテクト回路の構成例を示
すブロック図である。

【図２１】カウント信号の状態遷移を示す図である。

【図２２】図２０のステップカウンタの構成例を示す図
である。

【図２３】図２０のシーケンスエラー検出の構成例を示
す図である。

【図２４】プロテクト対象レジスタへの書き込み時の特
定シーケンスを説明するためのフローチャートである。

【図２５】プロテクトの対象とするレジスタ１にデータ
１２ＡＢｈを書き込む場合のタイミング図である。

【図２６】最近の書き込み動作がコマンドレジスタへの
５５ＡＡｈライトでない状態で、プロテクト対象レジス
タへの書き込みを行った場合のタイミング図である。

【図２７】ステップ３後のライトで設定したい値以外の
値をライトし、シーケンスエラーが発生した場合のタイ
ミング図である。

【図２８】従来のライトプロテクト回路の一例を示すブ
ロック図である。

【符号の説明】

１乃至ｎレジスタ６ＣＰＵ７プログラム格納メモリ８データバス９アドレスデコーダ１０，１１，１２，１３ライトプロテクト回路２０，２１，２２ライトデータ設定バッファ３０，３１，３２比較回路４１対象レジスタ検出５０，５１，５２ステップカウンタ６０，６１，６２シーケンスエラー検出７０，７１，７２プロテクトライト信号生成８０，８１，８２，４１５，４１６，４１７，５０１，
５０２，５１１，５１２，５２１，５２２，５２３，５
２４，６０１，６０２，６０３，６０４，６２１，６２
２，６２３，６２４，６２５，６２６，７０１，７０
２，７１１，７１２，７２１，７２２ＡＮＤ素子９１，４１１，４１２，４１８，５２５，５２６，６０
５，６２７ＯＲ素子３０１，３１１，３２１反転器３０２，３０３，３１２，３１３，３２２，３２３，３
２４比較器４１３，４１４，５０３，５０４，５１３，５１４，５
２７，５２８，６０６，６２８Ｄフリップフロップ回
路

Claims

【特許請求の範囲】

【請求項１】マイクロコンピュータを構成する所定の
レジスタへの誤書き込みを防止するライトプロテクト方
法であって、前記所定のレジスタへ所定のデータを書き込むためのラ
イト動作が、所定のシーケンスで行われたか否かを判定
する判定ステップと、前記判定ステップにおいて、前記レジスタへ前記データ
を書き込むためのライト動作が、前記シーケンスで行わ
れたと判定された場合にのみ、前記レジスタへの前記デ
ータの書き込みが行われるように制御する制御ステップ
とを備えることを特徴とするライトプロテクト方法。
【請求項２】マイクロコンピュータを構成する所定の
レジスタへの誤書き込みを防止するライトプロテクト装
置であって、前記所定のレジスタへ所定のデータを書き込むためのラ
イト動作が、所定のシーケンスで行われたか否かを判定
する判定手段と、前記判定手段によって、前記レジスタへ前記データを書
き込むためのライト動作が、前記シーケンスで行われた
と判定された場合にのみ、前記レジスタへの前記データ
の書き込みが行われるように制御する制御手段とを備え
ることを特徴とするライトプロテクト装置。
【請求項３】前記判定手段は、前記レジスタに対して
前記データを書き込むための命令を含む複数の命令が、
前記シーケンスに従って実行されたか否かを判定するこ
とを特徴とする請求項２に記載のライトプロテクト装
置。
【請求項４】前記判定手段は、前記データの書き込み
の対象となる前記レジスタに対して前記データを書き込
むための命令と、前記レジスタに対して前記データとは
異なる他の所定の値を書き込むための命令と、前記レジ
スタに対して前記データを書き込むための命令とがこの
順番で実行されたか否かを判定することを特徴とする請
求項３に記載のライトプロテクト装置。
【請求項５】前記判定手段は、前記データの書き込み
の対象となる前記レジスタとは別の他の所定のコマンド
レジスタに対して所定の値を書き込むための命令と、前
記データの書き込みの対象となる前記レジスタに対して
前記データを書き込むための命令と、前記レジスタに対
して前記データとは異なる他の所定の値を書き込むため
の命令と、前記レジスタに対して前記データを書き込む
ための命令とがこの順番で実行されたか否かを判定する
ことを特徴とする請求項３に記載のライトプロテクト装
置。
【請求項６】前記判定手段は、各命令が実行される毎
に、各命令が前記シーケンスに従って実行されたか否か
を判定し、各命令の実行が前記シーケンスに従って行わ
れなかったことが判明した時点で、前記シーケンスの最
初から各命令が前記シーケンスに従って実行されたか否
かの判定を行うことを特徴とする請求項３，４または５
に記載のライトプロテクト装置。
【請求項７】前記他の所定の値は、前記データの反転
値であることを特徴とする請求項４，５または６に記載
のライトプロテクト装置。
【請求項８】マイクロコンピュータを構成する所定の
レジスタへの誤書き込みを防止するライトプロテクト装
置を制御するライトプロテクトプログラムであって、前記所定のレジスタへ所定のデータを書き込むためのラ
イト動作が、所定のシーケンスで行われたか否かを判定
する判定ステップと、前記判定ステップにおいて、前記レジスタへ前記データ
を書き込むためのライト動作が、前記シーケンスで行わ
れたと判定された場合にのみ、前記レジスタへの前記デ
ータの書き込みが行われるように制御する制御ステップ
とを前記ライトプロテクト装置に実行させることを特徴
とするライトプロテクトプログラム。