KR100244779B1 - 디지털 시스템에서의 에러 검출 장치 및 에러 발생 확인 방법 - Google Patents
디지털 시스템에서의 에러 검출 장치 및 에러 발생 확인 방법 Download PDFInfo
- Publication number
- KR100244779B1 KR100244779B1 KR1019970033212A KR19970033212A KR100244779B1 KR 100244779 B1 KR100244779 B1 KR 100244779B1 KR 1019970033212 A KR1019970033212 A KR 1019970033212A KR 19970033212 A KR19970033212 A KR 19970033212A KR 100244779 B1 KR100244779 B1 KR 100244779B1
- Authority
- KR
- South Korea
- Prior art keywords
- error
- signal
- classification
- interrupt
- information
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
- G06F11/1679—Temporal synchronisation or re-synchronisation of redundant processing components at clock signal level
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
본 발명은 디지탈 시스템에서의 에러 검출장치 및 에러 발생 확인 방법에 관한 것으로, 본 발명의 상기 에러 검출장치는 입력된 각각의 에러 발생 신호(ER0＆lt;7..0＆gt; 내지 ERn＆lt;7..0＆gt;)를 현재 사용중인 클럭(CLK)으로 동기화시켜 실제 에러 신호(ER_SYN0(7..0)내지 ER_SYNn(7..0))를 발생시키는 에러 감지기0내지 에러 감지기n(U0 내지 U1);
상기 실제 에러 신호(ER_SYN0(7..0) 내지 ER_SYNn(7..0))가 하드웨어 장치의 구조에 의거하여 에러 유형별로 분류하여 입력되고 클럭에 맞춰 랫치되어 저장되는에러별 분류 저장기0 내지 에러별 분류 저장기n(U3 내지 U4);
상기 에러별 분류 저장기0 내지 에러별 분류 저장기n(U3 내지 U4)으로 부터의 출력신호(ER_INFO0 내지 ER_INFOn)가 입력되는 에러 정보 출력 버퍼(U6);
상기 에러 정보 출력 버퍼(U6)에 입력됨과 동시에 입력된 상기 출력신호(ER_INFO0 내지 ER_INFOn)의 각각에 대해 '0' 값이 아닌지 비교하여 상기 출력신호(ER_INFO0 내지 ER_INFOn)중의 어느 하나라도 '1' 값 으로 나타나면
즉시 인터럽트 신호(INT)를 발생하여 마이콤에게 에러 발생을 알리는 에러검출 및 인터럽트 발생기(U5);
상기 인터럽트 신호(INT)를 받은 경우 에러가 발생했음을 감지하고 상기 어드레스 디코더 및 에러 정보 전송 제어기(U2)로 에러에 대한 정보를 접근하기 위해 어드레스(ADR＆lt;n..0＆gt;), AS, RD 신호를 발생하는 마이콤;
상기 어드레스 신호(ADR＆lt;n..0＆gt;)를 디코딩하여 에러별 분류 및 저장기0 내지 에러별 분류 및 저장기n (U3 내지 U4)중의 일 에러별 분류 및 저장기를 선택하기 위한 ER_INFO_SEL＆lt;n..0＆gt; 신호를 발생하는 어드레스 디코더 및 에러 정보 전송 제어기(U2);
발생한 에러를 사용자에게 알리기 위해 상기 마이콤으로 부터 미리 선정한 통신규약에 따라 에러정보를 전송받는 외부 에러 처리 장치와;
상기 에러정보가 유형별로 저장되는 비휘발성 메모리와 ;
상기 마이콤으로 부터 에러가 발생하였음을 상기마이콤으로 인터럽트 따위로 알게 되면 미리 약속된 상기 비휘발성 메모리의 특정 영역을 접근하여 에러처리 프로그램을 실행하는 주 마이크로 프로세서와;
상기 비휘발성 메모리를 보호하기 위해 이 비휘발성 메모리의 특정 영역에 대한 동시 접근을 방지하는 중재기를 포함하여 이루어 진다.
Description
본 발명은 디지탈 시스템의 에러 검출장치 및 에러 발생 확인 방법에 관한 것으로, 특히 컴퓨터나 기타 시스템에서 발생하는 하드웨어적인 에러나 결함을 검출하여 관리하므로써 시스템 사용자에게 즉각 조치할 수 있는 기능을 제공하는 컴퓨터 시스템의 에러 검출장치 및 에러 발생 확인 방법에 관한 것이다.
일반적인 컴퓨터 시스템이나 구조가 복잡한 전자회로를 내장한 시스템에서는 여러 하드웨어 장치(보드)가 서로 연동하여 하나의 시스템으로 작동한다.
이때 각각의 회로는 각각의 사이클을 수행하는데 어떤 결함에 의해 에러가 발생하는 경우에 그 원인을 찾아 내기가 쉽지 않으며 이에 대한 세부적인 결함 정보를 제공하지 않아 수리 및 복구에 많은 비용을 부담하고 있다.
종래 시스템에서는 시스템이 동작중에 에러가 발생하면 인터럽트 방식에 의해 마이크로 프로세서나 제어기에게 이를 알려 프로그램에서 예외 처리를 하여 시스템 관리자에게 콘솔 모니터나 알람으로 알리게 되어 있다.
즉, 특정 하드웨어 결함이 동작중에 발생하면 그 결과만을 알리므로 체계적이지 못하고, 이를 전담하는 장치가 없었다.
따라서, 특정 하드웨어 결함이 발생한 상황에 따라 일부 에러 상태나 발광 다이오드가 점등되어 있는 상태로 에러 원인을 추적하여 수리 및 복구 조치를 취하게 되어 있다.
이러한 에러 처리 방식은 비교적 단순한 장치나 시스템에서는 조치가 가능하나 복잡하고 집적화된 하드웨어로 구성된 시스템에서는 원인 규명 및 결함 부위를 찾기가 어렵고 보다 체계적인 조치가 용이하지 않았다.
종래 기술에서는 에러가 발생할 때 이를 상태 레지스터 등에 저장하고 마이크로 프로세서에게 알려서 서비스 루틴에서 처리하는 것이 일반적인 것이다.
따라서, 만일 마이크로프로세서 자체에서 에러가 발생하거나 서비스 루틴 조차 수행할 수 없는 더블 폴트 에러가 발생하면 더 이상 처리가 불가능하여, 단지, 상태 발광 다이오드로 표시하는 정도로 끝나 세부적인 에러 요소를 파악하기가 곤란하였다.
물론 상태 레지스터를 배터리 백업하여 리셋트 후 또는 재 부팅한 후, 이전의 에러가 있었는지를 확인해야 하는 방법으로 에러를 처리하였기 때문에 즉각적인 에러 발생 통보가 어려웠다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로 특정 하드웨어 결함이 발생했을 때, 에러를 감지하는 기능을 가진 전용장치를 둠으로써 보다 세부적인 에러를 수집하고, 이에 대한 처리를 전담하는 제어 장치를 두어 주 중앙처리 장치나 외부 콘솔 따위의 장치와 연결시켜 에러 정보를 알리는 기능을 제공하므로써, 발생한 에러에 대한 원인 규명을 명확히 하고 신속한 복구처리를 하는 컴퓨터 시스템의 에러 처리 장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명에 따른 에러 검출장치의 개략 블록도.
도 2는 본 발명에 따른 에러 검출장치의 에러 검출 및 전송 모듈의 상세 블록도.
상기한 목적을 달성하기 위하여 본 발명의 에러 검출장치는, 입력된 각각의 에러 발생 신호 (ER0＆lt;7..0＆gt; 내지 ERn＆lt;7..0＆gt;)를 현재 사용중인 클럭(CLK)으로 동기화시켜 실제 에러 신호(ER_SYN0＆lt;7..0＆gt; 내지 ER_SYNn＆lt;7..0＆gt;)를 발생시키는 에러 감지기0 내지 에러 감지기n(U0 내지 U1)와; 상기 실제 에러 신호(ER_SYN0＆lt;7..0＆gt; 내지 ER_SYNn＆lt;7..0＆gt;)가 하드웨어 장치의 구조에 의거하여 에러 유형별로 분류하여 입력되고 클럭에 맞춰 랫치되어 저장되는 에러별 분류 저장기0 내지 에러별 분류 저장기n(U3 내지 U4); 상기 에러별 분류 저장기0 내지 에러별 분류 저장기n(U3 내지 U4)으로 부터의 출력신호(ER_INFO0 내지 ER_INFOn)가 입력되는 에러 정보 출력 버퍼(U6); 상기 에러 정보 출력 버퍼(U6)에 입력됨과 동시에 입력된 상기 출력신호(ER_INFO0 내지 ER_INFOn)의 각각에 대해 '0' 값인지의 여부를 비교하고, 그 비교 결과 상기 출력신호(ER_INFO0 내지 ER_INFOn)중 어느 하나라도 '1' 값 으로 나타나면, 즉시 인터럽트 신호(INT)를 발생하여 마이콤에게 에러 발생을 알리는 에러검출 및 인터럽트 발생기(U5); 상기 인터럽트 신호(INT)를 받은 경우 에러가 발생했음을 감지하고 상기 어드레스 디코더 및 에러 정보 전송 제어기(U2)로 에러에 대한 정보를 접근하기 위해 어드레스(ADR＆lt;n..0＆gt;), AS, RD 신호를 발생하는 마이콤; 상기 어드레스 신호(ADR＆lt;n..0＆gt;)를 디코딩하여 에러별 분류 및 저장기0 에러별 분류 및 저장기n (U3 내지 U4)중의 하나의 에러별 분류 및 저장기를 선택하기 위한 ER_INFO_SEL＆lt;n..0＆gt; 신호를 발생하는 어드레스 디코더 및 에러 정보 전송 제어기(U2); 발생한 에러를 사용자에게 알리기 위해 상기 마이콤으로 부터 미리 선정한 통신규약에 따라 에러정보를 전송받는 외부 에러 처리 장치와; 상기 에러정보가 유형별로 저장되는 비휘발성 메모리와 ;상기 마이콤으로 부터 에러가 발생하였음을 상기 마이콤으로 인터럽트 따위로 알게 되면 미리 약속된 상기 비휘발성 메모리의 특정 영역을 접근하여 에러처리 프로그램을 실행하는 주 마이크로 프로세서와; 상기 비휘발성 메모리를 보호하기 위해 이 비휘발성 메모리의 특정 영역에 대한 동시 접근을 방지하는 중재기를 포함하여 이루어 진다.
또한, 본 발명의 에러 발생 확인 방법은, 에러 감지기, 에러별 분류 및 저장기, 에러검출 및 인터럽트 발생기, 에러 정보 출력 버퍼, 어드레스 디코더 및 에러 정보 전송 제어기를 구비한 디지털 시스템에 있어서,
상기 에러별 분류 및 저장기의 출력 신호를 상기 에러 정보 출력 버퍼에 입력하는 제 1과정; 상기 제 1과정에서 상기 에러 정보 출력 버퍼에 입력되는 모든 정보 값이 '0' 인지를 판정하는 제 2과정; 상기 제 2과정에서 상기 모든 정보 값이 '0' 이면 에러가 발생하지 않은 것으로 판정하고, 상기 모든 정보 값중에 하나라도 '1' 이 있으면 에러가 발생한 것으로 판정하는 제 3과정; 및 상기 제 3과정에서의 판정 결과, 에러가 발생했으면 즉시 인터럽트를 마이콤으로 전송하여 에러 발생을 알리는 제 4과정을 포함하여 이루어진다.
본 발명에서는 별도의 컨트롤러를 두어, 상기한 프로세서 자체의 에러를 비롯한 문제의 에러가 발생하면, 발생된 에러를 저장함은 물론 인터럽트 컨트롤러에게 알려서 즉시, 컨트롤러가 상태 레지스터를 읽어가, 이를 외부의 콘솔 장치로 전송하여 즉각 보고하고, 비휘발성 메모리에도 기록하고 프로세서에게도 알려서 예상 및 세부 정보 신호들을 미리 설정하여 구현해 두어야 한다.
따라서, 에러가 발생하면 이는 어떠한 경우에도 외부의 시스템 관리자나 프로세서에게 알려 시스템의 수리나 복구를 신속하게 하기 위함이다.
일반적인 하드웨어 장치에서는 에러가 발생되면 그 에러신호들을 미리 물리적으로 설정해 두고 있으며, 이 신호들은 상태 레지스터에 저장되거나 발광 다이오드를 구동시켜 외부 사용자와 연결된다.
그러나, 본 발명에서는 이 내용들을 외부 비휘발성 메모리에 사용자가 원하는 만큼 저장이 가능하도록 했으며, 또한, 마이콤을 이용하여 외부 제어 장치와도 연결하여 세부적인 결함이나 에러 정보를 분석하여 조기 복구할 수 있도록 했다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명한다.
본 발명에 대한 장치는 크게 2 개의 블록 모듈과 하나의 비휘발성 메모리로 구성되어 있으며,이들은 각각 세부 블록들로 구성되어 있다.
본 발명에 따른, 컴퓨터 시스템의 에러 처리 장치에 대해 도 1의 주요 블록도와 도 2의 상세 회로도를 참조하여 설명한다.
먼저, 도 1에서는 점선으로 표시된 블록이 본 발명에 대한 영역이고 , 기타 부분은 본 발명의 기능을 제공하기 위한 부수적인 블록에 해당한다.
본 발명의 동작 설명은 상기 점선 블록을 중심으로 기술되어 있다.
에러 발생 신호 (ER0＆lt;7..0＆gt; 내지 ERn＆lt;7..0＆gt;)의 에러 수에 따라 각각의 신호가 에러 감지기0 내지 에러 감지기n(U0 내지 U1)으로 입력되면 현재 사용중인 클럭(CLK)으로 1차 동기화를 시킨다.
즉, 에러 감지기(U0 내지 U1)에서 노이즈등의 신호를 거르기 위한 수단으로 동기화시켜 실제 에러 신호들만 출력시켜 ER_SYN0＆lt;7..0＆gt; 내지 ER_SYNn＆lt;7..0＆gt; 신호를 발생시킨다.
이 신호는 원래의 하드웨어 장치의 구조에 의거하여, 에러 유형별로 분류되어 에러별 분류 저장기0 내지 에러별 분류 저장기n(U3 내지 U4)로 각각 입력되고 클럭에 맞춰 랫치되어 저장된다.
이렇게 저장된 신호는 저장과 함께 출력신호 (ER-INFO0 내지 ER-INFOn)로서 에러 정보 출력 버퍼(U6)에 입력된다
이때, 에러가 발생되지 않았다면 모두 '0' 으로 입력된다. 그리고 상기 신호는 상기 에러 정보 출력 버퍼(U6)로 입력됨과 동시에 에러 검출 및 인터럽트 발생기(U5)로 입력된다.
그후 상기 에러 검출 및 인터럽트 발생기(U5)는 이 신호들을 '0' 값이 아닌지 비교하고 그중에 하나라도 '1'으로 나타나면, 즉시 인터럽트 신호(INT)를 발생하여 도 1의 마이콤으로 전송되어 에러 발생을 알린다.
물론 인터럽트는 최초의 에러 신호 하나만에 의해 생성되며 나중에 설명되는 인터럽트 클리어 신호(INT_CLR*) 에 의해 클리어된다.
한편 이 인터럽트 신호(INT)를 받은 마이콤은 에러가 발생했음을 감지하고 어드레스 디코더 및 에러 정보 전송 제어기(U2)로 에러에 대한 정보를 접근하기 위해 어드레스(ADR＆lt;n..0＆gt;), AS, RD 신호를 발생한다.
그러면 어드레스 디코더 및 에러 정보 전송 제어기(U2)에서는 이 어드레스 신호를 디코딩하여 에러별 분류 및 저장기0 내지 에러별 분류 및 저장기n(U3 내지 U4)중 특정 에러별 분류 및 저장기를 선택하기 위한 ER_INFO_SEL＆lt;n..0＆gt; 신호를 발생한다.
이 선택신호는 에러 정보 출력 버퍼의 입력 신호(ER_INFO0 내지 ER_INFOn)를 선택하기 위한 제어 신호로 사용되어 외부로 8비트의 데이터 신호인 ER_DATA＆lt;7..0＆gt;를 출력시킨다.
물론 상기 U3 ,U4가 8비트 저장기로 되어 있을 경우에 해당된다.
또한 이 크기는 마음대로 정할수 있으나 마이콤의 데이터 사이즈에 맞추는 것이 편리하다.
동일 방법으로 마이콤이 모든 에러 분류 및 저장기(U3 내지 U4)에 유형별로 저장된 에러 데이터를 읽어간 다음 인터럽트를 클리어시키기 위한 신호 ADR＆lt;n..0＆gt;, AS, WR를 발생한다.
그러면 어드레스 디코더 및 에러 정보 전송 제어기(U2)에서 인터럽트 클리어 신호(INT_CLR*)를 발생하여 에러검출 및 인터럽트 발생기(U5)로 입력되어 즉시 인터럽트 발생을 정지시킨다.
이것은 먼저 에러 관련 정보를 읽어가는 동안에 다른 예외적인 일을 못하도록하므로써 정확한 에러원인을 밝힐 수 있도록 한 것이다.
그리고 리셋 신호(RST)와 CLR* 신호는 중요하지 않은 에러의 발생을 클리어시키는 기능을 수행한다.
여기서 중요하지 않은 에러는 시스템의 자체 진단 기능중에 시스템의 구성요소를 알기 위해 시스템이 유발시키는 에러를 말한다.
그리고 상기 리셋 신호(RST)와 CLR* 신호는 또한 마이콤에서 발생하는 신호에 의해 디코딩되어 진다.
따라서, CLR* 신호나 RST 신호가 발생하면 에러별 분류 및 저장기(U3,U4)에 저장된 유형별 에러 정보는 전부 지워져 새로운 에러를 받아들일 수 있게 된다.
또한, 상기 CLR* 신호는 마이콤에서 CLR* 신호발생을 멈추기 위한 신호( 이미 어드레스로 할당됨)가 전송될 때 까지 계속 발생되므로 파워 온 후에 초기화 동안에 발생하는 에러를 무시하고자 할 때 사용되기도 한다.
이렇게 발생된 에러는 도 1의 마이콤에서 먼저 외부 에러 처리 장치로 미리 선정한 통신 규약에 따라 에러정보를 전송하여 사용자에게 알릴수 있게 한다.
또한, 상기 에러정보를 비휘발성 메모리에도 저장하고 주 마이크로 프로세서에게 에러가 발생되었음을 인터럽트 따위로 알린다. 그러면 주 마이크로 프로세서는 미리 약속된 상기 비휘발성 메모리의 일정 영역을 접근하여 에러처리를 위한 프로그램을 실행한다.
이때 도 1의 중재기는 상기 비휘발성 메모리를 보호하기 위해 상기 비휘발성 메모리에 대한 동시 접근을 방지한다.
이와같이 시스템 초기화 시에 에러가 발생되면 이 에러는 그 유형에 따라 분류되어 저장되고 마이콤에 의해 외부 에러 처리 장치로 알리게 되며, 동시에 주 마이크로 프로세서로 하여금 예외처리가 가능하도록 하는 기능을 제공한 것이 본 발명의 기본 개념이다.
컴퓨터나 그밖의 전자 장치에서 에러가 발생했을 경우에 그 원인을 밝힐 수 있는 수단으로 사용하기 이한 기능을 제공하여
수리나 복구를 신속하게 하므로써 제품의 서비스의 질을 높일 수 있으며 제조산상이나 공정시험중에 에러가 발생할 경우 원인을 쉽게 찾아 조치하므로써 비용절감의 효과가 있으며 유사제품과의 차별화가 되어 경쟁력을 높일 수 있다.
또한, 본 발명의 기본 기능은 컴퓨터 및 제어장비에도 쉽게 설계시 응용가능하다.
Claims (5)
- 입력된 각각의 에러 발생 신호를 현재 사용중인 클럭으로 동기화시켜 실제 에러 신호를 발생시키는 n개의 에러 감지기;상기 실제 에러 신호가 하드웨어 장치의 구조에 의거하여 에러 유형별로 분류하여 입력되고 클럭에 맞춰 랫치되어 저장되는 n개의 에러별 분류 및 저장기;상기 에러별 분류 및 저장기로 부터의 출력신호가 입력되는 에러 정보 출력 버퍼와;상기 에러별 분류 및 저장기로부터 상기 출력신호를 입력받아, 그 값에 따라 인터럽트 신호를 발생하여 마이콤에게 전송하는 에러검출 및 인터럽트 발생기와;상기 인터럽트 신호를 받은 경우 에러가 발생했음을 감지하고 상기 어드레스 디코더 및 에러 정보 전송 제어기로 에러에 대한 정보를 접근하기 위해 어드레스신호, AS 및 RD 신호를 발생하는 마이콤과;상기 어드레스 신호를 디코딩하여 상기 에러별 분류 및 저장기중 하나의 에러별 분류 및 저장기를 선택하기 위한 신호를 발생하는 어드레스 디코더 및 에러 정보 전송 제어기와;발생한 에러를 사용자에게 알리기 위해 상기 마이콤으로 부터 미리 선정한 통신규약에 따라 에러정보를 전송받는 외부 에러 처리 장치와;상기 에러정보가 유형별로 저장되는 비휘발성 메모리와;상기 마이콤으로 부터 에러가 발생하였음을 상기 마이콤으로 인터럽트 따위로 알게 되면 미리 약속된 상기 비휘발성 메모리의 특정 영역을 접근하여 에러처리 프로그램을 실행하는 주 마이크로 프로세서와;상기 비휘발성 메모리를 보호하기 위해 이 비휘발성 메모리의 특정 영역에 대한 동시 접근을 방지하는 중재기를 포함하여 이루어지는 것을 특징으로 하는,디지털 시스템에서의 에러 검출 장치.
- 제 1 항에 있어서, 상기 어드레스 디코더 및 에러 정보 전송 제어기(U2)는, 마이콤이 인터럽트를 클리어시키기 위한 신호를 발생하면 인터럽트 클리어 신호를 발생하여 상기 에러검출 및 인터럽트 발생기로 하여금 인터럽트 발생을 정지시켜 상기 마이콤이 에러 관련 정보를 읽어가는 동안에 다른 예외적인 일을 할 수 없게 하는 것을 특징으로 하는,디지털 시스템에서의 에러 검출 장치.
- 제 1 항에 있어서, 상기 어드레스 디코더 및 에러 정보 전송 제어기는, 상기 마이콤에서 발생하는 신호에 의해 디코딩되는 리셋 신호와 CLR* 신호를 발생시켜 상기 에러별 분류 및 저장기가 새로운 에러를 받아들일 수 있도록 에러별 분류 및 저장기에 저장된 유형별 에러 정보를 전부 삭제하는 것을 특징으로 하는,디지털 시스템에서의 에러 검출 장치.
- 제 3 항에 있어서, 상기 CLR* 신호는 상기 마이콤에서 CLR* 신호의 발생을 멈추기 위해 어드레스로 할당된 신호가 전송될 때까지 계속 발생되는 것을 특징으로 하는,디지탈 시스템에서의 에러 검출 장치.
- 에러 감지기, 에러별 분류 및 저장기, 에러검출 및 인터럽트 발생기, 에러 정보 출력 버퍼, 어드레스 디코더 및 에러 정보 전송 제어기를 구비한 디지털 시스템에 있어서,상기 에러별 분류 및 저장기의 출력 신호를 상기 에러 정보 출력 버퍼에 입력하는 제 1과정;상기 제 1과정에서 상기 에러 정보 출력 버퍼에 입력되는 모든 정보 값이 '0' 인지를 판정하는 제 2과정;상기 제 2과정에서 상기 모든 정보 값이 '0' 이면 에러가 발생하지 않은 것으로 판정하고, 상기 모든 정보 값중에 하나라도 '1' 이 있으면 에러가 발생한 것으로 판정하는 제 3과정; 및상기 제 3과정에서의 판정 결과, 에러가 발생했으면 즉시 인터럽트를 마이콤으로 전송하여 에러 발생을 알리는 제 4과정을 포함하여 이루어지는 것을 특징으로하는,디지털 시스템의 에러 발생 확인 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970033212A KR100244779B1 (ko) | 1997-07-16 | 1997-07-16 | 디지털 시스템에서의 에러 검출 장치 및 에러 발생 확인 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970033212A KR100244779B1 (ko) | 1997-07-16 | 1997-07-16 | 디지털 시스템에서의 에러 검출 장치 및 에러 발생 확인 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990010419A KR19990010419A (ko) | 1999-02-18 |
| KR100244779B1 true KR100244779B1 (ko) | 2000-02-15 |
Family
ID=19514722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970033212A KR100244779B1 (ko) | 1997-07-16 | 1997-07-16 | 디지털 시스템에서의 에러 검출 장치 및 에러 발생 확인 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100244779B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525537B1 (ko) * | 2000-12-28 | 2005-11-02 | 엘지전자 주식회사 | 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. |
| KR20040023365A (ko) * | 2002-09-11 | 2004-03-18 | 현대모비스 주식회사 | 전자제어장치 재 초기화기능을 구비한 점검장치 |
-
1997
- 1997-07-16 KR KR1019970033212A patent/KR100244779B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990010419A (ko) | 1999-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2021169260A1 (zh) | 一种系统板卡电源检测方法、装置、设备及存储介质 | |
| US4996688A (en) | Fault capture/fault injection system | |
| EP0664511A2 (en) | Microprocessor fault log | |
| CN102760090B (zh) | 除错方法及计算机系统 | |
| US6141757A (en) | Secure computer with bus monitoring system and methods | |
| JP2011043957A (ja) | 障害監視回路、半導体集積回路及び故障個所特定方法 | |
| CN105824388A (zh) | 一种上电/掉电的检测方法、装置和系统 | |
| CN110188013A (zh) | 一种日志读写功能测试方法、装置及电子设备和存储介质 | |
| JPH05225067A (ja) | 重要メモリ情報保護装置 | |
| CN115878430A (zh) | Pcie设备故障监控方法、装置、通信设备及存储介质 | |
| US12007875B2 (en) | Chip having debug memory interface and debug method thereof | |
| KR100244779B1 (ko) | 디지털 시스템에서의 에러 검출 장치 및 에러 발생 확인 방법 | |
| US6363493B1 (en) | Method and apparatus for automatically reintegrating a module into a computer system | |
| US20160282408A1 (en) | Integrated Circuit Including a Programmable Logic Analyzer with Enhanced and Debugging Capabilities and a Method Therefor | |
| US6502190B1 (en) | System and method for computer system initialization to maximize fault isolation using JTAG | |
| JPS5884351A (ja) | エラー識別装置 | |
| CA1316608C (en) | Arrangement for error recovery in a self-guarding data processing system | |
| JP2002073375A (ja) | マイクロコンピュータを有するシステムにおけるソフトウェアの動作監視方法 | |
| JPH11249766A (ja) | 多数基板の電源電圧異常検出装置 | |
| CN117539786A (zh) | 电视生产处理方法、装置、存储介质及电视 | |
| AU683958B2 (en) | Microprocessor fault log | |
| JPH06214831A (ja) | 中央処理装置の異常検出装置 | |
| KR100201940B1 (ko) | 전전자 교환시스템에서 보조기억장치의 에러 검출방법 | |
| US6473722B1 (en) | Compact fault detecting system capable of detecting fault without omission | |
| KR100408266B1 (ko) | 컴퓨터 시스템의 폴트 자동 복구장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051028 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |