JPS58181152A - デ−タ処理装置のデバグ方式 - Google Patents
デ−タ処理装置のデバグ方式Info
- Publication number
- JPS58181152A JPS58181152A JP57063177A JP6317782A JPS58181152A JP S58181152 A JPS58181152 A JP S58181152A JP 57063177 A JP57063177 A JP 57063177A JP 6317782 A JP6317782 A JP 6317782A JP S58181152 A JPS58181152 A JP S58181152A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- program
- contents
- field
- hst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はデータ処理装置に２いて、ソフトウェア及びハ
ードウェアの誤動作全チェックするデバグ万式に関する
。
ードウェアの誤動作全チェックするデバグ万式に関する
。
従来Ｌす、デバグ万式の一つとしてプログラムの走行ル
ートｖチェックすることが行なわれている。そのための
従来方法は、 ■ 実際に走行したアドレス會すべて外部記憶媒体に簀
き出す。
ートｖチェックすることが行なわれている。そのための
従来方法は、 ■ 実際に走行したアドレス會すべて外部記憶媒体に簀
き出す。
■ 賛所のアドレスにトラップ全仕かける。
即ちアドレス・コンベア・ストップ機能を利用して、所
定のアドレス全通ったか否か全チェックする０ しかし、■の方法は小規模の計算機システムでは、外部
媒体がシステムに組込まれてぃなかったり、また外部媒
体が催ったとしても、そこに僅き出すのに処理装置の負
荷が大きすぎるという問題がある。
定のアドレス全通ったか否か全チェックする０ しかし、■の方法は小規模の計算機システムでは、外部
媒体がシステムに組込まれてぃなかったり、また外部媒
体が催ったとしても、そこに僅き出すのに処理装置の負
荷が大きすぎるという問題がある。
また■の方法はトラップの通過時点でストップしてしま
うので、次の処理ルート以後全確認するには、何回もコ
ンベア・ストップ動作を繰り返えさねばならない。
うので、次の処理ルート以後全確認するには、何回もコ
ンベア・ストップ動作を繰り返えさねばならない。
本発明の目的は、上記のような欠点′ｔ−解決し、少な
い記憶谷菫で十分なプログラム走行Ｉｆｊｔ歴がとれる
ようにすることにある。
い記憶谷菫で十分なプログラム走行Ｉｆｊｔ歴がとれる
ようにすることにある。
本発明では谷命合と１：１対応に履歴記録用フィールド
を持つメモ＋７ ｅ設ける。このフィールドは命省金格
納する記憶装置の各命令語の一部金用いてもよいし、ハ
ードウェア上別の記・！意装置とじ−Ｃ設けてもよい。
を持つメモ＋７ ｅ設ける。このフィールドは命省金格
納する記憶装置の各命令語の一部金用いてもよいし、ハ
ードウェア上別の記・！意装置とじ−Ｃ設けてもよい。
そして谷命令が読出ｌΣｎて実行さｎｆ）＠に、対応す
る履歴ｉ己録用フィールドの内容を変化させるようにし
、プログラム冥行終Ｔ時にその内容をチェックすること
にエリ、プログラムの走行履歴が判明するものである。
る履歴ｉ己録用フィールドの内容を変化させるようにし
、プログラム冥行終Ｔ時にその内容をチェックすること
にエリ、プログラムの走行履歴が判明するものである。
第１図は不発明の一実砲例ブロック図であり、フ”ログ
ラムはｌ己憶装置１ＭｆｆｉＭＫｆｉ己１意さ扛てお９
、命令制御部０ＯＮＴの命令カウンタエＯｉアドレスと
してＭＥＭよＴ）谷命令が読出され、命令レジスタエＨ
にセットざｎ、命令コード（ＯＰ）がデコーダ（Ｄｘｃ
）でｍ読されて所定の動作が実行さ扛る。本発明ではＭ
ＥＭ中の各命令語の一部に１ないし欽ビットの履歴ｄ己
録フィールド（ＨＢｒ）が設けられ、命令実行毎に、モ
ードレジスタＭＯＤＥの内容がゲートＧを介して当該命
令の１−ＩＳＴフィールドに書込ま扛ゐ。向、プログラ
ム実行の前にはＨ８Ｔフィールドは所定値（例えばオー
ル雰）にクリ゛アされており、ＭＯＤＥレジスタの内ｄ
は該所定値とは異なる値をとるものとすめ。まｆｃＨＳ
Ｔフィールドへの書込みはいわゆる部分書込み動作（
一旦続出してマージして再書込みする）によってもよい
し、Ｈ８Ｔフィールドに対応するメモリ菓子のみに簀込
みイネーブル信号を与えるように回路全構成してもよい
。
ラムはｌ己憶装置１ＭｆｆｉＭＫｆｉ己１意さ扛てお９
、命令制御部０ＯＮＴの命令カウンタエＯｉアドレスと
してＭＥＭよＴ）谷命令が読出され、命令レジスタエＨ
にセットざｎ、命令コード（ＯＰ）がデコーダ（Ｄｘｃ
）でｍ読されて所定の動作が実行さ扛る。本発明ではＭ
ＥＭ中の各命令語の一部に１ないし欽ビットの履歴ｄ己
録フィールド（ＨＢｒ）が設けられ、命令実行毎に、モ
ードレジスタＭＯＤＥの内容がゲートＧを介して当該命
令の１−ＩＳＴフィールドに書込ま扛ゐ。向、プログラ
ム実行の前にはＨ８Ｔフィールドは所定値（例えばオー
ル雰）にクリ゛アされており、ＭＯＤＥレジスタの内ｄ
は該所定値とは異なる値をとるものとすめ。まｆｃＨＳ
Ｔフィールドへの書込みはいわゆる部分書込み動作（
一旦続出してマージして再書込みする）によってもよい
し、Ｈ８Ｔフィールドに対応するメモリ菓子のみに簀込
みイネーブル信号を与えるように回路全構成してもよい
。
このような手段ヶ設けることにより、プログラムが実際
に走行した部分にはＭＯＤＥレジスタの値が誓込まれ、
走行しなかった部分はクリアした値（例えばオール：３
￥）が残る。よってプログラムの終ｒ後、又は適当な時
点でＨ８Ｔフィールドを読出してみれば、実際に走行し
たルートがチェックできる。
に走行した部分にはＭＯＤＥレジスタの値が誓込まれ、
走行しなかった部分はクリアした値（例えばオール：３
￥）が残る。よってプログラムの終ｒ後、又は適当な時
点でＨ８Ｔフィールドを読出してみれば、実際に走行し
たルートがチェックできる。
第２図において、図（Ａ）はＨ８Ｔフィールドが１ビツ
トのみの場合の実行結果の例を示す図で、この場合は対
応する命令が実行されたか否かのみが判明する。図（Ｂ
）はＨ８Ｔフィールドが３ビツトの場合であり、ＭＯＤ
Ｅレジスタの値（３ビツトとする）が書込まれるので、
単に各命令の実行の有無のみでなく、その命令が実行さ
れたときの計算機のモード（或いはプログラム走行レベ
ル）、即ちユーザ・モード、スーパバイザ・モードなど
の区別も判明する〇 〔発明の効果〕 μ上の如く、本発明によればＭＥＭのビット幅を若干増
やしてＨ８Ｔフィールドを設け、該Ｈ８Ｔフィールド全
変更する手段ケ設ければ、十分詳しいプログラム走行履
歴をとることができる。
トのみの場合の実行結果の例を示す図で、この場合は対
応する命令が実行されたか否かのみが判明する。図（Ｂ
）はＨ８Ｔフィールドが３ビツトの場合であり、ＭＯＤ
Ｅレジスタの値（３ビツトとする）が書込まれるので、
単に各命令の実行の有無のみでなく、その命令が実行さ
れたときの計算機のモード（或いはプログラム走行レベ
ル）、即ちユーザ・モード、スーパバイザ・モードなど
の区別も判明する〇 〔発明の効果〕 μ上の如く、本発明によればＭＥＭのビット幅を若干増
やしてＨ８Ｔフィールドを設け、該Ｈ８Ｔフィールド全
変更する手段ケ設ければ、十分詳しいプログラム走行履
歴をとることができる。
Claims (1)
- 記憶装置に格納されている複数の命令語で≧ら成るプロ
グラムを、順次読み出して実行する蓄積プログラム方式
のデータ処理装＃において、各命令語対応に履歴記録フ
ィールドを設け、各命令語を記憶装置から読み出すごと
に、該命令語に対応した履歴記録フィールドの内容を変
更する手段を設は友ことを％徴とするデータ処理装置の
デバグ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57063177A JPS58181152A (ja) | 1982-04-15 | 1982-04-15 | デ−タ処理装置のデバグ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57063177A JPS58181152A (ja) | 1982-04-15 | 1982-04-15 | デ−タ処理装置のデバグ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58181152A true JPS58181152A (ja) | 1983-10-22 |
Family
ID=13221703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57063177A Pending JPS58181152A (ja) | 1982-04-15 | 1982-04-15 | デ−タ処理装置のデバグ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58181152A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6375848A (ja) * | 1986-09-18 | 1988-04-06 | Fujitsu Ltd | デバツグ履歴記録方式 |
| US4879646A (en) * | 1986-04-18 | 1989-11-07 | Nec Corporation | Data processing system with a pipelined structure for editing trace memory contents and tracing operations during system debugging |
-
1982
- 1982-04-15 JP JP57063177A patent/JPS58181152A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4879646A (en) * | 1986-04-18 | 1989-11-07 | Nec Corporation | Data processing system with a pipelined structure for editing trace memory contents and tracing operations during system debugging |
| JPS6375848A (ja) * | 1986-09-18 | 1988-04-06 | Fujitsu Ltd | デバツグ履歴記録方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59174948A (ja) | 情報処理装置 | |
| JP2008217799A (ja) | 処理システムおよび情報をｒａｍ構体で読取りおよび復元する方法 | |
| EP0240606A2 (en) | Pipe-line processing system and microprocessor using the system | |
| JPS58181152A (ja) | デ−タ処理装置のデバグ方式 | |
| JPS6049340B2 (ja) | 分岐命令先取り方式 | |
| JPH0578053B2 (ja) | ||
| JPS5836434B2 (ja) | バツフアメモリソウチ | |
| JPS6020769B2 (ja) | マイクロプログラム制御方式 | |
| JPS6310453B2 (ja) | ||
| JPH0323938B2 (ja) | ||
| KR930010775A (ko) | 화상 처리 장치 | |
| JPS62251848A (ja) | メモリ制御方式 | |
| JPS626341A (ja) | 情報処理装置 | |
| JPH01274251A (ja) | 使用履歴記憶装置 | |
| JPS59168528A (ja) | イニシヤル・プログラム・ロ−ド方式 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
| JPS61217833A (ja) | 演算処理装置 | |
| JPS6145359A (ja) | 情報処理装置 | |
| JPS6155722A (ja) | 相対時刻計数装置 | |
| JPH01140351A (ja) | データ処理装置 | |
| JPS6027293A (ja) | メモリチエツク方式 | |
| JPS62296231A (ja) | マイクロプログラム処理装置におけるサブル−チン処理方式 | |
| JPH05120080A (ja) | フアームウエア実行履歴記憶方式 | |
| JPS62196745A (ja) | レジスタ書込み方式 |