JPS62196745A - レジスタ書込み方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置においてデータ出力を目的とし
たレジスタの書込み方式に係り、詳しくは、この種レジ
スタの一部データを書替えるのに好適なレジスタ書込み
方式に関する。

〔従来の技術〕

情報処理装置において、データ出力を目的としたレジス
タの内容を書替える場合、該レジスタの一部の内容のみ
を更新したい場合がある。このためには該レジスタの更
新すべき内容以外の部分を更新しないようにする必要が
ある。これについて次のような従来技術がある。

第１の方法は、書替え対象部分が限定できる場合に適用
しうるちのであり、特開昭５６−９０３４５号公報に示
されているように、レジスタ全体を書替えるためのアド
レスと該レジスタの一部分のみ書替えるための別アドレ
スとを割当て、該別アドレスを識別してレジスタのあら
かじめ定めた一部にデータを書込むというものである。

第２の方法は、レジスタに書込んだデータ内容の写しを
常にメモリ上のデータ域に保持しておき、該レジスタへ
の出力に先がけてメモリ上のデータ域より該レジスタの
内容の写しを読出し、論理演算を行って更新データを作
成した上で該レジスタに書込むというものである。

第３の方法は、レジスタの内容をマイクロプロセッサ内
の演算レジスタに読込み、論理演算を行って更新データ
を作成し、該レジスタに書込むというものである。

〔発明が解決しようとする問題点〕

上記従来技術において、第１の方法は書替え対象部分が
あらかじめ固定しているため、任意の一部分を書替える
目的には適用困難である６第２の方法はハードウェア規
模を増大させないメリットはあるが、メモリへレジスタ
の書込み内容の写しを書込むためのオーバヘッドが伴う
と共にレジスタの全内容を書替える場合にもメモリへの
写しの書込み操作は不可欠であり、プログラムの処理性
能の低下を招く問題があった。しかもプログラム操作が
複雑化するので、メモリへの写しの書込み忘れによるプ
ログラムバグの要因ともなっていた。

第３の方法は最も一般的に用いられているものであるが
、この方法はデータ出方のみを目的としたレジスタにお
いてもマイクロプロセッサに該レジスタの内容を読込み
可能とするための回路を付加する必要があり、ハードウ
ェア規模が大きくなる問題があった。

本発明の目的は、上記従来技術の第２の方法と同規模の
ハードウェア規模で、しかも従来技術の第３の方法と同
程度にプログラム負担が改善されるレジスタ書込み方式
を提供することにある。

〔問題点を解決するための手段〕

本発明は、レジスタをメモリ上のデータ格納域の特定ア
ドレスと同一のアドレスに割付けると共に、該特定アド
レスを識別するデコーダと、該デコーダのデコード出力
信号とメモリへの書込み信号とのアンド条件をとるアン
ドゲートを設ける。

〔作　用〕

メモリへの書込み動作は、一般にメモリ書込み信号が１
”のとき、アドレスバスのアドレスにより指定されたメ
モリの記憶位置にライトデータバスのデータを書込むこ
とで達成される。上記アドレスをデコーダがデコードし
、特定アドレスのとき１″を出力する。このデコーダの
デコード出力信号とメモリ書込み信号とのアンド条件を
アンドゲートでとり、該アンド条件が成立したとき。

ライトデータバスのデータをレジスタに書込む。

これにより、レジスタへの書込みと該レジスタの内容の
写しのメモリへの格納が同時に実行され、プログラムの
負担を軽減することができる。

〔実施例〕

以下、本発明の一実施例について図面により説明する。

第１図は本発明の一実施例の構成図を示す。第１図にお
いて、メモリ２はプログラムおよびデータを格納してい
る。マイクロプロセッサ１はメモリ２に格納されている
プログラムを実行し、レジスタ３にデータを出力する機
能を有している。１０１はライトデータバス、１．０２
はアドレスバス。

１０３はリードデータバス、２０１はメモリ書込み信号
、２０２はメモリ読出し信号である。デコーダ４はアド
レスバス１０２上のアドレスが特定アドレスであること
を識別するものである。アントゲ−１〜５は、メモリ書
込み信号２０１が′１″のとき、デコーダ４が特定アド
レスを識別すると。

レジスタ書込み（ｉ号２０３を出力するものである。

以下では特定アドレスをｉ番地とする。

はじめに、メモリ２に対する通常の読み書き動作を説明
する。マイクロプロセッサ１はメモリ２のデータを読出
すとき、アドレスバス１０２にメモリ２の該当アドレス
を出力すると共にメモリ読出し信号２０２を“１”にす
る。メモリ２はメモリ読出し信号２０２が“１″のとき
、アドレスバス１０２により指定された番地のデータを
リードデータバス１０３に読出す。一方、マイクロプロ
セッサ１はメモリ２ヘデータを書込むとき、ライトデー
タバス１０１に書込みデータを、アドレスバス１０２に
メモリ２の該当アドレスをそれぞれ出力し、メモリ書込
み信号２０１を′１″にする。

メモリ２はメモリ書込み信号２０１が１″のとき、アド
レスバス１０２により指定された番地へライトデータバ
ス１０１のデータを書込む。これらの読出し／書込み動
作は従来と同様である。

次に、マイクロプロセッサ１がレジスタ３ヘデータを出
力する場合の動作を説明する。この場合、マイクロプロ
セッサ１は、ライトデータバス１０１に所望データを出
力すると共にアドレスバス１Ｏ２に特定アドレスｊを出
力し、メモリ書込み信号２０１を“Ｉ　ＩＩにする。メ
モリ２はメモリ書込み信号２０１が′１″ということで
、アドレスバス１０２により指定された番地ｉヘライト
データバス１０１のデータを書込む。一方、デコーダ４
はアドレスバス１０２のアドレスが特定アドレスｉであ
ることを識別する。アンドゲート５は、このときメモリ
書込み信号２０１が１”のため、レジスタ書込み信号２
０３を“１”にする。これにより、ライトデータバス１
０１のデータはメモリ２と同時にレジスタ３へ書込まれ
る。

こＮで、マイクロプロセッサ１はレジスタ３の部分書替
を行う場合、メモリ２のｉ番地のデータを読出し、この
データに論理演算を行い、更新データを作成する６次に
メモリ２のｉ番地に対し更新データを書込む。この際、
デコーダ４によりｉ番地であることが識別されるので、
レジスタ３にも同時に更新データが書込まれる。また、
レジスタ３の全データを書替える場合は、単にメモリ２
のｉ番地にデータを書込むだけで良い。この場合、レジ
スタ３にも同一データが書込まれることはいうまでもな
い。

〔発明の効果〕

本発明によれば、プログラムによるデータ出力を目的と
するレジスタへの書込みは、アドレスを共有するメモリ
への書込み操作を行うことで、レジスタへの書込みと該
レジスタの内容の写しのメモリへの格納が同時に実行さ
れるため、ハードウェア規模を増大することなくプログ
ラムの負担を軽減でき、情報処理装置のコストパフォー
マンスの向上がもたらされる６

【図面の簡単な説明】

第１図は本発明の一実施例の構成図である。 １・・・マイクロプロセッサ、　　２・・・メモリ、３
・・・レジスタ、　４・・・デコーダ、５・・・アンド
ゲート、　　１０１・・・ライトデータバス、　　１０
２・・・アドレスバス、 １０３・・・リードデータバス、 ２０１・・・メモリ書込み信号、 ２０２・・・メモリ読出し信号、 ２０３・・・レジスタ書込み信号。

Claims (1)

【特許請求の範囲】
1. （１）メモリ、レジスタ等を具備する情報処理装置にお
   いて、レジスタにメモリ上の特定アドレスと同一アドレ
   スを割付け、メモリへの書込み時そのアドレスを識別し
   、それが特定アドレスであると、メモリへ書込むデータ
   を同時にレジスタへも書込むことを特徴とするレジスタ
   書込み方式。