JPS6184687A - グラフィックディスプレイ装置 - Google Patents
グラフィックディスプレイ装置Info
- Publication number
- JPS6184687A JPS6184687A JP59207843A JP20784384A JPS6184687A JP S6184687 A JPS6184687 A JP S6184687A JP 59207843 A JP59207843 A JP 59207843A JP 20784384 A JP20784384 A JP 20784384A JP S6184687 A JPS6184687 A JP S6184687A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- line
- image
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｈｋ Ｍ楽土の利用分野
本発明は、ラスタスキャン型ＣＲＴディスプレイを用い
℃、グラフィック表示を行なうのに好適なディスプレイ
装置に関する。
℃、グラフィック表示を行なうのに好適なディスプレイ
装置に関する。
（Ｃ４従来の技術
特開昭５９−９１４８６号公報に開示されているように
１画像データを記憶する画像メモリを所定の大きさのメ
モリブロックに区画し、各区画画像データの画像メモＩ
Ｊ ＆Ｃおける記憶区画領域を示す区画データな、区画
画像データの画像メモリからの続出し順序に対応して記
憶するマツピングメモリを設け、このマツピングメモリ
の内容を書換えること罠より、＝像メモリの内容を直接
書換えることなしＫ、画像配置の変更を行なうディスプ
レイ装置が従来より提案されていた。
１画像データを記憶する画像メモリを所定の大きさのメ
モリブロックに区画し、各区画画像データの画像メモＩ
Ｊ ＆Ｃおける記憶区画領域を示す区画データな、区画
画像データの画像メモリからの続出し順序に対応して記
憶するマツピングメモリを設け、このマツピングメモリ
の内容を書換えること罠より、＝像メモリの内容を直接
書換えることなしＫ、画像配置の変更を行なうディスプ
レイ装置が従来より提案されていた。
（ハ）発明が解決しようとする問題点
従来の技術においては、所定の大きさのメモリブロック
単位にしか画像配置の変更が行なえず、任意の大きさの
画像の配置変更や、ドツト単位の連続的な画像の移動、
あるいは、画像の反転等の処理を行なうことは不可能で
あった。このため。
単位にしか画像配置の変更が行なえず、任意の大きさの
画像の配置変更や、ドツト単位の連続的な画像の移動、
あるいは、画像の反転等の処理を行なうことは不可能で
あった。このため。
このような処理を行な５にはやはり画像メモリの画像デ
ータの書換えをしなければならなかった。
ータの書換えをしなければならなかった。
又、ドツト単位の画像の移動、即ち、ドツトスクロール
に関しては、通常、ＣＲＴコントローラが画像メモリの
読出し先頭アドレスを指定するスタートアドレスレジス
タを備えているため１画像メモリの連続した領域を画面
に表示する際には、画面全体をドツトスクロールするこ
とが可能であるが、マツピングメモリを用いて画像メモ
リの不連続なメモリブロックを組合せて１Ｉｉ１）面表
示を行なう場合には、従来の如きスタートアドレスの変
更を行なってもドツトスクロールを実行することは不可
能であった。
に関しては、通常、ＣＲＴコントローラが画像メモリの
読出し先頭アドレスを指定するスタートアドレスレジス
タを備えているため１画像メモリの連続した領域を画面
に表示する際には、画面全体をドツトスクロールするこ
とが可能であるが、マツピングメモリを用いて画像メモ
リの不連続なメモリブロックを組合せて１Ｉｉ１）面表
示を行なう場合には、従来の如きスタートアドレスの変
更を行なってもドツトスクロールを実行することは不可
能であった。
に）問題点な解決するための手段
本発明は、１画面分以上の容置を有する画像メモリを所
定の大きさのメモリブロックに区画し、各メモリブロッ
クの座標を列アドレス及び行アドレスより成るブ・ロッ
クアドレスで表わし、更忙、画像メモリの行方向をラス
タに対応する１ドツトライン本位で分割し、各ドツトラ
インをシリアルなラインアドレスで表わし、ＣＲＴコン
トローラから表示アドレスが与えられ、表示アドレスに
対応してブロックアドレスを記憶管理する書換え可能な
ブロックアドレスマツプメモリと、ブロックアドレスマ
ツプメモリから行アドレスが与えられ。
定の大きさのメモリブロックに区画し、各メモリブロッ
クの座標を列アドレス及び行アドレスより成るブ・ロッ
クアドレスで表わし、更忙、画像メモリの行方向をラス
タに対応する１ドツトライン本位で分割し、各ドツトラ
インをシリアルなラインアドレスで表わし、ＣＲＴコン
トローラから表示アドレスが与えられ、表示アドレスに
対応してブロックアドレスを記憶管理する書換え可能な
ブロックアドレスマツプメモリと、ブロックアドレスマ
ツプメモリから行アドレスが与えられ。
Ｃ１ｔＴコントローラからラスタアドレスが与えられ、
両アドレス情報に対応してラインアドレスな記憶管理す
る書換え可能なラインアドレスマツプメモリとを設け、
ブロックアドレスマツプメモリの列アドレス出力と、ラ
インアドレスマツプメモリのラインアドレス出力とを画
像メモリにアドレスとして与える構成としたものである
。
両アドレス情報に対応してラインアドレスな記憶管理す
る書換え可能なラインアドレスマツプメモリとを設け、
ブロックアドレスマツプメモリの列アドレス出力と、ラ
インアドレスマツプメモリのラインアドレス出力とを画
像メモリにアドレスとして与える構成としたものである
。
（ホ）作用
本発明では、ブロックアドレスマツプメモリにより、Ｃ
ＲＴコントローラからの表示アドレスは、画像メモリの
所定の大きさのメモリブロックの座標を示す列アドレス
及び行アドレスより成るブロックアドレスに変換され、
ラインアドレスマツプメモリでは、ＣＲＴコントａ−ラ
からのラスタアドレス及びブロックアドレスマツプメモ
リからの行アドレスが、画像メモリの行方向をラスタに
対応する１ドツトライン巣位で分割した各ドツトライン
をシリアルなアドレスで表わすラインアドレスに変換さ
れ、画像メモリは列アドレスとラインアドレスによりア
ドレス指定される。依って、表示アドレス及びラインア
ドレス忙より指定される画面位置には１画像メモリの列
アドレス及びラインアドレスによ゛リアドレス指定され
暮画像データが表示されることとなり、両マツプメモリ
の内容ｆｔ！更することにより行方向は１ドツトライン
単位で画像の配置変更あるいは移動が可能となる。
ＲＴコントローラからの表示アドレスは、画像メモリの
所定の大きさのメモリブロックの座標を示す列アドレス
及び行アドレスより成るブロックアドレスに変換され、
ラインアドレスマツプメモリでは、ＣＲＴコントａ−ラ
からのラスタアドレス及びブロックアドレスマツプメモ
リからの行アドレスが、画像メモリの行方向をラスタに
対応する１ドツトライン巣位で分割した各ドツトライン
をシリアルなアドレスで表わすラインアドレスに変換さ
れ、画像メモリは列アドレスとラインアドレスによりア
ドレス指定される。依って、表示アドレス及びラインア
ドレス忙より指定される画面位置には１画像メモリの列
アドレス及びラインアドレスによ゛リアドレス指定され
暮画像データが表示されることとなり、両マツプメモリ
の内容ｆｔ！更することにより行方向は１ドツトライン
単位で画像の配置変更あるいは移動が可能となる。
（へ）実施例
第１図は本発明の実施例を示すブロック図であり、（Ｉ
Ｒ）〜（ＩＢ）は、Ｒ，Ｇ、Ｂの各々忙対して設けられ
、画像データを記憶する１プレーンが１画面分以上の容
量を有する３プレーンの画像メモリ、（２）は表示アド
レスＭＡ及びラスタアドレスＩＬＡを発生するＣＲＴコ
ントローラ、（３）は表示アドレスＭＡがアドレスとし
て与えられ、列アドレスＸ及び行アドレスＹ＆出力する
ブロックアドレスマツプメモリ、 （４）ｔｔ行アドレ
スＹ及びラスタアドレスＲＡがアドレスとして与えられ
、ラインアドレスＬＡを出力するラインアドレスマツプ
メモリ、（５Ｒ）〜（５Ｂ）は、Ｒ，Ｇ、Ｂ各々の画像
メモリ（ＩＲ）〜（ＩＢ）から読出したパラレルデータ
をシリアルデータに変換し、カラーＣＲＴディスプレイ
（図示せず）Ｋ送出するパラレルシリアル変換回路Ｐ／
Ｓ、（６）は両マツプメモリ及び画像メモリにデータバ
スＤＢＵＳ９ｒ：介してデータを書込むためのＣＰＵ、
（７）〜（９）はアドレスバスＡＢＵＳを介してＣＰＵ
から与えられるアドレスと、ＣＲＴコントローラあるい
はマップメそりから与えられるアドレスとを、タイミン
グコントロール回路（図示せず）からのキャラクタクロ
ックＣＬＫに応じて選択するマルチプレクサＭＰＸ、Ｑ
ＱはＣＰＵからのアドレスとリードストローブ信号Ｒ８
ＴＢ及びライトストローブ信号ＷＳＴＢとを入力し、マ
ツプメモ１月３）（４）及び画像メモリ（ＩＲ） （Ｉ
Ｇ）（ＩＢ）のメモリ選択を行ない、且つ、読出し及び
書込みの制御を行なうリードライト制御回路であり、画
像メモＩＩ （ＩＲ）〜（ＩＢ）にはＣＰＵから所定の
順序で画像データが記憶される。
Ｒ）〜（ＩＢ）は、Ｒ，Ｇ、Ｂの各々忙対して設けられ
、画像データを記憶する１プレーンが１画面分以上の容
量を有する３プレーンの画像メモリ、（２）は表示アド
レスＭＡ及びラスタアドレスＩＬＡを発生するＣＲＴコ
ントローラ、（３）は表示アドレスＭＡがアドレスとし
て与えられ、列アドレスＸ及び行アドレスＹ＆出力する
ブロックアドレスマツプメモリ、 （４）ｔｔ行アドレ
スＹ及びラスタアドレスＲＡがアドレスとして与えられ
、ラインアドレスＬＡを出力するラインアドレスマツプ
メモリ、（５Ｒ）〜（５Ｂ）は、Ｒ，Ｇ、Ｂ各々の画像
メモリ（ＩＲ）〜（ＩＢ）から読出したパラレルデータ
をシリアルデータに変換し、カラーＣＲＴディスプレイ
（図示せず）Ｋ送出するパラレルシリアル変換回路Ｐ／
Ｓ、（６）は両マツプメモリ及び画像メモリにデータバ
スＤＢＵＳ９ｒ：介してデータを書込むためのＣＰＵ、
（７）〜（９）はアドレスバスＡＢＵＳを介してＣＰＵ
から与えられるアドレスと、ＣＲＴコントローラあるい
はマップメそりから与えられるアドレスとを、タイミン
グコントロール回路（図示せず）からのキャラクタクロ
ックＣＬＫに応じて選択するマルチプレクサＭＰＸ、Ｑ
ＱはＣＰＵからのアドレスとリードストローブ信号Ｒ８
ＴＢ及びライトストローブ信号ＷＳＴＢとを入力し、マ
ツプメモ１月３）（４）及び画像メモリ（ＩＲ） （Ｉ
Ｇ）（ＩＢ）のメモリ選択を行ない、且つ、読出し及び
書込みの制御を行なうリードライト制御回路であり、画
像メモＩＩ （ＩＲ）〜（ＩＢ）にはＣＰＵから所定の
順序で画像データが記憶される。
ＣＲＴコントローラ（２）は、例えば、日立製ＨＤ４６
５０５３のような一般的なものであり、第２歯に示すよ
うに、ディスプレイ画面が６４０×４００ドツト即ち８
０字×２５行の構成である場合、表示アドレスＭＡは、
画面上のＭｘＮドツト、例えば、８Ｘ１６ドツトの表示
空間の位置を示すものであり、この場合、画面左上端か
ら右下端に向かって、Ｏ〜１９９９のアドレスが割り当
てらレテイる。又、ラスタアドレスＲＡは、表示アドレ
スにより指定される画面の１表示空間においてスキャン
すべきラスタを表わすものであり、この場合、各表示空
間に対して０〜１５までのラスタアドレスが出力される
。
５０５３のような一般的なものであり、第２歯に示すよ
うに、ディスプレイ画面が６４０×４００ドツト即ち８
０字×２５行の構成である場合、表示アドレスＭＡは、
画面上のＭｘＮドツト、例えば、８Ｘ１６ドツトの表示
空間の位置を示すものであり、この場合、画面左上端か
ら右下端に向かって、Ｏ〜１９９９のアドレスが割り当
てらレテイる。又、ラスタアドレスＲＡは、表示アドレ
スにより指定される画面の１表示空間においてスキャン
すべきラスタを表わすものであり、この場合、各表示空
間に対して０〜１５までのラスタアドレスが出力される
。
一方、Ｉｒｈｒ 潅メモリ（ＩＲ） 〜（ＩＢ）の１プ
レーンは、例えば、第３図に示すようＫ、１画面分の容
Ｗｋ６４０×４００ドツト以上の１０２４Ｘ５１２ドツ
トの容量な有しており、画像メモリ（ＩＲ）をｍＸｎド
ツト、例えば、８Ｘ１６ドツトのメモリブロックに区画
し、各メモリブロックの座標を、列アドレスＸ及び行ア
ドレスＹより成るブロックアドレス（ｏｔｏ）〜（１２
７，３１）として表わしている。又、画像メモリ（ＩＲ
）の行方向をラスタに対応する１ドツトライン率位で分
割し、各ドツトラインをシリアルなラインアドレスＯ〜
５１）で表わすこととしている。
レーンは、例えば、第３図に示すようＫ、１画面分の容
Ｗｋ６４０×４００ドツト以上の１０２４Ｘ５１２ドツ
トの容量な有しており、画像メモリ（ＩＲ）をｍＸｎド
ツト、例えば、８Ｘ１６ドツトのメモリブロックに区画
し、各メモリブロックの座標を、列アドレスＸ及び行ア
ドレスＹより成るブロックアドレス（ｏｔｏ）〜（１２
７，３１）として表わしている。又、画像メモリ（ＩＲ
）の行方向をラスタに対応する１ドツトライン率位で分
割し、各ドツトラインをシリアルなラインアドレスＯ〜
５１）で表わすこととしている。
そこで、ブロックアドレスマツプメモリ（３１Ｋ。
第４図（イ）Ｋ示すよ５＆Ｃ，表示アドレスＭＡＫ対し
てブロックアドレスＸ及びｙｔ／＊込み、ラインアドレ
スマツプメモ１月４１には、第４図（ロ）Ｋ示すように
、行アドレスＹ及びラスクアドレスＲＡＫ対してライン
アドレスＬＡを書込めば、通常設定状態となり、列アド
レスＸがＯ〜７９、ラインアドレスＬＡがＯ〜３９９の
第３図太線で示される領域が画面上に表示されることと
なる。そして、両マツプメモ１月３）及び（４）の内容
を適当に変更すれば、画像の配置変更及び移動が可能と
なる。
てブロックアドレスＸ及びｙｔ／＊込み、ラインアドレ
スマツプメモ１月４１には、第４図（ロ）Ｋ示すように
、行アドレスＹ及びラスクアドレスＲＡＫ対してライン
アドレスＬＡを書込めば、通常設定状態となり、列アド
レスＸがＯ〜７９、ラインアドレスＬＡがＯ〜３９９の
第３図太線で示される領域が画面上に表示されることと
なる。そして、両マツプメモ１月３）及び（４）の内容
を適当に変更すれば、画像の配置変更及び移動が可能と
なる。
次Ｋ、具体例を上げて画像の配置変更及び移動の様子を
説明する。ここでは、説明の便宜上、第５図に示すよう
に、表示アドレスＭＡは画面の４×４ドツトの表示空間
なアドレス指定し、１画面４ｔ１６Ｘ１６ドツトの容儀
な有し表示アドレスＯ〜１５が割り当てられており、ラ
スタアドレスは０〜３が出力されろものとする。又、画
像メモリ（ＩＲ）は第６図に示すように、３２Ｘ３２ド
ツトの容量を有し、４Ｘ４ドツトのメモリブロックに分
割されているものとする。依って、列アドレスＸ及び行
アドレスＹはＯ〜７、ラインアドレスＬＡは０〜３１と
なる。
説明する。ここでは、説明の便宜上、第５図に示すよう
に、表示アドレスＭＡは画面の４×４ドツトの表示空間
なアドレス指定し、１画面４ｔ１６Ｘ１６ドツトの容儀
な有し表示アドレスＯ〜１５が割り当てられており、ラ
スタアドレスは０〜３が出力されろものとする。又、画
像メモリ（ＩＲ）は第６図に示すように、３２Ｘ３２ド
ツトの容量を有し、４Ｘ４ドツトのメモリブロックに分
割されているものとする。依って、列アドレスＸ及び行
アドレスＹはＯ〜７、ラインアドレスＬＡは０〜３１と
なる。
そこで、今、画面メモＩＪ （ＩＲ） Ｋ第６図忙示す
よりな幽１象に対応する一１象データがＣＰＵｌ６１＆
Ｃより記憶されており、これら画像を組合わせてディス
プレイの画面上に第７図（イ）に示すような表示を行な
おうとしているとする。この場合、ブロックアドレスマ
ツプメモリ（３） Ｋは、第８図（−（）Ｋ示すよう忙
、表示アドレスＭＡＫ対応する画面位置忙表示すべき画
像データを記憶しているメモリブロックの列アドレスＸ
及び行アドレスＹを書込む。即ち１例えば、表示アドレ
ス「２」の画面位置には、（Ｘ、Ｙ）が（５，４）のメ
モリブロックの画像データを表示したいのであるから、
表示アドレス「２」に対して（５，４）のブロックアド
レスを書込む。又、ラインアドレスマツプメモ１月４）
には、第８図（ロ）Ｋ示すような通常設定をしておけば
よい。
よりな幽１象に対応する一１象データがＣＰＵｌ６１＆
Ｃより記憶されており、これら画像を組合わせてディス
プレイの画面上に第７図（イ）に示すような表示を行な
おうとしているとする。この場合、ブロックアドレスマ
ツプメモリ（３） Ｋは、第８図（−（）Ｋ示すよう忙
、表示アドレスＭＡＫ対応する画面位置忙表示すべき画
像データを記憶しているメモリブロックの列アドレスＸ
及び行アドレスＹを書込む。即ち１例えば、表示アドレ
ス「２」の画面位置には、（Ｘ、Ｙ）が（５，４）のメ
モリブロックの画像データを表示したいのであるから、
表示アドレス「２」に対して（５，４）のブロックアド
レスを書込む。又、ラインアドレスマツプメモ１月４）
には、第８図（ロ）Ｋ示すような通常設定をしておけば
よい。
すると１例えば、ＣＲＴコントローラ（２）から表示ア
ドレスＭＡとして「２」、そして、ラスタアドレスＲＡ
として「０」が与えられたときＫｉｔ、列アドレスＸが
ｒ５Ｊ 、ラインアドレスＬＡが「１６」と変換される
ので、１Ｉｋｌ像メモリ（ＩＲ）の列アドレスＸがｒ５
ＪでラインアドレスＬＡが「１６」の１ワード４ビツト
の画１績データが画面上では表示アドレスＭＡが「２」
でラスクアドレスＲＡが「０」の画面位置に表示される
。以下、同様にして、第７図０）の表示が行なわれる。
ドレスＭＡとして「２」、そして、ラスタアドレスＲＡ
として「０」が与えられたときＫｉｔ、列アドレスＸが
ｒ５Ｊ 、ラインアドレスＬＡが「１６」と変換される
ので、１Ｉｋｌ像メモリ（ＩＲ）の列アドレスＸがｒ５
ＪでラインアドレスＬＡが「１６」の１ワード４ビツト
の画１績データが画面上では表示アドレスＭＡが「２」
でラスクアドレスＲＡが「０」の画面位置に表示される
。以下、同様にして、第７図０）の表示が行なわれる。
次に、第７図上）のような画面表示において、下半分の
画像を垂直上方向にドツトスクロールしたいとする。こ
の場合には、ブロックアドレスマツプメモ１月３）の内
容は書換えず、ラインアドレスマツプメモ１月４１にお
いズ、第８図（ハ）Ｋ示すよ５Ｋ。
画像を垂直上方向にドツトスクロールしたいとする。こ
の場合には、ブロックアドレスマツプメモ１月３）の内
容は書換えず、ラインアドレスマツプメモ１月４１にお
いズ、第８図（ハ）Ｋ示すよ５Ｋ。
下半分の画像に対応するラインアドレスＬＡの値「８」
、「９」、・・・・・・、ｒ１５Ｊを、各々インクリメ
ントしたｒ９Ｊ ＃ ｒｘｏＪ 、・・・・・・、
ｒ１６ＪＫ変更し、１画面スキャン終了の後、順次、同
様の書換えを行なえばよく、このよう忙すれば、画面上
では、同一表示アドレスの同一のラスクアドレスには、
画像メモリ（ＩＲ）の１ドツトラインづつ後の画像デー
タが順次表示されて、第７図（ロ）のように、ドツトス
クロールが実行されろ。尚、この場合、例えは、１酸メ
モＩＪ（ＩＲ）の最終ラインアドレス「３１」にはスペ
ースデータ以外の画像データを書込まないよう和してお
き、ラインアドレスマツプメモリ（４）の行アドレスＹ
が「２」及び「３」に対応するラインアドレスＬＡとし
て、第８図（ハ）の点線で示す「１６」以上のラインア
ドレスの代わりにラインアドレス「３１」を書込んでお
けば、関連のない画像データがドツトスクロールによっ
て表示されることが防止される。
、「９」、・・・・・・、ｒ１５Ｊを、各々インクリメ
ントしたｒ９Ｊ ＃ ｒｘｏＪ 、・・・・・・、
ｒ１６ＪＫ変更し、１画面スキャン終了の後、順次、同
様の書換えを行なえばよく、このよう忙すれば、画面上
では、同一表示アドレスの同一のラスクアドレスには、
画像メモリ（ＩＲ）の１ドツトラインづつ後の画像デー
タが順次表示されて、第７図（ロ）のように、ドツトス
クロールが実行されろ。尚、この場合、例えは、１酸メ
モＩＪ（ＩＲ）の最終ラインアドレス「３１」にはスペ
ースデータ以外の画像データを書込まないよう和してお
き、ラインアドレスマツプメモリ（４）の行アドレスＹ
が「２」及び「３」に対応するラインアドレスＬＡとし
て、第８図（ハ）の点線で示す「１６」以上のラインア
ドレスの代わりにラインアドレス「３１」を書込んでお
けば、関連のない画像データがドツトスクロールによっ
て表示されることが防止される。
更Ｋ、次には、第７図（イ）の画面表示後、右上半分の
錠穴形の画像において、下部３／４の画像データを＠７
図（ハ）Ｋ示すよう罠、他の画像データに差し換えたい
とする。
錠穴形の画像において、下部３／４の画像データを＠７
図（ハ）Ｋ示すよう罠、他の画像データに差し換えたい
とする。
この場合には、ブロックアドレスマツプメモリ（３）の
内容は書換えず、第８図に）忙示すよう！／ｃ、ライン
アドレスマツプメモリ（４）において、差し換えたいＩ
ｆｉｌ像に対するラインアドレスを変更すれはよい。
内容は書換えず、第８図に）忙示すよう！／ｃ、ライン
アドレスマツプメモリ（４）において、差し換えたいＩ
ｆｉｌ像に対するラインアドレスを変更すれはよい。
又、第７図（イ）の画面表示において、左上半分の三角
形の画１故に対応するラインアドレスＬＡの値を、第８
図（ホ）Ｋ示すように逆に書込めは、第７図に）に示す
ような画１峨データの反転も行なえる。
形の画１故に対応するラインアドレスＬＡの値を、第８
図（ホ）Ｋ示すように逆に書込めは、第７図に）に示す
ような画１峨データの反転も行なえる。
゛以上説明した具体例は、本発明の応用例の一部に過ぎ
ず、ドツトスフミールや画像の反転を画面全体に対して
行なえることは言うまでもなく、他にも数々の処理が可
能となる。
ず、ドツトスフミールや画像の反転を画面全体に対して
行なえることは言うまでもなく、他にも数々の処理が可
能となる。
ところで、本実施例においては、表示アドレス−より指
定される表示空間ＭｘＮドツトと、分割した画像メモリ
の１メモリプヲツクの容量ｍＸｎドツトを同一に設定し
た場合について説明したが、必ずしも同一にする必要は
なく１ｍ＞Ｍ 、ｎ＞Ｎとなるよ５に設定すればよい。
定される表示空間ＭｘＮドツトと、分割した画像メモリ
の１メモリプヲツクの容量ｍＸｎドツトを同一に設定し
た場合について説明したが、必ずしも同一にする必要は
なく１ｍ＞Ｍ 、ｎ＞Ｎとなるよ５に設定すればよい。
このよう罠、本発明では２つのマツプメモ１月３）及び
（４）の内容を変更するだけで、画像メモリの内容を−
Ｖ換えることなく、画面の垂直方向においては、１ドツ
トライン単位の画像の移動が可能とな −る。
（４）の内容を変更するだけで、画像メモリの内容を−
Ｖ換えることなく、画面の垂直方向においては、１ドツ
トライン単位の画像の移動が可能とな −る。
（ト） 発明の効果
本発明罠依れば、画面の垂直方向には１ドツトライン単
位で画像の移動が可能となるので、任意の大きさの画像
データの配置変更やドツトスクロール、あるいは、画像
の反転が容易に行なえ、処理速度が速くなる。、特Ｋ、
ドア）スクロールや画像の反転は、画像メモリの不連続
なメモリブロックに記憶された画像データを組合わせて
表示する場合も、実行可能となり、更には、画面全体だ
けでなく一部の画像についても行なうことができ、非常
圧便利となる。
位で画像の移動が可能となるので、任意の大きさの画像
データの配置変更やドツトスクロール、あるいは、画像
の反転が容易に行なえ、処理速度が速くなる。、特Ｋ、
ドア）スクロールや画像の反転は、画像メモリの不連続
なメモリブロックに記憶された画像データを組合わせて
表示する場合も、実行可能となり、更には、画面全体だ
けでなく一部の画像についても行なうことができ、非常
圧便利となる。
第１図は本発明の実施例を示すブロック図、第２図及び
第５図は画面と表示アドレス及びラスクアドレスとの対
応を示す説明図、第３図は画像メモリとブロックアドレ
ス及びラインアドレスとの対応を示す説明図、第４図（
イ）及び（ロ）は各マツプメモリの内容を示す説明図、
第６図は画像メモリと画像データとの関係を示す説明図
、第７図（イ）〜に）は表示例を示す説明図、第８図（
イ）〜（ホ）は第７図（イ）〜に）Ｋ対応した各マツプ
メモリの内容を示す説明図である。 主な図番の説明 （ＩＲ）〜（ＩＢ）・・・画像メモリ、 （２１・・・
ＣＲＴコントローラ、 （３）・・・ブロックアドレス
マツプメモリ、 （４）・・・ラインアドレスマツプメ
モリ、（６）・・・ＣＰＵ０ 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 夫 第２Ｅく１ 第４図 （イ） （ロ
）ＭＡＸＹ ＹＲＡＬＡ ＠５Ｅ 第６図 ヒーー□３２ドツト −一 竺７図 （イ） （ロ） （ハ） （ニ） 哨８図 （イ） （ロ） （ハ）１、
ＩＡ Ｘ Ｙ Ｙ ＲＡ ＬＡ ＬＡ Ｌ
ＡＬＡ（ニ） （ホ） ＬＡ ＬＡ
第５図は画面と表示アドレス及びラスクアドレスとの対
応を示す説明図、第３図は画像メモリとブロックアドレ
ス及びラインアドレスとの対応を示す説明図、第４図（
イ）及び（ロ）は各マツプメモリの内容を示す説明図、
第６図は画像メモリと画像データとの関係を示す説明図
、第７図（イ）〜に）は表示例を示す説明図、第８図（
イ）〜（ホ）は第７図（イ）〜に）Ｋ対応した各マツプ
メモリの内容を示す説明図である。 主な図番の説明 （ＩＲ）〜（ＩＢ）・・・画像メモリ、 （２１・・・
ＣＲＴコントローラ、 （３）・・・ブロックアドレス
マツプメモリ、 （４）・・・ラインアドレスマツプメ
モリ、（６）・・・ＣＰＵ０ 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 夫 第２Ｅく１ 第４図 （イ） （ロ
）ＭＡＸＹ ＹＲＡＬＡ ＠５Ｅ 第６図 ヒーー□３２ドツト −一 竺７図 （イ） （ロ） （ハ） （ニ） 哨８図 （イ） （ロ） （ハ）１、
ＩＡ Ｘ Ｙ Ｙ ＲＡ ＬＡ ＬＡ Ｌ
ＡＬＡ（ニ） （ホ） ＬＡ ＬＡ
Claims (1)
- （１）画像データを記憶する１画面分以上の容量を有す
る画像メモリと、表示すべき画面位置を表わす表示アド
レス及び該画面位置でスキャンすべきラスタを表わすラ
スタアドレスを発生するＣＲＴコントローラとを備え、
前記画像データをラスタスキャン型ＣＲＴディスプレイ
に表示するディスプレイ装置において、前記画像メモリ
を所定の大きさのメモリブロックに区画し、各メモリブ
ロックの座標を列アドレス及び行アドレスより成るブロ
ックアドレスで表わし、更に、前記画像メモリの行方向
をラスタに対応する１ドットライン単位で分割し、該各
ドットラインをシリアルなラインアドレスで表わし、前
記表示アドレスが与えられ該表示アドレスに対応して前
記ブロックアドレスを記憶管理する書換え可能なブロッ
クアドレスマップメモリと、前記行アドレス及びラスタ
アドレスが与えられ該両アドレス情報に対応して前記ラ
インアドレスを記憶管理する書換え可能なラインアドレ
スマップメモリとを設け、前記ブロックアドレスマップ
メモリの列アドレス出力と前記ラインアドレスマップメ
モリのラインアドレス出力とを前記画像メモリにアドレ
スとして与えるようにしたことを特徴とするディスプレ
イ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59207843A JPS6184687A (ja) | 1984-10-02 | 1984-10-02 | グラフィックディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59207843A JPS6184687A (ja) | 1984-10-02 | 1984-10-02 | グラフィックディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6184687A true JPS6184687A (ja) | 1986-04-30 |
| JPH0315196B2 JPH0315196B2 (ja) | 1991-02-28 |
Family
ID=16546444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59207843A Granted JPS6184687A (ja) | 1984-10-02 | 1984-10-02 | グラフィックディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184687A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62222289A (ja) * | 1985-05-15 | 1987-09-30 | シャラン ジェラール オドニール | 仮想記憶画像制御装置 |
| JPS6430754A (en) * | 1987-07-25 | 1989-02-01 | Sharp Kk | Image processing device |
| JPH01295111A (ja) * | 1988-05-23 | 1989-11-28 | Yokogawa Electric Corp | 画像表示計器の画像制御手段 |
| US4935730A (en) * | 1984-10-16 | 1990-06-19 | Sanyo Electric Co., Ltd. | Display apparatus |
| WO1995008168A1 (fr) * | 1993-09-16 | 1995-03-23 | Namco Ltd. | Circuit d'affichage pour ecran defilant |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5897378A (ja) * | 1981-12-04 | 1983-06-09 | 任天堂株式会社 | 走査形デイスプレイの表示制御方法および表示制御装置 |
-
1984
- 1984-10-02 JP JP59207843A patent/JPS6184687A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5897378A (ja) * | 1981-12-04 | 1983-06-09 | 任天堂株式会社 | 走査形デイスプレイの表示制御方法および表示制御装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4935730A (en) * | 1984-10-16 | 1990-06-19 | Sanyo Electric Co., Ltd. | Display apparatus |
| JPS62222289A (ja) * | 1985-05-15 | 1987-09-30 | シャラン ジェラール オドニール | 仮想記憶画像制御装置 |
| JPS6430754A (en) * | 1987-07-25 | 1989-02-01 | Sharp Kk | Image processing device |
| JPH01295111A (ja) * | 1988-05-23 | 1989-11-28 | Yokogawa Electric Corp | 画像表示計器の画像制御手段 |
| WO1995008168A1 (fr) * | 1993-09-16 | 1995-03-23 | Namco Ltd. | Circuit d'affichage pour ecran defilant |
| GB2287628A (en) * | 1993-09-16 | 1995-09-20 | Namco Ltd | Scroll screen display circuit |
| GB2287628B (en) * | 1993-09-16 | 1997-11-05 | Namco Ltd | A display scrolling circuit and a method of scrolling a display image |
| US5920302A (en) * | 1993-09-16 | 1999-07-06 | Namco Ltd. | Display scrolling circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0315196B2 (ja) | 1991-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970011222B1 (ko) | 비데오 랜덤 액세스 메모리(vram) 액서스 회로 및 방법 | |
| JPS6049391A (ja) | ラスタ走査表示システム | |
| JPS5952286A (ja) | ビデオｒａｍ書込み制御方式 | |
| JPS61249086A (ja) | 隣接表示区域の画像表示装置 | |
| JPS6184687A (ja) | グラフィックディスプレイ装置 | |
| JPS6332392B2 (ja) | ||
| JPS62127790A (ja) | マルチウインドウ表示制御方式 | |
| JPH08202310A (ja) | 画面駆動回路 | |
| JPS58136093A (ja) | 表示制御装置 | |
| JPS60217387A (ja) | Ｃｒｔ表示装置 | |
| JPS5835592A (ja) | 表示画面分割装置 | |
| JP2506960B2 (ja) | ディスプレイ制御装置 | |
| JPS61217097A (ja) | 画像表示装置 | |
| JPH0558199B2 (ja) | ||
| JPS6113288A (ja) | 画像フレ−ム・メモリのアクセス制御回路 | |
| JPS6024586A (ja) | 表示デ−タの処理回路 | |
| JPS6197691A (ja) | デイスプレイ装置 | |
| JPS6197696A (ja) | デイスプレイ装置 | |
| JPS61188583A (ja) | フレ−ムメモリのアクセス装置 | |
| JPS61141484A (ja) | 画像表示装置 | |
| JPS6213671B2 (ja) | ||
| JPS6011891A (ja) | 表示装置制御方式 | |
| JPS6159391A (ja) | 静止画移動回路 | |
| JPS6198385A (ja) | 表示制御装置 | |
| JPS616684A (ja) | カ−ソル表示制御方式 |