JPS62249194A - 液晶表示コントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶表示コントローラに係り、例えば高速描画
を必要とする液晶表示システムに利用して有効な技術に
関するものである。

〔従来技術〕

表示画素を電極としてマトリクス状に配置したマトリク
ス型の液晶ディスプレイは、例えば昭和６０年１２月２
５日オーム社発行の「マイクロコンピュータハンドブッ
クＪＰ４１２及びＰ４１３に記載されるように、上記画
素が選択的に順次走査されながら当該電極に液晶の表示
駆動電圧のような駆動データが印加されて所定のキャラ
クタなどが表示される。このような液晶ディスプレイの
駆動制御には、ＣＰＵなとのデータ処理装置の制御に基
づいて画像表示データが格納される書き換え可能なラン
ダム・アクセス・メモリのようなデータメモリに対して
アドレス制御を行なって液晶ディスプレイにその駆動デ
ータを供給する液晶表示コントローラを用いることがで
きる。斯る液晶表示コントローラにおいて、それに結合
されるデータメモリが、同時に複数の装置によって夫々
単独アクセスすることができないようなシングルポート
形式である場合、液晶表示コントローラが液晶ディスプ
レイに駆動データを供給するためにそのデータメモリを
アクセス中には、Ｃｒ’Ｕはそのデータメモリに画像表
示データを供給することができない。したがって、その
場合、ＣＰＵは、常に液晶表示コントローラがデータメ
モリをアクセスしているか否かについて確認することが
必要になる。

〔発明が解決しようとする問題点〕

本発明者は、液晶表示コントローラとＣＰＵとによる交
互のデータメモリに対する専有状態について検討したと
ころ、液晶ディスプレイの表示すイズが大型化されると
、そのディスプレイの表示期間が長くなり、それに従っ
てＣＰＵがデータメモリに画像表示データを書き込む時
間が短くなる。

それによって、液晶ディスプレイの表示期間外の時間に
対して、ＣＰＵが液晶表示コントローラに対してデータ
メモリをアクセスしているか否かについて確認する動作
時間の締める割合が相対的に増大して、高速描画が制限
されてしまうことが明らかになった。

本発明の目的は、液晶表示コントローラによるデータメ
モリのアクセス状態をデータ処理装置が確認することな
くデータメモリに画像表示データを供給させることがで
きる液晶表示コントローラを提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は１
本明細書の記述及び添付図面から明らかになるであろう
。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、上記液晶ディスプレイにその駆動データを供
給しているとき上記データ処理装置からデータメモリに
供給されるべきデータを受けて格納するキャッシュメモ
リと、上記液晶ディスプレイにその駆動データを供給し
ていないとき当該キャッシュメモリに格納されたデータ
を上記データメモリに供給制御する制御手段とを含む構
成を採るものである。

〔作　用〕

上記した手段によれば、液晶ディスプレイ自体がその制
御手段を介して液晶ディスプレイの非表示期間を判別し
て上記キャッシュメモリに格納されている画像表示デー
タをデータメモリに供給することにより、データ処理装
置が液晶表示コントローラによるデータメモリのアクセ
ス状態を確認することなくデータメモリに画像表示デー
タが供給され、それによって、高速描画を達成するもの
である。

〔実施例〕

第１図は本発明に係る液晶表示コントローラの１実施例
を示す構成ブロック図である。同図に示される液晶表示
コントローラＬＣＴＣは、データ処理装置としての中央
処理装置１ｃＰＵの制御に基づいて画像表示データが格
納される書き換え可能なＲＡＭ　（ランダム・アクセス
・メモリ）のようなデータメモリＤＭに対してアドレス
制御を行なって液晶ディスプレイＬＣＤにその駆動デー
タを供給するものである。

液晶表示コントローラＬＣＴＣに含まれるＩＦで示され
るものは、上記中央処理袋［ＣＰＵと結合されるインタ
フェースである。即ち、斯るインタフェースＩＦは、上
記データメモリＤＭに画像表示データを書き込むときに
必要とされるアドレス信号が供給されるアドレスバスＡ
Ｂ、及び中央処理袋ｆｉｃＰＵとの間で相互にデータ転
送が行なわれるデータバスＤＢによって結合され、更に
、中央処理袋ｆｉｃＰＵから出力されるチップセレクト
信号Ｃ８，レジスタセレクト信号Ｒ８、リードライト指
示信号Ｒ／Ｗ、及びリセット信号ＲＥＳが供給される。

上記インタフェースＩＦは、液晶表示コントローラ全体
の制御を司るコントローラＣ０ＮＴに結合される。斯る
コントローラＣ０ＮＴは、水平表示文字数や垂直表示文
字数などの液晶ディスプレイＬＣＤにおける表示構成規
模の基礎となる制御データや液晶ディスプレイＬＣＤの
表示制御のための命令などが格納される図示しない複数
のインストラクションレジスタなどが含まれ、それらイ
ンストラクションレジスタなどに格納される制御データ
に基づいて形成される種々の制御信号を各部に出力する
。

ここで、上記チップセレクト信号Ｃ８は、そのロウレベ
ルによって斯る液晶表示コントローラＬＣＴＣの選択を
上記コントローラＣ０ＮＴに指示し、それによって、液
晶表示コントローラＬＣＴＣは動作可能な状態にされる
。上記リセット信号ＲＥＳは、そのロウレベルによって
液晶表示コントローラＬＣＴＣのイニシャライズリセッ
トを上記コントローラＣ０ＮＴに指示する。上記リード
ライト指示信号Ｒ／Ｗは、そのハイレベルによって液晶
表示コントローラからのデータの読み出しを指示し、そ
れによって、上記データバスＤＢを介して所定のデータ
が中央処理装置ＣＰＵに供給される。また、斯るリード
ライト指示信号Ｒ／Ｗは、そのロウレベルによって液晶
表示コントローラへのデータの書き込みを指示し、それ
によって。

上記データバスＤＢ及びアドレスバスＡＢを介して所定
のデータが中央処理装置ＣＰＵから液晶表示コントロー
ラに供給される。上記レジスタセレクト信号Ｒ８は、そ
のハイレベルによって上記コントローラＣ０ＮＴに含ま
れる図示しないインストラクションレジスタの選択を指
示し、それによって、インストラクションレジスタはデ
ータバスＤＢを介して供給されるデータを入力可能な状
態にされる。一方、斯るレジスタセレクト信号Ｒ８は、
そのロウレベルによって上記インタフェースＩ　Ｆ’に
含まれる図示しないデータ入出力レジスタの選択を指示
する。したがって、そのとき、上記リードライト指示信
号Ｒ／Ｗがロウレベルにされているなら、斯る図示しな
いデータ入力レジスタは、データバスＤＢ及びアドレス
バスＡＢを介して中央処理装置ｆＩＣＰＵから出力され
るデータ及びアドレス信号を入力可能な状態にされる。

このとき逆に、リードライト指示信号Ｒ／Ｗがハイレベ
ルにされているなら、斯る図示しないデータ出力レジス
タは、それに格納されているデータをデータバスＤＢを
介して中央処理装［ＣＰＵに出力可能な状態にされる。

上記インタフェースＩＦに含まれる図示しないデータ入
力レジスタの出力端子は、バッファメモリもしくはキャ
ッシュメモリＣＭのデータ入力端子に結合される。斯る
キャッシュメモリＣＭは。

上記中央処理装置ＣＰＵから供給されるアドレス信号及
びそのアドレス信号に基づいて上記データメモリＤＭに
書き込む画像表示データが対を成して入出力されるファ
ーストイン・ファーストアウト形式のメモリである。こ
のキャッシュメモリＣＭに対する画像表示データ及びア
ドレス信号の入出力制御は、上記コントローラＣ０ＮＴ
から出力される入出力制御信号φｉｏによって行なわれ
る。

即ち、上記レジスタセレクト信号Ｒ８がロウレベルにさ
れ且つリードライト指示信号Ｒ／Ｗがロウレベルにされ
ることによって、中央処理装置ＣＰＵから画像表示デー
タ及びそのアドレス信号が供給されるとき、上記入出力
制御信号φｉｏがハイレベルのような入力指示レベルに
されてキャッシュメモリＣＭは入力可能な状態とされる
。また、コントローラＣ０ＮＴは、液晶ディスプレイＬ
ＣＤにおける画像非表示期間において上記入出力制御信
号φ１０をロウレベルのような出力指示レベルにして当
該キャッシュメモリＣＭを出力可能な状態に制御する。

上記キャッシュメモリは、液晶ディスプレイしＣＤにお
ける１行分又は１画面分の駆動データが液晶表示コント
ローラＬＣＬＣの制御を介してデータメモリＤＭから液
晶ディスプレイＬＣＤに供給された後火の駆動データが
同様にして液晶ディスプレイＬＣＤに供給されるまでの
中間期間である液晶ディスプレイＬＣＤの非表示期間に
おいて。

それに格納データされている画像表示データをデータメ
モリＤＭに供給することができれば充分である。よって
、そのキャッシュメモリＣＭの記憶容量は、データメモ
リＤＭに比べて小さくて済む。

そこで、上記キャッシュメモリＣＭに対する画像表示デ
ータの供給を、画像表示期間中においてもその記憶容量
が許す限り可能とするため、上記コン１ヘローラＣ０Ｎ
Ｔは、キャッシュメモリＣＭに格納されているデータ数
を計数する図示しないカウンタを持ち、そのカウント値
が記憶容量に達したとき、ビジーフラグを立て、そのビ
ジーフラグのレベルに応じたビジー信号φｂｕｓｙによ
って、中央処理装置ＣＰＵに、キャッシュメモリＣＭに
対するデータ入力が不可能であることを知らせるように
なっている。即ち、上記図示しないカウンタは、当該キ
ャッシュメモリＣＭに一対の画像表示データ及びそのア
ドレス信号が供給される毎にそのカウント値を１つづつ
インクリメントするとともに、一対の画像表示データ及
びそのアドレス信号が出力される毎にそのカウント値を
１つづつディクリメントする。

上記キャッシュメモリＣＭのアドレス信号の出力端子は
、アドレスマルチプレクサＡＭＰＸの一方の入力端子に
結合される。このアドレスマルチプレクサＡＭＰＸの他
方の入力端子は、アドレスカウンタＡＣの出力端子に結
合される。このアドレスカウンタＡＣは、液晶表示ディ
スプレイＬＣＤにおける１行分或いは１画面分の表示デ
ータのデータメモリＤＭにおける先頭アドレスとしての
表示スター１〜アドレスが上記コントローラＣＯＮＴか
ら供給され、その表示スタートアドレスを起点に順次更
新されたアドレス信号を所定のタイミングで出力する。

アドレスマルチプレクサＡＭＰＸの出力端子は、上記デ
ータメモリ［）Ｍのアドレス信号入力端子に結合される
。このアドレスマルチプレクサＡ　Ｍ　Ｐ　Ｘの出力選
択制御は、上記コントローラＣ０ＮＴから出力される選
択制御信号φａｎｔによって行なわれる。即ち、液晶デ
ィスプレイＬＣＤの表示期間中は、上記アドレスカウン
タＡＣから供給されるアドレス信号が出力可能にされ、
また、液晶ディスプレイＬＣＤの非表示期間中は、上記
キャッシュメモリＣＭから供給されるアドレス信号が出
力可能にされる。

上記キャッシュメモリＣＭの画像表示データの出力端子
は、データマルチプレクサＤＭＰＸの入力端子に結合さ
れる。このデータマルチプレクサＤＭＰＸの他の入出力
端子はアドレスカウンタＡＣの出力端子に結合され、ま
た、当該データマルチプレクサＤＭＰＸの別の出力端子
はパラレルシリアル変換回路ＰＳＣを介して上記液晶デ
ィスプレイＬＣＤの駆動データ入力端子に結合される。

このアドレスマルチプレクサＡＭＰＸの出力選択制御は
、上記コントローラＣ０ＮＴから出力される選択制御信
号φｄ１１によって行なわれる。即ち、液晶ディスプレ
イＬＣＤの表示期間中は、上記データメモリＤＭから供
給される画像表示データがパラレルシリアル変換回路Ｐ
ＳＣ出力可能にされ、また、液晶ディスプレイＬＣＤの
非表示期間中は、上記キャッシュメモリＣＭから供給さ
れる画像表示データがデータメモリＤＭに出力可能にさ
れる。

次に上記実施例の動作を説明する。

液晶ディスプレイＬＣＤにおける画像表示期間中は、上
記選択制御信号φｄｍ及びφａｍによって、アドレスマ
ルチプレクサＡＭＰＸは上記アドレスカウンタＡＣから
供給されるアドレス信号をデータメモリＤＭに供給し、
且つ、データマルチプレクサＤＭＰＸは、上記アドレス
信号に基づいてアドレシングされてデータメモリＤＭか
ら読み出される画像表示データをシリアルパラレル変換
回路ＳＰＣに供給する。それによって、液晶ディスプレ
イＬＣＤは、その画像表示データに基づいて１行分或い
は１両面分の表示が行なわれる。

このとき、中央処理袋ｆｉｃＰＵは、ビジーフラグが立
てられているか否かを判別し、立てられいいないことが
確認されたとき、データメモリＤＭに書き込むべき画像
表示データ及びそのデータを格納すべきデータメモリＤ
Ｍにおけるアドレスに対応したアドレス信号を、対を成
すようにデータバスＤＢ及びアドレスバスＡＢに出力し
て上記キャッシュメモリＣＭに格納させる。

ディスプレイコントローラＬＣＴＣにおける１行分或い
は１画面分の画像表示が終了して次の画像表示動作が開
始されるまでの非画像表示期間においては、上記コント
ローラ自体が非画像表示期間であることを判別すること
ができる。そのとき。

斯るコントローラＣ０ＮＴは、上記選択制御信号φｄｍ
及びφａｍによってアドレスマルチプレクサＡＭＰｘ及
びデータマルチプレクサＤＭＰＸの出力状態を切り換え
制御する。すなわち１、アドレスマルチプレクサＡＭＰ
Ｘは、上記キャッシュメモリＣＭから出力されるアドレ
ス信号をデータメモリＤＭに供給可能とされ、且つ、デ
ータマルチプレクサＤＭＰＸは、キャッシュメモリＣＭ
から出力される画像表示データをデータメモリＤＭに供
給かのうとされる。それによって、データメモリＤＭは
、キャッシュメモリＣＭから供給されるアドレス信号に
基づいてアドレシングされたメモリエリアに、当該キャ
ッシュメモリＣＭから供給された画像表示データが格納
される。このようにしてデータメモリＤＭに書き込まれ
た画像表示データは、それ以降における画像表示動作に
よって上記同様にして液晶ディスプレイＬＣＤに供給さ
れることになる。

上記実施例によれば以下の効果を得ることができる。

（１）画像表示期間中に中央処理装置ｃＰＵによって供
給された画像表示データが液晶表示コントローラＬ　Ｃ
Ｔ　Ｃの内部のキャッシュメモリＣＭに蓄えられ、液晶
表示コントローラＬＣＴＣ自体が画像非表示期間である
ことを判別することにより、そのキャッシュメモリＣＭ
に格納されている画像表示データがデータメモリＤＭに
書き込まれる。

したがって、１行分あるいは１画面分の画像表示が終了
してからデータメモリＤＭに画像表示データを供給する
ことができるまでの時間は、極めて短縮される。仮に、
中央処理装置ｔ’ＷＣＰＵが画像非表示期間であるか否
かを判別して画像表示データをデータメモリＤＭに供給
する形式なら、液晶表示コントローラにおいて画像非表
示期間であることを意味する状態コードのような指示信
号を形成し、それを中央処理装置が判別しなければなら
ない。そのような判別処理を実行するには数ステップを
要することになり、本実施例のように液晶表示コントロ
ーラ自体が画像非表示期間を判別する場合に比べて時間
を要してしまう。

（２）上記効果より、デュアルポートＲＡＭやダイレク
ト・メモリ・アクセス・コントローラのような周辺装置
を用いることなく高速描画を達成することができ、且つ
、液晶ディスプレイの大型化に対しても高速描画を可能
にすることができる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲において種々
変更可能である０例えば、上記実施例では、液晶ディス
プレイにカーソルを発生させる構成やキャラクタジェネ
レータメモリなどを含まない構成としたが、それに限定
されるものではなく１種々の構成を付加することもでき
る。

以上の説明では主として本発明者によって成された発明
をその背景となった利用分野である高速描画が必要とさ
れるような比較的大型の液晶ディスプレイをコントロー
ルするものに適用する場合について説明したが、それに
限定されるものではなく、低速描画をコントロールする
ものにも適用することができる。本発明は、少なくとも
シングルポー！−のようなデータメモリに結合されてそ
れに画像表示データを画像非表示期間中に書き込む条件
のものに適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記の通りである。

すなわち、画像表示期間中にデータ処理装置によって供
給された画像表示データが液晶表示コントローラＬＣＴ
Ｃの内部のキャッシュメモリＣＭに蓄えられ、液晶表示
コントローラＬＣＴＣ自体が画像非表示期間であること
を判別することにより、そのキャッシュメモリＣＭに格
納されている画像表示データがデータメモリＤＭに書き
込まれるから、データ処理装置が液晶表示コントローラ
によるデータメモリのアクセス状態を確認することなく
データメモリに画像表示データが供給され、それによっ
て、高速描画を達成することができる。

【図面の簡単な説明】

第１図は本発明に係る液晶表示コントローラの１実施例
を示す構成ブロック図である。 ＬＣＴＬ・・・液晶表示コントローラ、ＬＣＤ・・・液
晶ディスプレイ、ＤＭ・・・データメモリ、ＣＰＵ・・
・中央処理装置、Ｃ０ＮＴ・・・コントローラ、ＣＭ・
・・キャッシュメモリ。

Claims (1)

1. 【特許請求の範囲】 １、データ処理装置の制御に基づいて画像表示データが
   格納される書き換え可能なデータメモリに対してアドレ
   ス制御を行なって液晶ディスプレイにその駆動データを
   供給する液晶表示コントローラであって、上記液晶ディ
   スプレイにその駆動データを供給しているとき上記デー
   タ処理装置からデータメモリに供給されるべきデータを
   受けて格納するデータ格納手段と、上記液晶ディスプレ
   イにその駆動データを供給していないとき当該データ格
   納手段に格納されたデータを上記データメモリに供給制
   御する制御手段とを含むことを特徴とする液晶表示コン
   トローラ。 ２、上記データ格納手段は、キャッシュメモリであるこ
   とを特徴とする特許請求の範囲第１項記載の液晶表示コ
   ントローラ。