JPH08328525A

JPH08328525A - 表示制御装置

Info

Publication number: JPH08328525A
Application number: JP7135482A
Authority: JP
Inventors: Toshio Matsumoto; 俊夫松本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-06-01
Filing date: 1995-06-01
Publication date: 1996-12-13

Abstract

(57)【要約】【目的】パーソナルコンピュータと電子手帳の両者の中
間に値するような表示能力を有する表示装置において、
より最適な表示システムとする。【構成】信号端子１４ａを介して接続されるＶＲＡＭ用
外部メモリ１２と、ＶＲＡＭ用内蔵メモリ１３とのうち
少なくとも内蔵メモリ１３をアクセスしてメモリ内の表
示データを用いて表示装置１６（１６ａまたは１６ｂ）
に表示制御する表示制御用ＬＳＩ１４を設けることによ
って、電子手帳程度の小さい表示能力の表示装置１６ａ
を使用することができるとともに、信号端子１４ａを介
して外部メモリ１２を接続すれば、内蔵メモリ１３およ
び外部メモリ１２を併用してアクセスして、電子手帳と
パーソナルコンピュータの中間に値するような表示能力
が大きい表示装置１６ｂを使用することもできる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーソナルコンピュー
タ、ワードプロセッサおよび電子手帳などの情報処理装
置などに用いられ、情報処理装置のＣＲＴ（陰極線管）
やＬＣＤ（液晶ディスプレイ）などの表示装置に表示を
行うための表示制御装置に関する。

【０００２】

【従来の技術】従来、パーソナルコンピュータ、ワード
プロセッサおよび電子手帳などの情報処理装置の表示シ
ステム、特にＯＡ機器の表示システムでは、テレビジョ
ン受像機の場合と異なリ、そのＯＡ機器の一構成要素で
ある表示装置で表示されるデータは、常時、ＯＡ機器自
体の中に組み込まれたメモリにおいて保存されている。
この表示動作においては、メモリの内容を表示装置に順
次転送する方法が用いられている。

【０００３】図３は従来の情報処理装置における表示シ
ステムの基本構成を示すブロック図である。

【０００４】図３において、ＯＡ機器などの情報処理装
置の表示システムでは、表示装置１と、表示データ記憶
用メモリ（ＶＲＡＭ）２と、これら表示装置１およびＶ
ＲＡＭ２に接続されており、表示装置１およびＶＲＡＭ
２の動作制御を行う表示コントローラ３から構成されて
いる。また、表示コントローラ３は中央処理装置（ＣＰ
Ｕ）４に接続されており、ＣＰＵ４からの命令を受け
る。

【０００５】この表示装置１としては、ＣＲＴやＬＣＤ
などが一般的に用いられている。これらＣＲＴやＬＣＤ
などいずれの場合でも、そのインターフェースは、表示
データ入力端子、同期信号入力端子および電源入力端子
が基本要素であって、これらのうち表示データ入力端子
を通じて入力される表示データについては、２次元面状
の画像を表現するデータが、１次元の時系列データに変
換されており、シリアル信号となった状態で与えられて
いる。この表示データはＶＲＡＭ２に記憶されている。
表示コントローラ３は、ＶＲＡＭ２に記憶された表示デ
ータを順次に読み出しては、表示装置１に入力すること
のできる前記したシリアル信号に変換する動作を行う。

【０００６】また、その表示内容は、ＣＰＵ４の制御に
基づいて、必要に応じて不定期的に更新されるが、この
際に必要なＶＲＡＭ２に記憶された表示データの書き換
え、またはＶＲＡＭ２からの表示データの読み出し処理
を、ＣＰＵ４からの命令に基づいて実行する機能も、こ
の表示コントローラ３が受け持っている。

【０００７】これら表示コントローラ３とＶＲＡＭ２の
関係については、従来、次の２つのケースがあり、主に
画面サイズや表示色数、または表現階調数などの表示仕
様に基づく表示データ容量に従って、どちらかの形態が
採られてきた。

【０００８】その一つの形態は、図４に示すように、表
示コントローラ３ａとＶＲＡＭ２ａを同一のＬＳＩ回路
中にまとめて組み込んでしまう形態である。この形態で
は、主に電卓や電子手帳など、単色表示で比較的表示容
量の小さい表示装置１ａを用いた表示システムにおいて
使用されている。例えば、表示データサイズが、２４０
×１６０ドットのモノクロ表示の表示装置１ａに対応し
た表示システム（これを例１とする）では、２４０×１
６０＝３８４００ビットの容量を記憶できるメモリが必
要で、この場合、表示コントローラ３ａと同一のＬＳＩ
回路中に３８４００ビットの内蔵ＶＲＡＭ２ａを設けて
いる。この形態のＶＲＡＭ内蔵表示コントローラＬＳＩ
回路５の入出力端子としては、表示装置１ａへのデータ
出力端子、表示装置制御信号端子、およびＣＰＵ４ａ側
のデータ端子と、ＣＰＵ４ａから制御を受けるための制
御信号入力端子が基本要素として必要である。

【０００９】他の一つの形態は、図５に示すように、Ｖ
ＲＡＭ２ｂと表示コントローラ３ｂをそれぞれ独立した
別々のＬＳＩ回路構成とし、ＶＲＡＭ２ｂとしては汎用
のメモリＬＳＩ回路（ＳＲＡＭやＤＲＡＭなどの汎用メ
モリＩＣ）を用いる形態である。この形態では、主にパ
ーソナルコンピュータやワードプロセッサなど、表示容
量が大きく、またカラー表示を前提とした表示システム
において使用されている。例えば、６４０×４８０ドッ
トの表示サイズを有し、２５６色カラー表示を行う表示
装置１ｂに対応した表示システム（これを例２とする）
では、２５６色を表現するために１ドット当たり８ビッ
トを必要とする。よって、６４０×４８０×８＝２４５
万７６００ビットの容量を記憶できるメモリがＶＲＡＭ
用に必要であり、この場合、２４５万７６００ビット以
上の記憶容量を持つメモリを、種々の汎用メモリの中か
ら選んで使用する。即ち、例えば４Ｍビット（４１９万
４３０４ビット）のＤＲＡＭを１個、または２５６ｋビ
ット（２６万２１４４ビット）のＳＲＡＭを１０個使用
し、これら外部メモリとしてのＶＲＡＭ２ｂと表示コン
トローラ３ｂのＬＳＩ回路を基板上で配線して表示シス
テムを構成する。この形態において、表示コントローラ
３ｂのＬＳＩ回路における入出力端子としては、表示装
置１ｂへのデータ出力端子、表示装置制御信号端子、お
よびＣＰＵ４ｂ側のデータ端子と、ＣＰＵ４ｂから制御
を受けるための制御信号入力端子の他に、ＶＲＡＭ２ｂ
とデータの受渡しをするためのデータ信号端子、アドレ
ス信号端子およびメモリ制御信号端子が基本要素として
必要である。

【００１０】以上の２つの形態の表示システムについ
て、どちらの形態を採用するかは、主に表示コントロー
ラとＶＲＡＭとのトータルコストによって決められる。
即ち、例１の表示システムの場合では、３８４００ビッ
トのメモリが必要であるが、この程度のメモリ容量なら
ば、表示コントローラ３ａと同一のＬＳＩ回路中に内蔵
してもＬＳＩのチツブ面積の増加はわすがであり、内蔵
していない場合と比べてＬＳＩの価格には大きな差は生
じない。むしろ、外部メモリを用いずに済む分、外部メ
モリ制御用の各種端子が不要となるため端子総数が少な
いＬＳＩパッケージが使用できるため、ＬＳＩの価格を
低減することも可能である。

【００１１】また、例２の表示システムの場合では、２
４５万７６００ビットのメモリが必要であるが、これほ
どの大容量のメモリを表示コントローラ３ｂの回路と同
一のＬＳＩに搭載したならば、ＬＳＩのチップ面積は表
示コントローラ３ｂの回路だけの場合と比べて飛躍的に
増大する。このような超大面積チップのＬＳＩを生産す
ることは技術的には不可能ではないが、ＬＳＩの生産歩
留りはチップ面積によって大きく左右され、面積が大き
くなるほど累進的に歩留りが低下するため、そのＬＳＩ
価格は表示コントローラ３ｂだけのＬＳＩを作った場合
に比べて数倍〜数十倍にもなってしまう。このＶＲＡＭ
２ｂを内蔵したことによる表示コントローラＬＳＩ価格
の上昇分が、外部にＶＲＡＭ２ｂを接続する場合のＶＲ
ＡＭ用のメモリの価格を上回ってしまうため、例２の表
示システムのようなケースでは、ＶＲＡＭ内蔵表示コン
トローラシステムには用いられない。現状では、メモリ
容量にしておよそ１５万〜２０万ビット程度が、表示コ
ントローラＬＳＩに同時搭載する内蔵メモリの上限であ
ると考えられている。

【００１２】以上の他に、表示コントローラＬＳＩの開
発費用も要因として考慮する必要があるので、一概に表
示容量だけで２つの表示システムのうちのいずれが用い
られるかが決められるわけではないが、この点も含めた
トータルコストに基づき、先の２つの表示システムのう
ちのいずれかが用いられてきた。

【００１３】近年、情報処理装置のなかに携帯型情報ツ
ールという新しいジャンルの商品が登場してきている。
これは、パーソナルコンピュータと同様の処理可能な機
能を持つが、携帯性を重視し、全体のサイズを持ち運び
に適した大きさにまとめたものである。その大きさは、
概ね従来の電子手帳を一回りから二回りほど大きくした
程度のものであり、その表示装置についても、従来のパ
ーソナルコンピュータと電子手帳のどちらとも異なる、
両者の中間に値するような表示能力を有する表示装置を
用いている。この表示装置の表示サイズは例えば３２０
×２４０ドットで１６色表示というようなものである。

【００１４】

【発明が解決しようとする課題】ところが、上記従来の
パーソナルコンピュータと電子手帳の両者の中間に値す
るような表示能力を有する表示装置は、従来、ほとんど
用いられることがながったため、このケースにおいてよ
り最適な表示システムというものが、これまで検討され
ることがなく、上記例１または例２の表示システムを用
いていた。

【００１５】本発明は、上記従来の問題を解決するもの
で、パーソナルコンピュータと電子手帳の両者の中間に
値するような表示能力を有する表示装置において、より
最適な表示システムとすることができる表示制御装置を
提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明の表示制御装置
は、表示データを記憶する内蔵メモリブロックと、表示
データ記憶用外部メモリ接続用の信号端子と、該内蔵メ
モリブロックおよび表示データ記憶用外部メモリのうち
少なくとも該内蔵メモリブロックの駆動および、該内蔵
メモリブロックおよび表示データ記憶用外部メモリのう
ち少なくとも該内蔵メモリブロックの表示データを用い
て表示する表示部の駆動を制御するメモリ制御部とを有
するものであり、そのことにより上記目的が達成され
る。

【００１７】また、好ましくは、本発明の表示制御装置
において、表示部の表示容量に応じてメモリ容量を選択
可能な選択制御部を設け、メモリ制御部は、該選択制御
部で選択した小表示容量の場合には、内蔵メモリブロッ
クのみを使用して表示制御を行い、該選択制御部で選択
した大表示容量の場合には、内蔵メモリブロックおよび
表示データ記憶用外部メモリを併用して表示制御を行
う。

【００１８】

【作用】本発明においては、選択制御部を小表示容量側
に選択するだけで、内蔵メモリブロックのみをメモリ制
御部でアクセスして、電子手帳程度の小さい表示能力の
表示装置を使用することが可能となり、また、信号端子
を介して表示データ記憶用外部メモリを接続し、選択制
御部を大表示容量側に選択するだけで、内蔵メモリブロ
ックおよび表示データ記憶用外部メモリをメモリ制御部
で併用してアクセスし、電子手帳とパーソナルコンピュ
ータの中間に値するような表示能力が大きい表示装置を
も容易に使用することが可能となる。

【００１９】このようなパーソナルコンピュータと電子
手帳の中間に値するような表示能力を有する表示装置
は、従来、ほとんど用いられることがなく、数量的にも
少なかったが、数量的にも多い電子手帳に用いる表示装
置の表示制御装置を、パーソナルコンピュータと電子手
帳の中間に値するような表示能力を有する表示装置にも
用いることが可能となっただけではなく、信号端子を介
して接続される外部メモリの容量は、既に表示制御装置
にもメモリブロックとして内蔵されているので、内蔵メ
モリブロックの容量を補う容量であればよく半分程度に
することが可能となる。一方、表示制御装置はこの程度
のメモリブロックを内蔵してもサイズ的には殆ど大きく
ならないので、表示システム全体として製造を容易にす
るとともに量産による自動化、さらにコンパクト化を図
ることが可能となる。このように、パーソナルコンピュ
ータと電子手帳の両者の中間に値するような表示能力を
有する表示装置において、より最適な表示システムとす
ることが可能となって、さらには、従来の表示システム
と比べてトータルコスト的にも優位なものとなる。

【００２０】

【実施例】以下、本発明の実施例について説明する。

【００２１】図１は本発明の一実施例を示す情報処理装
置における表示システムのブロック図である。

【００２２】図１において、メモリ制御部としての表示
コントローラ１１は、ＶＲＡＭ用外部メモリ１２とデ一
タの受渡しをするためのデータ信号端子、アドレス信号
端子およびメモリ制御信号端子などの信号端子１４ａに
接続されており、また、表示コントローラ１１はＶＲＡ
Ｍ用内蔵メモリ１３にも接続されている。この内蔵メモ
リ１３の容量はＬＳＩ回路のサイズや歩留まりなどによ
るトータルコストを念頭に、約２０万ビットまでとす
る。これら表示コントローラ１１およびＶＲＡＭ用内蔵
メモリ１３、ＶＲＡＭ用外部メモリ接続用の信号端子１
４ａにより、本発明の表示駆動装置としてのメモリ内蔵
表示制御用ＬＳＩ１４を構成している。また、この表示
コントローラ１１は、ＣＰＵ１５および表示装置１６に
接続されており、ＣＰＵ１５からの命令を受け、ＶＲＡ
Ｍ用外部メモリ１２およびＶＲＡＭ用内蔵メモリ１３の
うち少なくともＶＲＡＭ用内蔵メモリ１３の駆動およ
び、ＶＲＡＭ用外部メモリ１２およびＶＲＡＭ用内蔵メ
モリ１３のうち少なくともＶＲＡＭ用内蔵メモリ１３の
表示データを用いて表示する表示装置１６の駆動を制御
する。

【００２３】まず、最初の具体例として、３２０×２４
０ドットの表示サイズで１６色表示の、電子手帳とパー
ソナルコンピュータの中間に値するような表示能力が大
きい表示装置１６ｂを用いた表示システムに、本発明の
メモリ内蔵表示制御用ＬＳＩ１４を適用した場合につい
て説明する。

【００２４】この表示システムでは、１６色を表現する
ためには４ビットを必要とするため、３２０×２４０×
４＝３０万７２００ビットの容量を記憶できるメモリが
ＶＲＡＭ用に必要である。約３０万ビットというデータ
量は、前述したようにすべて表示コントローラ１１とと
もにメモリ内蔵表示制御用ＬＳＩ１４に内蔵するにはコ
スト的にも難点がある。本発明のメモリ内蔵表示制御用
ＬＳＩ１４を使用した表示システムでは、この３０万７
２００ビットのうち、半数の１５万３６００ビットにつ
いて、ＬＳＩ内蔵ＶＲＡＭであるＶＲＡＭ用内蔵メモリ
１３に受け持たせ、残リの半数の１５万３６００ビット
は、２５６ｋビット（２６万２１４４ビット）のＳＲＡ
Ｍ１個を別途用意し、メモリ内蔵表示制御用ＬＳＩ１４
の外部メモリ制御用の信号端子１４ａを通して接続する
ＶＲＡＭ用外部メモリ１２を設ける。この表示コントロ
ーラ１１のメモリ制御部では、これらの内蔵メモリ１３
および外部メモリ１２のうち内蔵メモリ１３、または両
者を一体化して制御し、表示装置１６ｂの表示および、
表示データ書換え、読み出しに必要な駆動制御処理を実
行する。

【００２５】ここで、例えば、本発明のメモリ内蔵表示
制御用ＬＳＩ１４によらず、ＬＳＩ回路内に内蔵メモリ
を設けずに、ＶＲＡＭをすべて外部メモリとした場合に
は、外部メモリは２５６ｋビットのＳＲＡＭが２個必要
となる。即ち、本発明のメモリ内蔵表示制御用ＬＳＩ１
４を用いたときと比べて、ＳＲＡＭを１個余計に必要と
し、その結果、コストアップとなるばかりではなく、ス
ペース的にもコンパクト化を阻害するとともに、生産の
容易化をも阻害するものである。したがって、このよう
な表示装置を対象とした表示システムでは、本発明のメ
モリ内蔵表示制御用ＬＳＩ１４を用い、最小限の外部メ
モリだけを別途使用するように表示システムを構成する
ことが、トータルコスト的に最善であるばかりではな
く、スペース的にもコンパクト化を図ることができると
ともに、生産の容易化をも図ることができるものであ
る。

【００２６】次に、第２の具体例として、上記した３２
０×２４０ドットの表示サイズで１６色表示の表示装置
と同一シリーズとして、同じ１６色表示ながら表示サイ
ズが２４０×１６０ドットの電子手帳程度の小さい表示
能力の表示装置１６ａを用いた場合を考える。

【００２７】この表示システムの２４０×１６０ドット
１６色表示では、２４０×１６０×４＝１５万３６００
ビットのメモリ容量を記憶できるメモリがＶＲＡＭ用に
必要であるが、この場合には、本発明のメモリ内蔵表示
制御用ＬＳＩ１４において、内蔵メモリ１３だけで対応
することが可能となる。したがって、３２０×２４０ド
ット表示の場合と違って外部メモリ１２は使用しなくて
もよく、この外部メモリ１２を用いない分、上記第１の
具体例に比べてよリ低価格化できるばかりでなく、スペ
ース的にもコンパクト化を図ることができるとともに、
生産の容易化をも図ることができる。

【００２８】したがって、本発明のメモリ内蔵表示制御
用ＬＳＩ１４では、内蔵メモリ１３のみを使用して表示
を行うモードと、外部メモリ１２と内蔵メモリ１３を併
用して表示を行うモードの両者をサポートしているた
め、上記の３２０×２４０ドットの表示装置１６ｂと２
４０×１６０ドットの表示装置１６ａの両者において、
同一の表示コントローラ１１およびメモリ内蔵表示制御
用ＬＳＩ１４を共用することが可能である。したがっ
て、それぞれの表示装置１６ｂ，１６ａ毎に複数の表示
コントローラ１１およびメモリ内蔵表示制御用ＬＳＩ１
４を用意する必要はなく、開発コストの低減化、または
表示コントローラ１１を複数機種で多数使用することに
よる量産効果（生産の容易化および効率化、自動化、さ
らには低価格化）など、多くのメリットが期待できる。
特に、パーソナルコンピュータと電子手帳の両者の中間
に値するような表示能力を有する、生産個数の少ない表
示装置１６ｂにおいても、より最適な表示システムとす
ることが可能となる。

【００２９】ここで、本発明のメモリ内蔵表示制御用Ｌ
ＳＩ１４について更に詳しく説明する。

【００３０】図２は図１のメモリ内蔵表示制御用ＬＳＩ
１４の回路図であり、このメモリ内蔵表示制御用ＬＳＩ
１４は、３２０×２４０ドット１６色表示、および２４
０×１６０ドット１６色表示の２種類の表示装置１６
ｂ，１６ａに対応している。

【００３１】このメモリ内蔵表示制御用ＬＳＩ１４中に
は、ＶＲＡＭ用内蔵メモリ１３として、容量が１５万３
６００ビットのメモリブロックを内蔵しているが、これ
をそれぞれが７万６８００ビットの容量を持つメモリマ
クロ２１，２２の、２個のメモリマクロにより構成す
る。どちらのメモリマクロも、バス幅が８ビットでアド
レス空間が９６００バイトのメモリであり、それぞれデ
ータ線Ｄ０〜Ｄ７、アドレス線Ａ０〜Ａ１３、および−
ＣＥ、−ＯＥ、−ＷＥの合計２５本のインタフェースに
よリ駆動される。なお、−記号の信号はアクティブ極性
がローアクティブであることを示している。

【００３２】また、メモリ内蔵表示制御用ＬＳＩ１４に
は、８ビット×３２７６８バイト構成の、２５６ｋビッ
トのＶＲＡＭ用外部メモリ１２を接続することを前提と
した信号端子１４ａを設けている。即ち、この信号端子
１４ａとは、データ端子ＭＤ０〜ＭＤ７、アドレス出力
端子ＭＡ０〜ＭＡ１４、および−ＭＣＥ、−ＭＯＥ、−
ＭＷＥの各入出力端子である。

【００３３】さらに、メモリ内蔵表示制御用ＬＳＩ１４
中には表示コントローラ１１が設けられており、表示コ
ントローラ１１は、内蔵メモリ１３および外部メモリ１
２を駆動して、表示データの書換・読み出しとそれに基
づいて表示データを表示装置１６に転送する動作、並び
にＣＰＵ１５からの命令に応じて内蔵メモリ１３および
外部メモリ１２の表示データを読みだしてＣＰＵ１５に
対し読み出しデータを出力するか、またはＣＰＵ１５か
ら与えられたデータを内蔵メモリ１３および外部メモリ
１２に書込む各動作をそれぞれ実行制御する。また、メ
モリ内蔵表示制御用ＬＳＩ１４には、このような表示コ
ントローラ１１の各動作のための各端子が設けられてい
る。これらの各端子とは、ＣＰＵ１５と接続することを
前提としたデータ線接続端子ＳＤ０〜ＳＤ１５、ＣＰＵ
１５から与えられる複数の制御信号入力端子、また、表
示装置１６と接続することを前提としたデータ線接続端
子ＴＲ，ＴＧ，ＴＢ、表示装置１６を制御するための複
数の制御信号出力端子である。このデータ線接続端子Ｔ
Ｒ，ＴＧ，ＴＢはそれぞれ１本のアナログ線、またはそ
れぞれ複数本からなるデジタル線など、表示装置１６に
合わせて最適なものが選択されて用いられる。

【００３４】また、表示コントロール部としての表示コ
ントローラ１１は、１６ビットデータバスの処理回路を
有しており、したがって、ＣＰＵ１５との間のデータバ
ス、およびＶＲＡＭとの間のデータバス、どちらも１６
ビットのバス幅となっている。これらの各端子、および
表示コントロール部が果たす機能については、基本的に
従来よリ用いられてきた表示コントローラと変わりない
ので、ここではその詳細については省略するが、ＶＲＡ
Ｍと接続するためのデータバスＤ０〜Ｄ７、およびデー
タバスＤ８〜Ｄ１５の使い分け方法については、後で説
明を行う。

【００３５】前述したように、メモリ内蔵表示制御用Ｌ
ＳＩ１４は、３２０×２４０ドット１６色表示、および
２４０×１６０ドット１６色表示の２種類の表示装置１
６ｂ，１６ａに対応した表示コントローラＬＳＩ回路で
あり、そのどちらの表示装置１６と接続して使用するか
を設定するためのＭＯＤＥ端子１４ｂが設けられてい
る。例えば、３２０×２４０ドット１６色表示の表示装
置１６ｂと組み合わせて使用する場合には、このＭＯＤ
Ｅ端子１４ｂをＬＳＩ電源線と接続し、また、２４０×
１６０ドット１６色表示の電子手帳程度の表示装置１６
ａと組み合わせて使用する場合には、このＭＯＤＥ端子
１４ｂをＧＮＤ端子（接地）と接続して使用する。な
お、このＭＯＤＥ端子１４ｂの代りにレジスタをＬＳＩ
回路内部に設け、このレジスタの値をＣＰＵ１５からの
制御に基づいて変えることによって、表示装置１６の表
示能力に対応した設定を行うようにしてもよい。

【００３６】次に、ＶＲＡＭ用内蔵メモリ１３およびＶ
ＲＡＭ用外部メモリ１２のうち少なくとも内蔵メモリ１
３を制御する仕組みについて説明する。

【００３７】本発明のメモリ内蔵表示制御用ＬＳＩ１４
では、内蔵メモリマクロ２１については、データ端子が
常に表示コントローラ１１の下位側データバスＤ０〜Ｄ
７と直結されているのに対して、内蔵メモリマクロ２２
は、データ端子が３ステートバッファ２３，２５を介し
て、表示コントローラ１１の下位側データバスＤ０〜Ｄ
７、および上位側データバスＤ８〜Ｄ１５のいずれにも
接続できるようになっている。また、ＶＲＡＭ用外部メ
モリ１２用のデータ端子ＭＤ０〜ＭＤ７は常に表示コン
トローラ１１の上位側データバスＤ８〜Ｄ１５と直結さ
れている。

【００３８】まず、第１番目に、メモリ内蔵表示制御用
ＬＳＩ１４を３２０×２４０ドット１６色表示の表示装
置１６ｂと組み合わせて便用する場合（これをｍｏｄｅ
１という）について説明する。

【００３９】この場合には、３２０×２４０×４＝３０
万７２００ビットのデータを、ＶＲＡＭに記憶させるこ
とが必要であり、そのため、ＶＲＡＭ用内蔵メモリ１３
およびＶＲＡＭ用外部メモリ１２の両者を併用して用い
る。この３０万７２００ビットの表示データに対して、
表示コントローラ１１では１６ビット処理を行うので、
３０万７２００／１６＝１９２００ワードのアドレス空
間を表示コントローラ１１では管理する。この１９２０
０ワードをアドレス０からリニアに割り当てた場合、そ
のアドレス空間は１６進数表記で００００Ｈ〜４ＡＦＦ
Ｈに当たるが、本ＬＳＩでは、このようなリニアな用い
方はせず、９６００ワード×２の空間、即ち００００Ｈ
〜２５７ＦＨおよび４０００Ｈ〜６５７ＦＨの合計とし
て１９２００ワードとなる空間を割り当てて制御する。
いずれにしても、表示コントローラ１１はＡ０〜Ａ１４
の１５本のアドレス線を制御する。

【００４０】このｍｏｄｅ１では、ＶＲＡＭ用内蔵メモ
リ１３の内蔵メモリマクロ２１，２２について、これを
８ビット×１９２００バイトのアドレス空間を持つメモ
リとして用い、これに８ビットバス幅のＶＲＡＭ用外部
メモリ１２を組み合わせる。このために、内蔵メモリマ
クロ２２のデータ端子が、このｍｏｄｅ１では、表示コ
ントローラ１１の下位側データバスＤ０〜Ｄ７と接続さ
れるよう、３ステートバッファは制御されている。即
ち、このｍｏｄｅ１ではＭＯＤＥ端子１４ｂがハイレベ
ルであることにより、３ステートバッファ２３，２４は
メモリのリード／ライト切替に基づいて適切な方向にデ
ータを通すことができるのに対して、３ステートバッフ
ア２５，２６は常時出力ハイインピーダンスとなる。こ
のことは、内蔵メモリマクロ２２のデータ端子が、表示
コントローラ１１の下位側データバスＤ０〜Ｄ７と接続
されていることと等価である。

【００４１】さて、内蔵メモリマクロ２１，２２の両者
のデータ端子が同じデータバスＤ０〜Ｄ７にて互いに接
続状態となったので、両者が同時にアクティブにならな
いように配慮する必要がある。本実施例のｍｏｄｅ１で
は、両内蔵メモリマクロ２１，２２の−ＣＥ信号とし
て、もともと表示コントローラ１１から出力される−Ｃ
Ｅ信号にアドレスＡ１４を組み合わせた信号を用いるこ
とで、両者の使い分けを行っている。即ち、アドレスＡ
１４がローレベルのときには、内蔵メモリマクロ２１の
−ＣＥだけがアウティブになり、また、アドレスＡ１４
がハイレベルのときには内蔵メモリマクロ２２の−ＣＥ
だけがアクティブになる。言い替えれば、アドレス００
００Ｈ〜３ＦＦＦＨでは内蔵メモリマクロ２１に対して
データのアクセスがなされ、アドレス４０００Ｈ〜７Ｆ
ＦＦＨでは内蔵メモリマクロ２２に対してデータのアク
セスが行われる。このように、アドレスＡ１４だけでメ
モリマクロ２１，２２の使い分けをするために、前述し
たように必要なアドレス空間１９２００ワード分を、９
６００ワード×２の空間、即ち００００Ｈ〜２５７ＦＨ
および４０００Ｈ〜６５７ＦＨの合計として１９２００
ワードとなる空間に割り当てて使用している。

【００４２】一方、ＶＲＡＭ用外部メモリ１２は０００
０Ｈ〜７ＦＦＦＨのどのアドレスでもデータのアクセス
が可能で、常に表示コントローラ１１の上位側データバ
スＤ８〜Ｄ１５を通してデータがやりとりされる。表示
コントローラ１１側では、内蔵ＲＡＭおよび外部ＲＡＭ
の両者に対し、常に、１６ビットバス幅でアクセスを行
っていることになる。

【００４３】次に、第２番目に、メモリ内蔵表示制御用
ＬＳＩ１４を２４０×１６０ドット１６色表示の電子手
帳程度の表示装置１６ａと組み合わせて使用する場合
（これをｍｏｄｅ２という）について説明する。

【００４４】この場合には、２４０×１６０×４＝１５
万３６００ビットのデータを、ＶＲＡＭに記憶させるこ
とが必要であるが、ＶＲＡＭ用内蔵メモリ１３だけで１
５万３６００ビットの容量を保有しているので、このｍ
ｏｄｅ２では、ＶＲＡＭ用内蔵メモリ１３だけを用い、
ＶＲＡＭ用外部メモリ１２は使用しない。このｍｏｄｅ
２においても、表示コントローラ１１では１６ビット処
理を行い、１５万３６００／１６＝９６００ワードのア
ドレス空間を表示コントローラ１１は管理する。この空
間は１６進数表記で００００Ｈ〜２５７ＦＨのリニア空
間で、表示コントローラ１１は１５本出力しているアド
レス線のうち、Ａ０〜Ａ１３の１４本のアドレス線によ
り制御を行う。

【００４５】このｍｏｄｅ２の表示システムでは、上記
したｍｏｄｅ１の表示システムとは異なリ、ＶＲＡＭ用
内蔵メモリ１３の内蔵メモリマクロ２１，２２につい
て、これを１６ビット×９６００ワードのアドレス空間
を持つメモリとして用いる。このために、内蔵メモリマ
クロ２２のデータ端子が、このｍｏｄｅ２では、表示コ
ントローラ１１の上位側データバスＤ８〜Ｄ１５と接続
されるよう、３ステートバッファは制御されている。即
ち、ｍｏｄｅ２ではＭＯＤＥ端子がローレベルであるこ
とにより、３ステートバッファ２５，２６はメモリのリ
ード／ライト切替に基づいて適切な方向にデータを通す
ことができるのに対して、３ステートバッファ２３，２
４は、常時出力ハイインピーダンスとなる。このこと
は、内蔵メモリマクロ２２のデータ端子が、表示コント
ローラ１１の上位側デ一タバスＤ８〜Ｄ１５と接続され
ていることと等価である。

【００４６】また、このｍｏｄｅ２では、内蔵メモリマ
クロ２１，２２が並列扱いてあり、表示コントローラ１
１がメモリアクセスを行うときにはいつでも、メモリマ
クロ２１，２２共にアクティブになればよいので、両内
蔵メモリマクロ２１，２２の−ＣＥ信号には、表示コン
トローラ１１から出力される−ＣＥ信号そのものを用い
る。両内蔵メモリマクロ２１，２２の−ＣＥ信号を、ｍ
ｏｄｅ１，２により使い分けるための選択制御について
は、ゲート群２７により、やはりＭＯＤＥ端子１４ｂよ
り入力される選択信号（本実施例の場合はハイレベル信
号とローレベル信号）に基づいて行われる。

【００４７】以上のように、本発明の表示制御装置とし
てのメモリ内蔵表示制御用ＬＳＩ１４は、表示データを
記憶するメモリ部と表示装置との駆動を制御する回路で
あって、表示データ記憶用外部メモリ（ＲＡＭ）１２を
アクセスするための信号端子１４ａと、外部メモリ１２
および内蔵メモリ１３のうち少なくとも内蔵メモリ１３
の表示データを用いて表示制御する制御回路とを有する
とともに、その内部においても表示データ記憶用メモリ
１３のメモリブロックを内蔵した回路である。また、本
発明のメモリ内蔵表示制御用ＬＳＩ１４は、表示容量の
異なる複数の表示装置に対応するための選択機能を有し
ており、小容量の表示装置１６ａを接続して表示を行う
場合には、外部メモリ１２は接続せずに内蔵メモリ１３
のみ使用して表示を行い、また、大容量の表示装置１６
ｂを接続して表示を行う場合には、外部メモリアクセス
用の信号端子１４ａを介して外部メモリ１２を接続し、
外部メモリ１２と内蔵メモリ１３を併用して表示制御を
行うメモリ制御回路を有するものである。

【００４８】これによって、表示データ容量に応じて、
外部メモリ１２を必要とする表示システム、および外部
メモリ１２を必要としない表示システムのどちらにも、
同一の表示制御装置を適用することができ、それぞれの
表示装置１６ｂ，１６ａ毎に複数の表示コントローラや
表示制御装置を用意する必要はなく、一品種の表示コン
トローラや表示制御装置を複数機種で多数使用すること
による量産効果（生産の容易化および効率化、自動化、
さらには単価の低価格化）など、多くのメリットが期待
できる。

【００４９】

【発明の効果】以上のように本発明によれば、電子手帳
とパーソナルコンピュータの両者の中間に値する例えば
３２０×２４０ドットの表示サイズで１６色表示という
ような、従来あまり用いられていなかった仕様の表示装
置を使用する表示システムを構成する上で、従来の表示
システムよりも、表示システム全体として製造を容易に
するとともに量産による効率化、さらにコンパクト化を
図ることができる。したがって、パーソナルコンピュー
タと電子手帳の両者の中間に値するような表示能力を有
する表示装置において、より最適な表示システムとする
ことができて、さらには、従来の表示システムと比べて
トータルコスト的にも優位な表示システムを実現するこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す情報処理装置における
表示システムのブロック図である。

【図２】図１のメモリ内蔵表示制御用ＬＳＩ１４の回路
図である。

【図３】従来の情報処理装置における表示システムの基
本構成を示すブロック図である。

【図４】従来の情報処理装置における表示システムの例
１の構成を示すブロック図である。

【図５】従来の情報処理装置における表示システムの例
２の構成を示すブロック図である。

【符号の説明】

１１表示コントローラ１２ＶＲＡＭ用外部メモリ１３ＶＲＡＭ用内蔵メモリ１４メモリ内蔵表示制御ＬＳＩ１４ａ信号端子１４ｂＭＯＤＥ端子１６，１６ａ，１６ｂ表示装置２１，２２内蔵メモリマクロ２３〜２６３ステートバッファ２７ −ＣＥ信号作成用ゲート群

Claims

【特許請求の範囲】

【請求項１】表示データを記憶する内蔵メモリブロッ
クと、表示データ記憶用外部メモリ接続用の信号端子
と、該内蔵メモリブロックおよび表示データ記憶用外部
メモリのうち少なくとも該内蔵メモリブロックの駆動お
よび、該内蔵メモリブロックおよび表示データ記憶用外
部メモリのうち少なくとも該内蔵メモリブロックの表示
データを用いて表示する表示部の駆動を制御するメモリ
制御部とを有する表示制御装置。
【請求項２】前記表示部の表示容量に応じてメモリ容
量を選択可能な選択制御部を設け、前記メモリ制御部
は、該選択制御部で選択した小表示容量の場合には、前
記内蔵メモリブロックのみを使用して表示制御を行い、
該選択制御部で選択した大表示容量の場合には、前記内
蔵メモリブロックおよび表示データ記憶用外部メモリを
併用して表示制御を行う構成とした請求項１記載の表示
制御装置。