KR100234415B1

KR100234415B1 - 액정표시장치 컨트롤러 램

Info

Publication number: KR100234415B1
Application number: KR1019970016808A
Authority: KR
Inventors: 정찬영
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-04-30
Filing date: 1997-04-30
Publication date: 1999-12-15
Also published as: KR19980079133A

Abstract

액정 표시 장치 컨트롤러 램이 개시된다. 본 발명에 따른 액정 표시 장치 컨트롤러 램은, 마이크로프로세서의 명령에 응답하여 소정의 데이타를 액정 표시 장치에 디스플레이하는 것을 제어하는 액정 표시 장치 컨트롤러에 있어서, 다수의 램 데이타를 저장하는 램 셀을 각각 포함하고, 마이크로프로세서의 명령에 응답하여 램 데이타를 액정 표시 장치로 출력하는 제1∼제N램 셀 어레이 부, 및 마이크로프로세서와 램 데이타의 독출/기입을 수행하는 입출력 셀을 구비하고, 제~제N램 셀 어레이 부의 각 램 셀은 워드 어드레스 라인과 연결된 게이트와, 데이타 라인과 제1스토리지 노드 사이에 연결되는 드레인 및 소스를 갖는 제1트랜지스터, 워드 어드레스 라인과 연결된 게이트와, 상보 데이타 라인과 제2스토리지 노드 사이에 연결된 드레인 및 소스를 갖는 제2트랜지스터, 제1스토리지 노드와 제2스토리지 노드 사이에 연결되고, 제1스토리지 노드 또는 제2스토리지 노드의 데이타를 저장하는 데이타 저장부 및 제2스토리지 노드의 데이타를 입력하여 스캔 어드레스 라인 또는 상보 스캔 어드레스 라인에 상응하는 데이타를 출력하는 인버터를 구비하는 것을 특징으로 한다.

Description

액정 표시 장치 컨트롤러 램{RAM in lyquid crystal device controller}

본 발명은 액정 표시 장치(Liquid Crystal Device:LCD) 컨트롤러에 관한 것이며, 특히 모든 램 셀 어레이 부가 하나의 입출력 셀에 연결된 램 구조를 갖는 LCD 컨트롤러에 관한 것이다.

LCD 컨트롤러 집적 회로(Integrated Circuit:IC)는 소정의 문자를 LCD 판넬 상에 디스플레이하는 것을 제어하는 기능을 수행하며, 기본적인 동작은 마이크로프로세서(MICROPROCESSOR UNIT:MPU)가 LCD컨트롤러 내부의 램에 디스플레이할 문자를 기록하면, LCD 컨트롤러 내부의 어드레스 카운터 또는 스캔 카운터가 주기적으로 DDRAM(Display Data RAM)을 스캐닝하여 그 글자에 해당하는 CGROM(Character Generator ROM)에 저장된 문자체, CGRAM에 저장된 사용자 정의 문자체, 또는 ICONRAM에 저장된 아이콘 모양에 해당되는 문자체를 발생시켜 LCD판넬에 디스플레이한다.

즉, LCD 컨트롤러는 LCD판넬 상에 소정의 문자 또는 아이콘을 디스플레이 하고자 할 때, MPU가 DDRAM에 디스플레이할 글자를 기입(WRITE)하면, LCD 컨트롤러 내부의 어드레스 카운터 및 스캔 카운터는 DDRAM 데이타를 스캔하여 그 글자에 해당하는 CGROM, CGRAM 및 ICONRAM으로부터 각각의 램 데이타를 독출하고, LCD 판넬과 연결되어 직접 LCD를 구동하는 COM(COMMON)/SEG(SEGMENT) 단자로 출력함으로써, LCD의 화면 디스플레이를 제어하는 IC이다.

또한, LCD 컨트롤러 내부의 각 램은 원하는 위치에 소정의 문자, 사용자 정의 문자체(FONT) 및 아이콘을 디스플레이하기 위하여 MPU와 독출/기입 (READ/WRITE) 인터페이스를 수행해야 하고, 각 DDRAM/CGRAM/ICONRAM이 LCD 판넬과 연결되는 COM/SEG 단자로 디스플레이하기 위한 데이타를 출력하기 위하여 동시에 주기적으로 스캔하여 데이타 독출 작업을 수행한다. 따라서, 현재 이용되고 있는 LCD 컨트롤러는 각각의 램에 대한 대략 40바이트의 입출력(Input/Output:I/O) 셀과 80바이트의 DDRAM어레이 부, 64바이트의 CGRAM어레이 부 및 24바이트의 ICONRAM 어레이 부 용량을 필요로 하게 된다.

도 1(a)∼(c)는 종래의 LCD 컨트롤러의 램 셀 어레이 부를 설명하기 위한 블럭도로서, (a)는 DDRAM을 구성하는 I/O셀(120)과 DDRAM 어레이부(126)를 나타내며, (b)는 CGRAM을 구성하는 I/O셀(140)과 CGRAM 어레이부(146)를 나타내며, (c)는 ICONRAM을 구성하는 I/O셀(160)과 ICONRAM 어레이부(166)를 나타낸다. 여기에서 도 1(a)의 참조 부호 124는 DD워드 어드레스 라인을 나타내고, 1(b)의 144는 CG 워드 어드레스 라인을 나타내고, 1(c)의 164는 ICON 워드 어드레스 라인을 나타낸다.

도 2는 종래의 LCD 컨트롤러의 각 램의 램 셀 어레이 부(126,146 및 166)를 구성하는 램 셀 구조를 설명하기 위한 회로도로서, 워드 어드레스 라인(WORD)과 연결된 게이트와, 데이타 라인(DB) 및 제1스토리지 노드(N1)와 연결되는 드레인 및 소스를 갖는 nMOS트랜지스터(M1), 워드 어드레스 라인과 연결된 게이트와, 상보 데이타 라인(DBB) 및 제2스토리지 노드(N2)와 연결되는 드레인 및 소스를 갖는 nMOS트랜지스터(M2), 제1노드(N1)와 제2노드(N2) 사이에 연결된 제1인버터 및 제2인버터로 구성된 데이타 저장부(10)로 구성된다.

도 3(a)∼(d)는 종래의 LCD 컨트롤러의 액세스 타임을 나타낸 타이밍도 로서, (a)는 각 램들과 MPU간의 독출/기입 인터페이스시의 액세스 타임이고, 도 (b), (c), (d)는 각각 DDRAM, CGRAM, ICONRAM의 스캔 동작시의 액세스 타임을 나타내는 타이밍도들이다.

도 1 및 도 2에 도시된 바와 같이 각 램이 MPU와 인터페이스를 수행하거나. 각 램이 스캔 동작을 수행할 때 독출된 데이타는 데이타 버스 DB〈0:7〉를 통하여 출력된다. 종래의 LCD 컨트롤러 램은 도 2에 도시된 표준 램 셀을 사용하므로 램과 MPU와의 독출/기입 인터페이스를 수행함과 동시에 각 램의 스캔 동작을 수행하기 위해서는 도 1에 도시된 바와 같이, DDRAM/CGRAM/ICONRAM 블럭을 각각 독립적으로 구현하게 된다. 도 1(a)에 도시된 DDRAM은 40바이트의 I/O셀(120)과 80바이트의 램 셀 어레이부(126)로 구성되고, 도 1(b)에 도시된 CGRAM은 40바이트의 I/O셀(140)과 64바이트의 램 셀 어레이부(146)로 구성되며, 도 1(c)에 도시된 ICONRAM은 40바이트의 I/O셀(160)과 24바이트의 램 셀 어레이 부(166)로 구성된다.

여기에서 각 램 블럭의 I/O 셀 사이즈는 약 40바이트(BYTE) 램 셀 사이즈에 해당하며, 모든 램의 경우에 서로 동일함을 알 수 있다. 도 1(c)에 도시된 ICONRAM의 경우는 램 어레이 사이즈보다 I/O셀 사이즈가 더 큰 경우에 해당하며, 문자용 LCD 컨트롤러에서 램 사이즈는 칩 면적의 25∼35%정도를 차지하므로 각각 독립적인 램 블럭의 구조는 LCD 컨트롤러 전체 칩 사이즈에 큰 부담을 주게 된다.

따라서, 종래의 LCD 컨트롤러는 내부의 램에 있어서, 하나의 I/O셀로 DDRAM/CGRAM/ICONRAM의 램 데이타를 독출하기 위한 스캔 동작을 동시에 수행할 수 없기 때문에, I/O셀을 각각 구현하기 위해서는 램 사이즈가 증가된다는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는, 내부의 램 셀 어레이 부들을 하나의 입출력 셀에 연결한 구조를 갖는 LCD 컨트롤러 램을 제공하는데 있다.

도 1(a)∼(c)는 액정 표시 장치 컨트롤러의 종래의 램 구조를 설명하기 위한 블럭도이다.

도 2는 도 1에 도시된 액정 표시 장치 컨트롤러의 램 셀 구조를 설명하기 위한 회로도이다.

도 3(a)∼(d)는 도 1에 도시된 액정 표시 장치 컨트롤러의 액세스 타임을 나타내는 타이밍도이다.

도 4는 본 발명에 의한 LCD 컨트롤러 램과 MPU 및 LCD와의 인터페이스를 설명하기 위한 개략적인 블럭도이다.

도 5는 도 4에 도시된 액정 표시 장치 컨트롤러 램을 설명하기 위한 개략적인 블럭도이다.

도 6은 도 5에 도시된 액정 표시 장치 컨트롤러의 램 셀 구조를 설명하기 위한 바람직한 일실시예의 회로도이다.

상기 과제를 이루기 위하여, 본 발명에 의한 액정 표시 장치 컨트롤러 램은, 본 발명에 따른 액정 표시 장치 컨트롤러 램은, 마이크로프로세서의 명령에 응답하여 소정의 데이타를 액정 표시 장치에 디스플레이하는 것을 제어하는 액정 표시 장치 컨트롤러에 있어서, 다수의 램 데이타를 저장하는 램 셀을 각각 포함하고, 마이크로프로세서의 명령에 응답하여 램 데이타를 액정 표시 장치로 출력하는 제1∼제N램 셀 어레이 부, 및 마이크로프로세서와 램 데이타의 독출/기입을 수행하는 입출력 셀을 구비하고, 제~제N램 셀 어레이 부의 각 램 셀은 워드 어드레스 라인과 연결된 게이트와, 데이타 라인과 제1스토리지 노드 사이에 연결되는 드레인 및 소스를 갖는 제1트랜지스터, 워드 어드레스 라인과 연결된 게이트와, 상보 데이타 라인과 제2스토리지 노드 사이에 연결된 드레인 및 소스를 갖는 제2트랜지스터, 제1스토리지 노드와 제2스토리지 노드 사이에 연결되고, 제1스토리지 노드 또는 제2스토리지 노드의 데이타를 저장하는 데이타 저장부 및 제2스토리지 노드의 데이타를 입력하여 스캔 어드레스 라인 또는 상보 스캔 어드레스 라인에 상응하는 데이타를 출력하는 인버터로 구성되는 것이 바람직하다.

이하, 본 발명에 의한 LCD 컨트롤러 램의 구성에 관하여 첨부한 도면을 참조로 하여 다음과 같이 설명한다.

도 4는 본 발명에 따른 LCD 컨트롤러 램과 MPU 및 LCD와의 인터페이스를 설명하기 위한 개략적인 블럭도로서, 입출력 버퍼(402), 출력 레지스터(406), 입력 레지스터(420), 명령 처리부(440), 램(410), 병렬/직렬 변환부(408), 출력 신호 구동부(430)로 구성되는 LCD 컨트롤러(4)와, MPU(2) 및 LCD판넬(6)로 이루어진다. 여기에서 LCD컨트롤러(4)의 입력 레지스터부(420)는 데이타 레지스터(424)와 명령 레지스터(426)로 이루어지며, 명령 처리부(440)는 명령 디코더(442)와 어드레스 카운터(444)로 이루어지고, 출력 신호 구동부(430)는 SEG(SEGMENT)신호 구동부(432)와 COM(COMMON)신호 구동부(434)로 이루어진다.

도 5는 도 4에 도시된 LCD 컨트롤러(4)의 본 발명에 의한 램 구조를 설명하기 위한 블럭도로서, DDRAM(64)/CGRAM(66)/ICONRAM(68) 셀 어레이 부 및 I/O셀(62)로 이루어지며, 램 셀 어레이부의 수는 3개에 한정되는 것이 아니라 융통적으로 그 이상이 될 수 있다.

도 4에 도시된 MPU(2)는 LCD(6)에 소정의 데이타를 디스플레이하기 위하여 LCD컨트롤러(4)에 데이타 및 명령을 전달한다. 즉, LCD 컨트롤러(4)의 램(410)에 기입(WRITE)할 데이타를 출력하고, 램(410)에 기입된 데이타는 램(410)내부에 저장되어 있는 데이타들과 함께 LCD(6)에 디스플레이하기 위한 병렬 데이타들로 변환되어 LCD(6)에 출력된다. 따라서, LCD(6)는 LCD 컨트롤러(4)에서 출력된 데이타들을 이용하여 표시하고자 하는 문자 또는 아이콘들로 조합된 화면을 디스플레이할 수 있다. 또한, MPU(2)는 출력된 램 데이타를 다시 독출함으로써, LCD 컨트롤러(4)가 LCD(6)에 정확한 데이타를 전송하였는지를 확인하는 것이 가능하다. LCD(6)는 MPU(2)의 명령에 응답하여 LCD 컨트롤러(4)의 COM(COMMON)/SEG(SEGMENT)단자를 통하여 출력되는 램(410) 데이타로서 지정된 문자 또는 아이콘을 지정된 위치에 디스플레이한다. LCD 컨트롤러(4)의 입출력 버퍼(402)는 LCD 컨트롤러(4)가 MPU(2)와 데이타 인터페이스를 수행하는 직접적인 경로로서 MPU(2)와의 모든 데이타 입출력은 입출력 버퍼(402)를 통하여 이루어진다.

또한, 데이타 레지스터(404)는 입출력 버퍼(402)를 통하여 입력된 데이타를 저장하고, 램(410)으로 출력하거나 램(410)으로부터 출력된 데이타를 출력 레지스터(406)과 입출력 버퍼(402)를 통하여 MPU(2)로 출력한다. 명령 레지스터(406)는 MPU(2)로부터 입력된 명령을 일시 저장하며 저장된 명령은 명령 디코더(442)와 어드레스 카운터(444)에 각각 입력되고, 명령 디코더(442)는 실행해야 하는 명령을 디코딩하여 램(410)으로 출력한다. 어드레스 카운터(444)는 명령에 상응하는 어드레스를 램(410)으로 출력한다. 램(410)은 LCD(6)에 디스플레이하고자 하는 문자 또는 아이콘 데이타를 저장하며, MPU(2)로부터 새로운 데이타를 기입하거나 램(410)의 데이타를 MPU(2) 또는 LCD(6)로 독출하는 것이 가능하다. 병렬/직렬 변환부(408)는 램(410)으로부터 출력된 병렬 데이타를 직렬로 변환하여 출력하고, 출력 신호 구동부(430)의 SEG신호 구동부(432)는 램(410)으로부터 출력된 직렬 데이타를 n비트의 병렬 신호로 변환하며, 변환된 n비트의 신호를 세그먼트(SEGMENT)단자를 통하여 LCD(6)로 출력한다. COM신호 구동부(434)는 램(410)으로부터 출력된 데이타를 m비트의 커먼(COMMON) 신호로 변환하고, 변환된 m비트의 데이타를 COM단자를 통하여 LCD(6)로 출력한다.

도 5에 도시된 램(410)의 I/O셀(62)은 도 4에 도시된 MPU(2)와 독출/기입 인터페이스를 수행하기 위한 경로로서, 종래와는 달리, 하나의 I/O셀(62)이 각각의 램 셀 어레이 부(64, 66및 68)에 공유된 형태로서 복수 개의 램들이 하나로 통합된 구조이다. 또한, 각각의 램 셀 어레이 부는 복수 개의 램 셀들(예를 들어, 647, 667 및 687)로 이루어진다. MPU(2)가 램 데이타를 독출하거나 기입하는 것은 워드 어드레스 라인들(WORD)(640,660,680)에 상응하는 램 위치의 데이타를 독출 또는 기입함으로써 I/O셀(62)의 데이타 버스 DB〈0:k〉를 통하여 이루어진다. 또한, MPU(2)의 명령에 응답하여 LCD(6)로 램 데이타를 출력하는 것은 스캔 어드레스(SCAN) (644,664,684)에 상응하여 각 램 셀 어레이 부(64, 66및 68)의 출력 데이타 버스 DOUT1〈0:k〉, DOUT2〈0:k〉, 및 DOUT3〈0:k〉를 통하여 LCD(6)로 출력된다.

도 6은 도 5에 도시된 LCD 컨트롤러(4)의 램 셀 어레이 부(64,66,68)를 구성하는 램 셀의 회로도로서, 워드 어드레스 라인(WORD)과 연결된 게이트와, 데이타 라인(DB)과 제1스토리지 노드 사이에 연결되는 드레인 및 소스를 갖는 제1트랜지스터(NT1), 워드 어드레스 라인(WORD)과 연결된 게이트와, 상보 데이타 라인(DBB)과 제2스토리지 노드 사이에 연결된 드레인 및 소스를 갖는 제2트랜지스터(NT2), 제1노드(N1)와 제2노드(N2) 사이에 연결되고, 제1노드(N1) 또는 제2노드(N2)의 데이타를 저장하며, 제1인버터 및 제2인버터로 구성된 데이타 저장부(20), 제1노드(N1) 또는 제2노드(N2)의 데이타를 입력하여 스캔 어드레스 라인(SCAN) 또는 상보 스캔 어드레스 라인(SCANB)에 상응하는 데이타를 출력하는 3상태 인버터(25)로 이루어진다.

이와 같이, 램 셀 구조를 변경함으로써 워드 어드레스의 입력에 있어서 MPU 와의 데이타 독출/기입 시에는 워드 라인을 통하여 MPU워드 어드레스를 입력받고, 스캔 동작 수행 시에는 스캔 입력 단자 SCAN, SCANB를 통해서 스캔 어드레스를 입력받는다.

또한, 램 셀 구조를 변경함으로써 데이타 출력에 있어서 MPU와의 데이타 독출/기입 동작 시에는 각각의 데이타 출력 또는 입력이 I/O셀의 데이타 버스(DB, DBB)를 통해서 이루어지는 반면, 스캔 동작 시에는 DOUT 단자를 통하여 독립적으로 수행된다.

즉, 본 발명에 따른 LCD컨트롤러 램에 있어서 다수 개의 램 셀 어레이부를 하나의 I/O셀과 연결하여 칩 사이즈를 줄이면서도 종래와 같이 마이크로 프로세서와의 데이타 독출/기입과, 스캔 동작을 동일하게 수행할 수 있는 것은, 램 셀 구조의 변경에 의해 각각의 동작 시마다 워드 어드레스를 입력하는 단자와, 데이타를 출력하기 위한 출력 단자들을 서로 달리 하였기 때문이다.

이하, 본 발명에 의한 LCD컨트롤러(4) 램(410)의 동작에 관하여 도 4, 5 및 6을 참조하여 다음과 같이 설명한다.

도 4에 도시된 바와 같이, LCD판넬(6)에 원하는 문자 또는 아이콘을 디스플레이하기 위해서 MPU(2)는 소정의 램 데이타들을 LCD 컨트롤러(4)의 램(410)에 기입하고, 기입된 데이타를 LCD(6)에 디스플레이하기 위해 LCD컨트롤러(4) 내부 램(410)의 램 셀 어레이 부 예를 들어, DDRAM(64), CGRAM(66) 및 ICONRAM(68) 셀 어레이 부로부터 해당되는 램 데이타를 병렬 데이타로 변환하여 LCD(6)를 구동하는데 직접 사용되는 소정 비트의 SEG신호와 COM신호로서 출력한다. 즉, MPU(2)로부터 LCD컨트롤러(4)의 입출력 버퍼(402)에 입력된 데이타는 입력 레지스터(420)의 데이타 레지스터(424)와 명령 레지스터(426)로 각각 입력된다. 데이타 레지스터(424)는 LCD(6)에 디스플레이하고자하는 데이타를 일시 저장하였다가 램(410)에 출력하고, 명령 레지스터(426)는 램(410)에 저장된 데이타를 LCD(6)의 어느 위치에 언제 출력해야 하는지를 명령한다. 또한, LCD(6)에 출력된 램 데이타가 올바른지를 확인하기 위하여 출력된 램 데이타를 다시 MPU(2)에 전송하도록 명령한다. 즉, 명령 레지스터(426)의 명령 디코더(442)는 MPU(2)로부터 입력된 명령을 디코딩하여 램(410)에 전달하고, 어드레스 카운터(444)는 데이타를 램(410)의 어느 위치에 기입하거나 독출해야 하는지를 알려준다. 또한, 램(410)의 어느 위치의 데이타를 독출하여 LCD(6)에 출력해야 하는지를 지정하기 위한 어드레스를 램(410)에 출력한다.

여기에서, MPU(2)가 램(410)에 데이타를 기입하기 위해서는 LCD 컨트롤러(4)의 어드레스 카운터(444)에서 출력된 MPU 워드 어드레스에 상응하는 램(410)의 위치에 지정된 데이타를 기입한다. 또한, MPU(2)의 명령에 응답하여 LCD(6)에 데이타를 디스플레이하기 위해서는 LCD 컨트롤러(4)의 내부에 존재하는 스캔 카운터로부터 출력된 스캔 어드레스(SCAN)에 상응하는 램 데이타를 독출하여 병렬/직렬 변환부(408)와 출력 신호 구동부(430)를 통하여 LCD(6)로 출력된다.

도 6에 도시된 램 셀의 회로도를 참조하여 MPU(2)와의 독출/기입 인터페이스와 LCD(6)의 디스플레이를 위한 스캔 동작에 관해 상세히 설명한다.

도 6에 도시된 바와 같이 램 셀을 변경하면, 램(410)과 MPU(2)와의 독출/기입은 공유된 I/O셀(62)을 통하여 MPU 워드 어드레스 라인(WORD)(640,660,680)에 의해 인에이블되어 데이타 라인(DB)과 상보 데이타 라인(DBB)에 의해서 종래의 방식과 동일하게 이루어진다. 즉, 해당 워드 어드레스 라인(WORD)에 의해서 액세스되어 해당 데이타 라인(DB)과 상보 데이타 라인(DBB)을 통하여 데이타의 독출/기입이 이루어진다. 예를 들어, MPU(2)와 램(410)의 DDRAM 어레이 부(64)의 독출/기입 인터페이스를 수행할 때, 데이타 라인(DB) 또는 상보 데이타 라인(DBB)으로부터 램 셀(647)의 제1스토리지 노드(N1) 또는 제2스토리지 노드(N2)에 지정된 데이타를 기입하고자 하면, 워드 어드레스 라인(WORD)(640)에 하이를 인가하여 nMOS트랜지스터(NT1 및 NT2)를 구동시킨 후에, 데이타 저장부(20)의 노드(N1 또는 N2)에 데이타가 저장되도록 한다. 또한, MPU(2)가 램 셀(647)의 데이타 저장부(20)에 저장되어 있는 데이타를 독출하고자 할 때도, 마찬가지로 워드 어드레스 라인(WORD)(640)에 하이를 인가함으로써 nMOS트랜지스터들(NT1 및 NT2)을 구동시켜 제1스토리지 노드(N1) 또는 제2스토리지 노드(N2)에 저장되어 있는 데이타를 독출하며, 독출된 데이타는 I/O셀(62)의 데이타 버스 DB〈0:k〉를 통하여 출력 레지스터(406)로 출력되어 MPU(2)에 전달된다.

한편, LCD판넬에 문자 또는 아이콘과 같은 화면 표시 데이타들을 디스플레이하기 위해, 입력된 스캔 어드레스(SCAN)에 상응하는 램(410)의 각 DDRAM(64)/ CGRAM(66)/ICONRAM(68) 셀 어레이 부의 데이타를 독출하는 스캔 동작을 수행할 때, 램 셀(647)의 데이타 저장부(20)에 저장된 데이타를 독출하기 위해서는 스캔 어드레스 입력부(630)로부터 입력된 스캔 어드레스(SCAN)가 지정하는 위치의 데이타를 읽어내어 I/O셀과는 별개의 출력 단자 즉, 출력 데이타 버스 DOUT〈0:k〉를 통하여 출력한다. 즉, DDRAM 어레이 부의 데이타를 스캔하여 독출하고자 할 때, 스캔 어드레스(SCAN)(644)에 상응하는 데이타를 도 6에 도시된 데이타 저장부(20)로부터 읽어내어 출력 데이타 버스 DOUT1〈0:k〉을 통하여 병렬/직렬 변환부(408)로 출력하고, 출력된 직렬 데이타는 출력 신호 구동부(430)의 SEG신호 구동부(432)와 COM신호 구동부(434)에서 각가 n비트의 SEG신호와 m비트의 COM신호로 변환되어 출력된다.

도 6에 도시된 램 셀의 회로도를 이용하여 상세히 설명하면, LCD 컨트롤러(4)의 어드레스 카운터(444)와 스캔 카운터가 DDRAM 데이타를 스캐닝하여 해당 어드레스의 데이타를 읽어내는 스캔 동작 수행 시, DD스캔 어드레스(SCAN)에 상응하는 제2노드(N2)에 저장되어 있던 데이타는 3상태 인버터(25)로 입력되고, 3상태 인버터(25)로 입력된 하이 또는 로우 데이타는 DD스캔 어드레스(SCAN)(644)가 로우 상태 즉, 상보 스캔 어드레스(SCANB)가 하이일때 반전되어 출력 단자 DOUT1〈0:k〉를 통하여 출력된다. 또한, 스캔 어드레스(SCAN)(644)가 하이 즉, 상보 스캔 어드레스(SCANB)가 로우일 때는 출력이 하이 임피던스 상태가 되어 플로팅 상태를 유지한다. 마찬가지로 CGRAM, ICONRAM 블럭에서도 각각 지정된 CGRAM 스캔 어드레스 및 ICONRAM 스캔 어드레스에 상응하는 데이타를 출력 단자 DOUT2〈0:k〉와 DOUT3〈0:k〉를 통하여 출력한다.

결국, 도 6에 도시된 3상태 인버터(25)를 이용하여 램(410)의 각 램 셀 어레이 부가 MPU(2)와 독립적으로 스캔 동작을 수행할 수 있으므로 I/O 셀(62)을 공유할 수 있게 되고, LCD 컨트롤러(4) 내부의 램 셀 구조를 도 6과 같이 수정하면, 도 1에 도시된 종래의 DD/CG/ICONRAM 블럭은 하나의 I/O 셀(62)에 연결된 구조를 가질 수 있다. 따라서, MPU(2)와의 독출/기입 인터페이스는 종래와 마찬가지로 워드 어드레스(WORD)에 상응하여 하나의 I/O셀의 데이타 버스 즉, 입출력 단자 DB〈0:k〉를 통하여 수행되고, DDRAM(64)이 스캔 동작을 수행할 때는 DDRAM 셀 어레이 부(64)와 연결된 DD 스캔 어드레스에 상응하여 출력 단자 DOUT1〈0:k〉를 통해 독출된 데이타가 출력되며, CGRAM 스캔 독출 수행 시에는 CGRAM 어레이(66)에 연결된 CG 스캔 어드레스에 상응하여 출력 단자 DOUT2〈0:k〉를 통해 독출된 데이타가 출력된다. 마찬가지로, ICONRAM(68) 스캔 독출 수행 시에는 ICONRAM 어레이(68)에 연결된 ICON 스캔 어드레스에 상응하여 출력 단자 DOUT3〈0:k〉를 통하여 독출된 데이타가 출력된다.

따라서, LCD컨트롤러의 램을 도 5와 같이 구성하면, 도 3(a)∼(d)에 도시된 것과 마찬가지의 램 액세스 타임을 유지하면서 각각의 출력 단자 DOUT1〈0:k〉, DOUT2〈0:k〉, DOUT3〈0:k〉를 통하여 스캔 데이타를 출력할 수 있다. 또한, 세 개의 램을 갖는 LCD컨트롤러 뿐만 아니라, 모든 LCD 컨트롤러에 적용하는 것이 가능하다.

이상에서 설명한 바와 같이, 본 발명에 따른 LCD 컨트롤러 램은 입출력 셀을 공유함으로써 종래의 램 사이즈와 입출력 셀 블럭 두 개의 면적(약 80바이트)에 약 20%의 램 셀 사이즈 증가분을 감안할 때 약 64바이트 분의 면적을 줄일 수 있을 뿐 아니라, 이를 램 블럭 전체 칩 사이즈로 계산하면, 약 22%의 칩 사이즈 감쇠 효과를 얻을 수 있다. 또한, 램 구조를 변경함으로써 독립적인 스캔이 가능하므로 램 스캔 제어 타임 설계를 용이하게 할 수 있다.

Claims

마이크로프로세서의 명령에 응답하여 소정의 데이타를 액정 표시 장치에 디스플레이하는 것을 제어하는 액정 표시 장치 컨트롤러에 있어서,

다수의 램 데이타를 저장하는 램 셀을 각각 포함하고, 상기 마이크로프로세서의 명령에 응답하여 상기 램 데이타를 상기 액정 표시 장치로 출력하는 제1∼제N램 셀 어레이 부; 및

상기 마이크로프로세서와 상기 램 데이타의 독출/기입을 수행하는 입출력 셀을 구비하고,

상기 제~제N램 셀 어레이 부의 각 램 셀은,

워드 어드레스 라인과 연결된 게이트와, 데이타 라인과 제1스토리지 노드 사이에 연결되는 드레인 및 소스를 갖는 제1트랜지스터;

상기 워드 어드레스 라인과 연결된 게이트와, 상보 데이타 라인과 제2스토리지 노드 사이에 연결된 드레인 및 소스를 갖는 제2트랜지스터;

상기 제1스토리지 노드와 상기 제2스토리지 노드 사이에 연결되고, 상기 제1스토리지 노드 또는 상기 제2스토리지 노드의 데이타를 저장하는 데이타 저장부; 및

상기 제2스토리지 노드의 데이타를 입력하여 스캔 어드레스 라인 또는 상보 스캔 어드레스 라인에 상응하는 데이타를 출력하는 인버터를 포함하며,

상기 스캔 어드레스 라인은 제1램~제N램 셀 어레이 부 중에서 선택된 하나의 스캔 어드레스 라인인 것을 특징으로 하는 액정 표시 장치 컨트롤러 램.