KR930003169B1 - 마이크로 컴퓨터의 표시장치 - Google Patents

Abstract

내용 없음.

Description

마이크로 컴퓨터의 표시장치

제1도는 본 발명의 마이크로컴퓨터의 표시장치를 나타내는 블록도.

제2도는 제1도에 있어서의 표시제어회로 및 그 주변을 나타내는 회로도.

제3도는 제2도의 각 부의 파형을 나타내는 타이밍 차아트.

제4도는 제1도에 있어서의 듀얼포오트 표시용 RAM의 1비트분을 나타내는 회로도.

* 도면의 주요부분에 대한 부호의 설명

2 : 표시용 RAM 3 : 액정표시회로

4 : 문자신호 발생기용 ROM 5 : 액정표시 제어회로

6 : 전환게이트 10 : 병렬/직렬 변환회로

11 : 시프트 레지스터 12 : 표시데이터 래치회로

13 : 세그먼트 구동회로 15,16,17,18 : 레지스터

19,23,27,33 : 다운카운터

본 발명은 마이크로 컴퓨터의 표시장치에 관한 것이다.

종래, mXn(m,n : 자연수)도트(dot)의 액정표시장치(LCD)를 구동시키기 위해 서는 표시용 RAM과, 문자신호발생기용 ROM과, 표시용 RAM 또는 문자신호발생기용 ROM으로 부터의 출력을 전환하는 전환게이트와, LCD의 세그먼트 전극 및 공통 전극을 구동시키는 액정 구동회로(세그먼트 구동회로, 공통 구동회로)와, 이들 표시용 RAM, 문자신호발생기용 ROM, 전환게이트 및 액정구동회로의 동작타이밍의 제어하는 액정표시 제어회로가 필요 했었다.

우선, 도형표시를 실행하는 경우, LCD의 각 도트에 대응하는 표시데이터를 표시용 RAM에 기억시킨 상태에서, 액정표시제어회로에 의해 표시용 RAM의 임의의 어드레스가 지정되면, 표시용 RAM의 지정어드레스로 부터 판독된 표시데이터가 전환게이트를 거쳐서 액정구동회로에 인가되어, 이것으로 부터 LCD에 1도트 마다 표시가 되었다.

또, 문자표시를 실행하는 경우, 마스크(mask)에 의해 소정의 문자패턴을 문자신호 발생기용 ROM에 설정해 놓고, 그 소정의 문자패턴에 대응하는 문자코드를 표시용 RAM에 기억시킨 상태로, 액정표시제어회로에 의해 표시용 RAM의 임의의 어드레스가 지정되면, 표시용 RAM의 지정 어드레스로 부터 판독된 문자코드가 문자신호발생기용 ROM에 의해 표시데이터로 변환되어 그 표시데이터가 전환게이트를 거쳐서 액정구동회로에 인가되어, 이것으로 LCD에 문자표시가 되었다(일본국 특개소 63-175893호 참조).

여기서, 상기한 표시용 RAM은 공통전극 및 세그먼트 전극을 도트매트릭스(dot matrix)형으로 배치한 LCD에 표시되는 문자의 문자데이터가 기억되어 있고, 또 표시용 RMA의 판독측은 LCS의 세그먼트 전극을 구동하는 세그먼트 구동회로의 입력측과 직접 접속되어 있다.

그리고 LCD의 각 공통전극이 공통구동회로에 의해 순차적으로 선택되는 각각의 경우에 있어서 CPU에 의해 액세스(access)된 표시용 RAM의 소정 어드레스에, 그 CPU로 부터의 문자데이터가 기입되면, 그 문자데이터는 표시용 RAM으로 부터 아무것도 하는 것 없이 자동적으로 판독되어서, 세그먼트 구동회로에 인가되어, 그 문자데이터에 의거하여 세그먼트 전극이 세그먼트 구동회로에 의해 선택되게 된다.

이상으로 LCD에 문자표시가 되었다.

상술한 종래의 기술에 있어서, 액정표시제어회로에는, 표시용 RAM, 문자신호발생기용 ROM, 전화게이트 및 액정구동회로의 동작타이밍을 제어하기 위한 타이밍 제어회로가 내장되어 있다.

여기서, 문자표시를 행하기 위해, 마스크에 의해 소정의 문자 패턴을 문자신호발생기용 ROM에 설정한 경우, 그 문자신호 발생기용 ROM의 설정내용에 따른 타이밍 제어신호를 타이밍 제어회로로 부터 발생시키도록 즉, 문자신호발생기용 ROM의 설정내용에 따라 타이밍 제어회로를 마스크 전화하였다.

그러나, 문자신호 발생기용 ROM에 기억되는 문자패턴의 내용이 마스크 옵션(mask option)에 의해 사용자에게 개방되어 있기는 하지만 문자신호발생기용 ROM에 새로운 문자(font)가 설정될 때마다 타이밍 제어회로를 마스크전화에 의해 그 문자신호 발생기용 ROM에 대응시키지 않으면 안된다.

따라서, 마스크가 고가이며, 또한 사용자의 요구로 부터 마스크가 생산될 때까지에 긴 시간을 필요로 하고, 또한 마스크 마다의 디버그(debug)를 필요로 하는 등의 요인에 의해 사용자는 개발비용의 상승에 따른 막대한 지출을 하게되고, 또 개발하는 측은 사용자가 희망하는 장치를 신속하게 제공할 수 없는 등의 문제점이 있었다.

또, 상술한 종래의 기술의 경우에는, 1칩 마이크로컴퓨터 내부에 있어서, 공통구동회로 및 세그먼트 구동회로는 외부의 액정표시회로와 접속되는 관계상, 칩 주변에 고정배치 되어 있고 또 상술한 바와 같이 표시용 RAM은 세그먼트 구동회로와 직접 접속되어 있다.

따라서, 1칩상에 있어서, 표시용 RAM을 세그먼트 구동회로의 근방에, 즉 1칩상에 있어서의 절대적인 고정위치에 배치하지 않을 수 없고, 이 때문에 표시용 RAM의 자유로운 패턴 레이아우트(patten layout)가 곤란하게 되는 문제점이 있었다.

또, 표시용 RAM가 세그먼구동회로와의 사이에 표시데이터래치회로를 개재시킨 경우, 즉, 표시용 RAM으로 부터의 표시데이터를 그 표시데이터 래치회로(latch circuit)로 래치하여, 그 표시데이터 래치회로로부터의 래치데이터를 세그먼트 구동회로에 인가하도록 하는 경우, 표시용 RAM과 세그먼트 구동회로와의 직접 접속이 해제되므로써, 1칩상에 있어서의 표시용 RAM의 배치에 대해서는, 자유로운 패턴 레이아우트가 가능하게 된다.

그러나, 이 경우 CUP에 의한 부담을 경감하기 위해 표시용 RAM의 기입 어드레스의 지정만을 CPU에 의해서 행하고 그 표시용 RAM의 판독해내는 어드레스의 지정은 새로 액정 제어장치에 의해 행하지 않으면 안된다.

그래서 표시용 RAM에 싱글포오트(single port)를 사용해 버리면 표시용 RAM의 기입/판독을 동시에 행할 수 없기 때문에, 액정표시회로에 문자표시를 행하는데 시간의 지연이 발생하고, 또 어드레스의 값에 관계없이 표시용 RAM의 기입 어드레스 및 판독 어드레스의 액세스를 경합시킨 경우, 액정표시회로에 의한 문자표시에 어른거리는 것이 생겨 버리는 등의 문제점이 있었다.

본 발명은 상기한 문제점을 해결하기 위해 이루어진 것으로서, 데이터가 기억되는 표시용 RAM과, 그 표시용 RAM의 지정어드레스로 부터 판독해낸 데이터에 의거하여 표시데이터를 발생하는 문자신호발생기용 ROM과, 상기 표시용 RAM 또는 상기 문자신호발생기용 ROM의 출력을 전환해서 표시데이터로서 출력하는 전환게이트와, 그 전환게이트로 부터 얻어진 표시데이터를 병렬/직렬 변환하는 병렬/직렬변환회로와, 그 병렬/직렬 변환회로로 부터 출력된 표시데이터가 직렬로 입력되는 표시회로와, 상기 표시용 RAM, 상기 문자신호발생기용 ROM, 상기 전환게이트 및 상기 병렬/직렬 변환회로를 제어하는 표시제어회로를 구비한, 마이크로 컴퓨터의 표시장치에 있어서, 상기 표시제어회로는, 상기 문자신호발생기용 ROM에 설정된 문자 폰트의 소정의 문자패턴에 의거하여 그 문자패턴을 특징짓는 데이터가 세트되는 복수의 레지스터와, 그 복수의 레지스에 세트된 데이터에 의해 상기 표시용 RAM, 상기 문자신호발생기용 ROM 및 상기 병렬/직렬 변환회로를 제어하기 위한 복수의 카운터를 구비한 것을 특징으로 한다.

또, 마이크로컴퓨터의 동작을 제어하기 위한 CPU와 데이터가 기억되는 표시용 RAM과, 그 표시용 RAM의 지정 어드레스로 부터 판독해된 데이터에 의거하여 표시데이터를 발생하는 문자신호발생기용 ROM과, 상기 표시용 RAM 또는 상기 문자신호발생기용 ROM의 출력을 전환해서 표시데이터로서 출력하는 전환게이트와, 그 전환게이트로 부터 얻어진 표시데이터를 병렬/직렬 변환하는 병렬/직렬 변환회로와, 그 병렬/직렬 변환회로로 부터 출력된 표시데이터가 직렬로 입력되는 표시회로와, 상기 표시용 RAM, 상기 문자신호발생기용 ROM, 상기 전환게이트 및 상기 병렬/직렬 변환회로를 제어하는 표시제어 회로를 구비한 마이크로컴퓨터의 표시장치에 있어서, 상기 표시용 RAM은, 상기 CPU와 접속되어, 그 CPU로 부터 얻어진 표시데이터의 기입 또는 판독을 위한 어드레스 데이터를 해독하는 제 1 어드레스 디코우더, 그 제 1 어드레스 디코우더와 접속되어 복수의 메모리셀 중의 하나를 선택하는 제 1 선택선, 상기 표시제어회로와 접속되어 그 표시제어회로로 부터 얻어진 표시데이터의 판독을 위한 어드레스 데이터를 해독하는 제 2 어드레스 디코우더, 그 제 2 어드레스 디코우더와 접속되어 상기 복수의 메모리셀 중의 상기 제 1 선택선과는 비동기로 선택하는 제 2 선택선을 포함하고, 상기 표시용 RAM에 있어서의 표시데이터의 기입 또는 판독을 상기 CPU 및 상기 표시 제어회로를 사용하여 비동기로 행해지도록 한 것을 특징으로 한다.

이와 같이 구성된 본 발명은 마이크로 컴퓨터의 표시장치에 설치해서 다음과 같은 효과가 있다.

즉, 상기한 2항 기재의 마이크로컴퓨터의 표시장치에 있어서, 표시제어회로는, 문자표시를 행하기 위한 복수의 레지스터 및 그 복수의 레지스터에 대응하는 복수의 카운터를 포함한다.

상기한 복수의 레지스터에는 문자신호발생기용 ROM에 기억된 문자패턴을 특징짓는 문자폰트에 관한 각종 데이터가 세트된다.

즉 상기한 복수의 레지스터라는 것은 각 문자의 수평피치(수평도트수)를 나타내는 데이터가 세트되는 레지스터, 표시회로에 표시되는 수평방향의 문자수를 나타내는 데이터가 세트되는 레지스터, 각 문자의 수직피치(수직 도트수)를 나타내는 데이터가 세트되는 레지스터 및 수직방향의 선의 수(표시듀티)를 나타내는 데이터가 세트되는 레지스터인 합계 4개의 레지스터를 가리키고 있다. 그러나 상기한 복수의 레지스터에 세트된 각종 데이터가 대응하는 복수의 카운터에 세트되어, 그후, 소정의 클록신호에 따라 복수의 카운터가 계수를 행하면, 복수의 카운터의 출력에 따라, 표시용 RAM, 문자신호발생기용 ROM, 병렬/직렬 변환회로 및 표시회로가 제어된다.

따라서, 상기한 복수의 레지스터에 세트해야할 각종 데이터를 임의로 변경하는 것 만으로, 문자폰트가 다른 문자신호발생기용 ROM의 판독정보에 용이하게 대응할 수 있게 된다.

또, CPU 및 표시제어회로가 그 표시용 RAM의 소정 어드레스를 비동기로 액세스할 수 있도록 되어 있다.

또, 이 듀얼포오트 표시용 RAM으로 부터 판독해낸 표시데이트는 표시회로에 인가 되도록 되어 있다.

따라서, 1칩상에 있어서 표시용 RAM을 표시회로의 근방에 배치하는 것이 불필요하게 되어서, 표시용 RAM의 자유로운 패턴, 레이아웃트가 가능해 진다.

또 표시용 RAM의 기입 어드레스 및 판독 어드레스를 비동기로 액세스할 수 있는 것에 의해, 표시회로에 의한 문자 표시가 신속하게 행해질 수 있는 동시에, 그 표시회로에 의한 문자표시의 어른거림이 해소되게 된다.

[실시예]

본 발명의 실시예를 첨부도면에 의거하여 구체적으로 설명한다.

제1도는 본 발명의 마이크로컴퓨터의 표시장치의 기본구성을 나타내는 블록도.

제2도는 제1도에 있어서의 표시제어회로 및 그 주변을 나타내는 회로도.

제3도는 제2도의 각 부의 파형을 나타내는 타이밍 차아트.

제4도는 제1도에 있어서의 듀얼 포오트 표시용 RAM의 1비트분을 나타내는 회로도이다.

제1도에 대해 부호 및 구성을 설명하면, (1)은 CPU이고, (2)는 40×8비트의 듀얼포오트의 표시용 RAM이며, 그 표시용 RAM(2)에 데이터를 기입하는 경우, 상기 CPU(1) 의해 상기 표시용 RAM(2)의 소정 어드레스를 지정하고, 상기 CPU(1)에 의해, 상기 표시용 RAM(2)의 지정 어드레스에 데이터를 기입하면되고, 또, 그 표시용 RAM(2)로 부터 데이터를 판독해 내는 경우, 전술한 바와 같이 상기 CPU(1)에 의해 상기 표시용 RAM(2)의 소정 어드레스를 지정하고, 그 표시용 RAM(2)의 지정 어드레스로 부터 데이터를 판독해 내고, 그 판독해낸 데이터에 의거하여 상기 CPU(1)의 동작을 제어하면 된다.

(3)은 1칩의 외부에 부착된 액정표시회로(LCD)이며, 그 액정표시회로(3)은 가로 40도트×세로 8도트의 도트매트릭스로 된 것이다.

(4)는 문자신호 발생기용 ROM이며, 그 문자신호발생기용 ROM(4)에 기억되는 문자패턴의 내용은 마스크 옵션에 의해 사용자에게 개방되어 있고, 최대 가로 5도트×세로 7도트의 문자폰트의 임의 문자패턴이 마스크에 의해 그 문자신호 발생기용 ROM(4)에 160종류가 설정될 수 있는 것으로 한다.

(5)는 액정표시제어회로 이며, 여기서 상기 표시용 RAM(2)에 8비트 마다의 문자코드가 기억되어 있는 경우, 그 액정표시제어회로(5)에 의해 상기 표시용 RAM(2)의 소정 어드레스가 지저정되며, 그 지정어드레스에 대응하는 8비트의 문자코드가 상술한 표시용 RAM(2)로 부터 판독되어 다시 그 액정표시제어회로(5)에 의해 상기 문자코드에 대응하는 상기 문자신호발생기용 ROM(4)의 소정 어드레스가 지정되면, 더 상세하게 말하면, 상기 문자신호 발생기용 ROM(4)의 소정 어드레스가 설정되어 있는 문자패턴의 세로 방향이 최대 7도트분 순차적으로 지정되면, 상기 문자코드가 상기 문자신호 발생기용 ROM(4)에 의해 도트패턴으로 전개된다.

1점 쇄선(6)은, AND게이트(7), (8) 및 OR게이트(9)로 구성된 전환게이트 이며, 상기 액정표시제어회로(5)로부터 출력되는 전환신호에 의해 전환된다.

즉, 상기 표시용 RAM(2)에 기억되어 있는 1비트의 데이터가 상기 액정표시회로(3)의 1도트 분의 점등/소등에 대응하도록 그 표시용 RAM(2)에 데이터가 기억되어 있는 도형 모드(graphic mode)의 경우, 상기 액정표시제어회로(5)로 부터의 "1"의 전환신호에 의해 상기 AND게이트(7)을 동작시킴과 아울러 상기 AND게이트(8)을 차단상태로 한다.

또, 전술한 바와 같이 상기 표시용 RAM(2)에 8비트 마다의 문자코드가 기억 되어 있는 문자모드(charactor mode)의 경우, 상기 액정표시제어회로(5)로 부터의 "0"의 전환신호에 의해 상기 AND게이트(8)을 동작 시킴과 아울러 상기 AND게이트(7)을 차단한다.

또한, 상기 표시용 RAM(2)로 부터 판독해 내는 데이터는, 병렬 8비트인 것이기 때문에, 도형모드에서 사용되는 상기 AND게이트(7)은 8개가 필요하며, 또한 상기 문자신호발생기용 ROM(4)로 부터 한번에 판독해 내는 최대 데이터 수는 문자패턴의 가로 5도트에 대응하는 병렬 5비트인 것이기 때문에, 문자모드에서 사용되는 상기 AND게이트(8)은 5개가 필요하고, 즉 양자로 부터 상기 전환게이트(6)은 8개가 마련되어 있는것이 된다(단, 도면에는 상기 전환게이트 6은 1개 밖에 표시되어 있지 않다).

그리고 도형모드에서 사용되는 8개의 상기 AND게이트(7)의 합계 8개의 입력단자는 상기 표시용 RAM(2)의 판독측과 병렬 접속되어 있고, 또 문자모드에서 사용되는 5개의 상기 AND게이트(8)의 합계 5개의 입력단자는, 상기 문자신호 발생기용 ROM(4)의 판독측과 병렬 접속 되어 있다.

(10)은 병렬/직렬 변환회로이며, 그 병렬/직렬 변환회로(10)의 입력측은 8개의 상기 전환게이트(6)내부의 8개의 상기 OR게이트(9)의 합계 8개 출력단자와 병렬 접속되어 있다.

그리고, 상기 전환 게이트(6)을 거친 상기 표시용 RAM(2)로 부터의 8비트데이터 출력 또는 상기 문자신호발생기용 ROM(4)로 부터의 5비트데이트 출력은, 상기 액정 표시제어회로(5)로 부터의 타이밍 제어신호에 의거하여, 그 병렬/직렬 변환회로(10)에 들어가게 된다.

(11)은 40비트의 시프트레지스터(shift register)이며, 그 시프트 레지스터(11)에는 상기 병렬/직렬 변환회로(10)으로 부터 출력된 상기 액정표시회로(3)의 가로40도트를 점등/소등하기 위한 40도트의 직렬데이터, 즉, 상기 액정 표시회로(3)의 1행분의 표시량이 상기 액정표시제어회로(5)로 부터의 클럭신호 CLK2에 의거하여 세트된다.

(12)는 40비트의 표시데이터래치회로이며, 그 표시데이터래치회로(12)에 상기 액정표시 제어회로(5)로 부터의 클록신호 CLK1이 인가되면, 상기 시프트 레지스터(11)에 세트되어 있던, 40비트의 데이터는 그 표시 데이터 래치회로(12)에 래치되는 것이 된다.

(13)은 세그먼트 구동회로이며, 그 세그먼트 구동회로(13)은 상기 데이터 래치회로(12)의 래치데이터에 의거하여, 상기 액정 표시회로(3)의 세로 40개의 세그먼트 전극의 어느 것인가를 구동한다. (14)은 공통구동회로이며, 그 공통구동회로(14)는 상기 액정표시 제어회로(5)로 부터의 제어출력에 의거하여, 상기 액정 표시회로(3)의 가로 8개의 공통 전극의 어느 것인가를 구동한다.

이상의 구성에 의해서 상기 액정표시회로(3)에 표시가 된다.

다음, 제2도에 대해 부호 및 구성을 설명하면, 1점쇄선의 (5)는 전슬한 제1도의 액정표시 제어회로이다. 우선, 그 액정표시제어회로(5) 내부의 구성에 대해 설명한다. (15)는 3비트의 레지스터이다.

그 레지스터(15)에는 상기 액정표시회로(3)에 표시되는 문자의 수평문자피치(1문자분의 수평 도트수)가 2진법으로 세트되어 있다. 여기서, 그 레지스터(15)가 3비트인 이유는 문자모드에서 수평문자 피치를 4-8까지 설정 가능케 하고, 또 모형모드에서 그 수평문자 피치를 8(=2³)으로 설정하기 위한 것이다.

다음에 (16)은 6비트의 레지스터이다. 그 레지스터(16)에는 상기 액정표시회로(3)에 표시되는 수평문자수가 2진법으로 세트된다. 여기서, 그 레지스터(16)이 6비트인 이유는 문자모드에서 가로방향 1행당의 문자수를 1-40까지 설정 가능하도록 했기 때문이다. 또한, 도형모드에 있어서의 수평문자수는, 상기 액정표시회로(3)의 가로 40도트를 상기 수평도트수 8로 나눈 5로 설정된다.

다음에 (17)은 3비트의 레지스터이다. 그 레지스터(17)에는 상기 액정표시회로(3)에 표시되는 문자의 수직문자피치(1문자분의 수직도트수)가 2진법으로 세트된다. 여기서, 그 레지스터(17)이 3비트인 이유는, 문자모드에서 수직문자 피치를 1-7까지 설정가능하게 하고, 또 도형모드에서 수직문자 피치를 1-8로 설정하기 위해서이다.

다음에 (18)은 3비트의 레지스터이다. 그 레지스터(18)에는 상기 액정표시회로(3)에 표시해야 할 문자의 수직방향 선의수(표시듀티)가 세트된다. 여기서 그 레지스터(18)이 3비트인 이유는, 문자모드 및 도형모드에서 그 수직방향 선의수를 1-8까지 설정 가능하도록 했기 때문이다. (19)는 3비트로 구성되는 다운카운터(down counter)이다. 그 다운카운터(19)에는 상기 레지스터(15)에 세트된 수평문자 피치가 3비트분의 버퍼(20)을 거쳐 프리세트(preset)된다. 그리고, 그 다운카운터(19)는 그 수평문자 피치수와 칸운트다운을 실행하는 것이지만, 그 다운카운터(19)의 카운트수가 "011"로 부터 "000"까지 카운트다운될 때, 각각 "1"의 HPC3,HPC2,HPC1,HPC0의 신호가 다운카운터(19)로 부터 순차적으로 발생한다. (21)은 그 HPC3,HPC2,HPC1,HPC0 각각 동기한 클록 CLK0 및 HPC0가 인가되는 AND게이트이다.

즉, 상기 다운카운터(19)가 설정된 수평문자 피치수의 최종 도트를 카운트해서 카운트 수가 "000"이 됐을때에 발생하는 "1"의 HPC0의 기간, 그 CLK0이 발생하면, 그 AND게이트(21)의 "1"의 출력 a에 의해, 상기 버퍼(20)이 구동되어, 상기 레지스터(15)에 설정된 수명문자 피치수가 카운트 수 "000"의 상기 다운카운터(19)에 프리세트된다. (22)는 클록 CLK0및

가 인가되는 AND게이트이다.

즉, 수평문자 피치수의 최종도트가 카운트되기 이전의 "1"의

의 발생기간에 클록 CLK0가 발생하면, 그 AND게이트(22)의 "1"출력에 의해 상기 다운카운터(19)는 카운트다운을 행한다. (23)은 6비트의 다운카운터이며, 그 다운카운터(23)에는 상기 레지스터(16)에 세트된 수평문자수가 6비트분의 버퍼(24)를 거쳐서 프리세트 된다. 그리고, 그 다운카운터(23)의 카운트 수가 000000이 된때, 그 다운카운터(23)은 "1"의 HNC0의 신호를 발생한다. (25)는 CLK0,HPC0 및 HNC0가 인가되는 AND게이트이다.

즉, "1"의 HPC0가 내려가므로써, 상기 다운카운터(23)의 카운트 값이 "000000"이 되어서, 수평문자수의 최종문자수인 것을 나타내는 "1"의 HNC0가 발생하고, 또한 이 기 기간에 수평문자 피치수의 최종도트가 카운트 되어서 "1"의 HPCD이 발생하고, 또한 이 기간에 클록 CLI0이 발생하면, 그 AND게이트(25)의 "1"의 출력 b에 의해 상기 버퍼(24)가 구동되어, 상기 레지스터(16)에 세트된 수평문자 수가 카운트 수 "000000"의 상기 다운카운터(23)에 프리세트 된다. (26)는 CLK0,HPC0 및 HNC0이 인가되는 AND게이트 이다.

즉, 다운카운터(23)의 카운트 값이 "000000"이 되기 이전의 "1"의

의 발생기간에, 각 수평문자 마다에 있어서의 수평문자 피치의 최종도트가 카운트 되어서 "1"의 HPC0이 발생하고, 또한 이들 "1"의 HPC0의 각 발생기간에 클록 CLK0가 발생하면, 그 AND게이트(26)의 "1" 출력 c가 하강하므로서, 상기 다운카운터(23)이 카운트다운을 행한다. (27)은 3비트의 다운카운터이며, 그 다운카운터(27)에는, 상기 레지스터(18)에 세트된 수직방향 선의수가 3비트분의 버퍼(28)을 거쳐 프리세트 된다.

그리고, 그 다운카운터(27)의 카운트수가 "000"이 된때에, 그 다운카운터(27)은 "1"의 NXC0를 발생한다. (29)는 CLK0, HPC0, HNC0 및 NXC0가 인가되는 AND게이트이다. 즉, "1"의 HPC0가 하강하므로서, 상기 다운카운터(27)의 카운트 값이 "000"이 되어, 수직방향 선의수의 최종선인 것을 나타내는 "1"의 NXC0가 발생하고, 또한 "1"의 HXC0의 발생기간에 "1"의 HNC0가 발생하고, 또한 "1"의 HNC0의 발생기간에 수평문자 피치의 최종 도트가 되어서 "1"의 HPC0가 발생하고, 또한 "1"의 HPC0의 발생기간에 클록 CLK0이 발생하면, 그 AND게이트(29)의 "1"의 출력에 의해 상기 버퍼(28)이 구동되어, 상기 레지스터(18)에 세트된 수직방향 선의수가 카운트수 "000"의 상기 다운카운터(27)에 프리세트 되게 된다. (30)은 CLK0,HPC0,HNC0 및

가 인가되는 AND게이트이다.

즉, 다운카운터(27)의 카운트 값이 "000"이 되기 이전의 "1"의

의 발생기간에 각 수직방향 선마다의 "1"의 HNC0이 발생하고, 또한 이들 "1"의 HNC0의 각 발생기간에 "1"의 HPC0가 발생하고, 또한 이들 "1"의 HPC0의 각 발생기간에 클록 CLK0가 발생하면, 그 AND게이트(30)의 "1"의 출력이 하강하므로서, 상기 다운카운터(27)이 카운트다운을 행한다. (31)은 리세트 우선의 RS플립 플롭회로이며, 상기 AND게이트(29)의 "1"출력에 의해 리세트되어 후술하는 AND게이트(32)의 "1"의 출력 f에 의해 세트된다. (33)은 3비트의 다운카운터이며, 그 다운카운터(33)에는, 상기 레지스터(17)에 세트된 수직문자 피치가 3비트분의 버퍼(34)를 거쳐 프리세트 된다.

그리고 그 다운카운터(33)의 카운트수가 "000"이 되었을 때, 그 다운카운터(33)은 "1"의 VPC0를 발생한다. (32)는 CLK0,HPC0,HNC0 및 VPC0가 인가되는 전술한 AND게이트이다. 즉, "1"의 HPC0가 하강하므로서, 상기 다운카운터(33)의 카운트 값이 "000"이 되어서, "1"의 VPC0가 발생하고, 또한 "1"의 VPC0의 발생기간에 "1"의 HNC0가 발생하고, 또한 "1"의 HNC0의 발생기간에 "1"의 HPC0가 발생하고, 또한 "1"의 HPC0의 발생기간에 클록 CLK0가 발생하면, 그 AND게이트(32)의 "1"의 출력 f에 의해 상기 버퍼(34)가 구동되어, 상기 레지스터(17)에 세트된 수직문자 피치수가 카운트수"000"의 상기 다운카운터(33)에 프리세트 되게 된다.

(35)는 CLK0,HPC0,HNC0,

및 인버어터(36)을 거쳐 상기 RS플립 플롭회로(31)의 Q출력이 인가되는 AND게이트이다. 즉, 상기 RS플립플롭회로(31)의 Q출력이 "0"인때에 있어서, 다운카운터(33)의 카운트 값이 "000"이 되기 이전의 "1"의

의 발생기간에 각 수직도트 마다의 "1"의 HNC0가 발생하고, 또한 이들 "1"의 HNC0의 발생기간에 수평문자 피치의 최종도트가 카운트되어서, "1"의 HPC0가 발생하고, 또한 이들 "1"의 HPC0의 각 발생기간에 클록 CLK0가 발생하면, 그 AND게이트(35)의 "1"의 출력 g가 하강함으로서, 상기 다운카운터(33)은 카운트다운을 행한다. (37)은 CLK0,HPC0 및 HNC0가 인가되어 AND출력 b를 출력하는 AND게이트이다.

(38)은 CLK0,HPC2가 인가되어 AND 출력 d를 출력하는 AND게이트이다. (39)는 인버어터(40)을 거쳐

및 HPC3이 인가되어 NAND 출력 e를 출력하는 NAND게이트이다. 또, (41)은 HPC0 및 HNC0가 인가되어 AND 출력 h를 출력하는 AND게이트이다. (42)는 CLK0 및 HPC0가 인가되어 AND 출력 a를 출력하는 AND게이트이다. (43)은 D플립플롭회로이며, D(데이터)단자에는, 상기 AND게이트(41)의 출력 h가 인가되어, 또한 C(클록)단자에는 상기 AND게이트(42)의 출력 a가 인가된다. (44)는 CLR0,HPC0 및 상기 D플립플롭회로(43)의 Q(출력)단자의 출력 i가 인가되어, AND 출력 j를 출력하는 AND게이트이다. 그리하여, 그 AND게이트(44)의 "1"의 출력 j는 표시데이터 래치회로(12)의 래치클록이 된다.

(45)는 모드 전환신호 GRP,HPC1 및 HNC0가 인가되어 AND 출력 k를 출력하는 AND게이트이다. 여기서 모드 전환신호 GRP는 도형모드시에 "1"문자모드시에 "0"가 된다. (46)은 HPC3 및 상기 D플립플롭회로(43)의 Q출력이 인가되어 AND 출력 1을 출력하는 AND게이트이다. (47)은 상기 AND게이트(45),(46)의 출력이 인가되는 OR게이트이다. (48)은 CLK0 및 HPC0가 인가되어 AND 출력 a를 출력하는 AND게이트이다.

이상이 상기 액정 표시제어회로(5)의 구성이다.

(49)는 8비트로 구성된 레지스터, (50)은, 8비트로 구성되어 전술한 제1도의 표시용 RAM(2)의 어드레스를 액세스 하기 위한 어드레스 카운터이다. (51)은 상기 레지스터(49)의 각 비트 출력 및 상기 어드레스 카운터(50)의 각 비트 입력간에 마련된 8개의 버퍼이다. 그리고 상기 레지스터(49)에 세트된 내용은, 상기 AND게이트(37)의 "1"의 출력 b에 의해 구동되는 상기 버퍼(51)을 거쳐 상기 어드레스 카운터(50)에 프리세트 된다. (52)는 상기 레지스터(49)의 각 비트입력 및 상기 어드레스 카운터(50)의 각 비트출력 간에 마련된 8개 버퍼이다. 그리고 상기 어드레스 카운터(50)의 내용은, 상기 OR게이트(47)의 "1"의 출력에 의해 구동되는 상기 버퍼(52)를 거쳐, 상기 레지스터(49)에 프리세트 되어, 상기 AND게이트(29)의 "1"의 출력에 의해 리세트 되고, 다시 상기 AND게이트(38)의 "1"의 출력 d에 의해 증대(increment)된다.

(53)은 8비트로 구성된 레지스터, (54)는 상기 표시용 RAM(2)의 판독해내는 측 및 상기 레지스터(53)의 각 비트 입력간에 접속된 8개의 버퍼이다. 그리고, 상기 어드레스카운터(50)으로 나타낸, 상기 표시용 RAM(2)의 어드레스는 상기 NAND게이트(39)의 "0"의 출력 e의 타이밍으로 액세스 되고, 인버어터(55)를 거쳐, 상기 AND게이트(39)의 "1"의 출력 e에 의해 상기 버퍼(54)가 구동되면, 상기 표시용 RAM(2)의 지정 어드레스에 기입되어 있는 8비트의 데이터가 상기 버퍼(54)를 거쳐, 상기 레지스터(53)에 세트된다.

(4)는 전술한 제1도의 문자신호 발생기용 ROM이며, 문자신호 발생기용 ROM(4)에 상기 레지스터(58)에 세트된 8비트의 문자코드가 인가되며, 그 문자코드에 의거하여, 그 문자신호 발생기용 ROM(4)의 임의 문자패턴이 지정되어, 다시 또 3비트의 VPC에 의해, 제1도의 액정표시회로(3)에 표시해야 할 문자의 수직도트가 순차적으로 지정되면, 그 문자신호 발생기용 ROM(4)로 부터 최대 5비트의 도트패턴이 순차적으로 출력된다.

1점 쇄선의 (6)은 전술한 바와 같이, 8개가 마련되어 있는 전환게이트 이며, 8개의 AND게이트(7)의 각 입력단자에는, 상기 레지스터(53)에 세트된 8비트의 각 데이터 모드 전환신호 GRP 및 상기 인버어터(36)의 출력이 인가되어 있고, 또 다른쪽의 8개중 5개의 AND게이트(8)의 입력단자에는, 상기 문자신호 발생기용 ROM(4)로 부터 출력되는 5비트의 각 출력, 모드 전환신호

및 상기 인버어터(36)의 출력이 인가 되어 있다.

(56)은 8비트의 시프트레지스터(병렬/직렬 변환회로)이며, (57)은, 8비트의 상기 OR게이트(9)의 출력 및 상기 시프트레지스터(56)의 비트 입력간에 접속된 8개의 버퍼이다. 그리고, 상기 AND게이트(48)의 "1"의 출력 a에 의해 상기 버퍼(57)이 구동되면, 상기 전환게이트(6)의 출력이 상기 시프트레지스터(56)에 병렬 입력되어, 그 후 상기 시프트레지스터(56)의 각 비트에 인가되어 있는 클록 CLK0에 의해, 상기 시프트레지스터(56)의 내용은 직렬 출력되어서 제1도의 시프트레지스터(11)에 40비트까지 세트된다. 또, 인버어터(58)에 의해 CLK0을 반전시킨 CLK2(=

)은, 상기 시프트레지스터(11)의 시프트클록으로서 인가된다. 이상이 제2도의 구성이다.

다음, 제2도의 동작을

제3도에 타이밍 차아트를 사용하여 설명한다.

우선, 문자모드로 액정표시회로(3)에 문자표시를 행하는 경우에 있어서, 예를들면 수평문자 피치를 4, 수평문자수를 10, 수직문자 피치를 7, 그리고 최하위의 수직방향선으로 커소르(cursor) 표시등을 행하는 것으로 하고, 수직방향 선의수(행수)를 8로 설정하는 것으로 해서 레지스터(15)에 수평문자 피치를 나타내는 "011"을 세트하고, 레지스터(16)에 수평문자수를 나타내는 "001001"을 세트하고, 레지스터(17)에 수직문자 피치를 나타내는 "110"을 세트하고, 다시 레지스터(18)에 수직방향선의 수를 나타내는 "111"을 세트해 놓는다.

초기 상태에 있어서, 다운카운터(19),(23),(33),(27)에는, 각각 "011","001001","110","111"이 프리세트 되어있는 것으로 하고, 어드레스 카운터(50)의 내용은 "0000 0000"이라고 해둔다. 또, "0"의 모드 전환신호 GRP에 의해 8개의 AND게이트(8)이 동작 상태가 되고, 전환게이트(6)에 의해 문자신호 발생기용 ROM(4)의 출력이 선택되도록 되어 있는 것으로 한다.

최초에 다운카운터(19)가 AND게이트(22)의 "1"출력이 하강하므로서, 카운트다운을 행하고 "1"의 HPC3을 발생하면, NAND게이트(39)의 "0"의 출력 e에 의해 표시용 RAM(2)의 "0000"번지가 액세스 되어, 이때 인버어터(55)를 거친 "1"의 e에 의해 버퍼(54)가 구동되므로서, 표시용 RAM(2)의 "0000"번지에 기입 되어 있는 8비트의 문자코드는 버퍼(54)를 거쳐 레지스터(53)이 세트된다.

그리고 문자신호 발생기용 ROM(4)에 있어서, 그 문자코드에 대응하는 문자패턴이 지정되어, 1비트의 데이터가 1도트의 점등/소등에 대응한다고 하는 1행째, 또한 1문자째의 4비트의 도트패턴이 문자신호 발생기용 ROM(4)로 부터 발생한다. 또, AND게이트(46)의 "1"의 출력 ℓ에 의해 버퍼(52)가 구동되어 어드레스 카운터(50)의 카운트 값 "00000000"은 레지스터(49)에 세트된다.

그후, 다운카운터(19)로 부터 "1"의 HPC2가 발생하면, 어드레스카운터(50)의 카운트 값은 증가되어, "00000000"로 부터 "00000001"로 된다. 즉, 표시용 RAM(2)의 "0001"번지가 어드레스카운터(50)애 의해 카운트 된다. 그 후, "1"의 HPC1에 이어서, 다운카운터(19)로 부터 "1"의 HPC0이 발생하면, AND게이트(22)가 차단되어서, 다운카운터(19)의 동작은 금지되어 AND게이트(21)이 "1"의 출력 a에 의해 버퍼(20)이 구동되므로서, 레지스터(15)의 세트내용이 다운카운터(19)에 재차 반고정 된다. 다시 AND게이트(26)의 "1"의 출력 c가 하강하므로서, 다운카운터(23)이 하나의 카운트다운을 행하고, 수평문자수가 하나 줄어드는 것이 된다.

또 AND게이트(48)의 "1"의 출력 a에 의해 버퍼(57)이 구동되므로서, 전술한 문자신호 발생기용 ROM(4)로 부터의 4비트 출력은, 전환게이트(6) 및 버퍼(57)을 거쳐 시프트레지스터(56)의 우측 4비트로 병렬 입력된다. 그 시프트레지스터(56)에 병령 입력된, 4비트 데이터는, 그 직후 발생하는 CLK0의 4클록분의 상승에 의해 직렬 출력되고, 그 CLK0 보다 1/2주기 지연된 상태의 CLK2가 하강함으로서, 그 4비트 데이터는 40비트 구성의 시프트레지스터(11)에 직렬 입력되게 된다.

그리고 AND게이트(46)의 출력 ℓ이 "1"에서 "0"로 내려가고, 어드레스카운터(50)의 내용이 레지스터(49)에 전송되는 것을 금지한 상태에서 전기 동작을 반복하면 1행째 또한 2-9문자째까지의 각 4비트 데이터가 순차적으로 시프트레지스터(11)에 직렬 입력되도록 된다.

그후 AND게이트(22)의 "1"의 출력이 하강함에 따라 다운카운터(19)가 카운트다운을 행하고, "1"의 HPC3를 발생하면, NAND게이트(39)의 "0"의 출력 e에 표시용 RAM(2)의 "1001"번지가 액세스되어, 이때 표시용 RAM(2)의 "1001"번지에 기입되어 있는 문자코우드가 "1"의 출력

로 구동는 버퍼(54)를 거쳐 레지스터(53)에 세트된다.

그리고 문자신호 발생기용 ROM(4)에 있어서, 그 문자코드에 대응하는 문자패턴이 지정되어, 1행째 또한 10문자째의 4비트의 도트패턴이 문자신호 발생기용 ROM(4)로 부터 발생한다. 그후, "1"의 HPC2,HPC1에 이어서, 다운카운터(19)로 부터 "1"의 HPC0이 발생하면, AND게이트(48)로 부터 출력되는, "1"의 출력 a 에 의해 버퍼(57)이 구동되므로서, 문자신호 발생기용 ROM(4)의 4비트 출력은 전환게이트(6) 및 버퍼(57)을 거쳐 시프트레지스터(56)의 우측 4비트에 병렬 입력되고, 같은 모양으로 시프트레지스터(11)에 직렬 입력된다. 이것으로 시프트레지스터(11)에는 40비트의 직렬데이터가 세트된 것이 된다.

또 "1"의 HPCO에 의거하여, AND게이트(22)가 차단되어, 다운카운터(19)의 동작이 금지되고, AND게이트(21)의 "1"의 출력 a에 의해 버퍼(20)이 구동되므로서, 레지스터(15)의 내용이 다운카운터(19)에 재차 프리세트 된다. 또, 1행째의 수평문자수의 최종문자수를 나타내는 "1"의 HNCO가 다운카운터(23)으로 부터 발생하고 있고, 따라서 AND게이트(25)의 "1"의 출력 b에 의해 버퍼(24)가 구동되므로서, 레지스터(16)의 내용이 버퍼(24)를 거쳐 다운카운터(23)에 재차 프리세트 된다. 또 "1"의 HPCO 및 HNCO에 의거한 AND게이트(30)의 "1"의 출력 및 AND게이트(35)의 "1"의 출력 g에 의해 다운카운터(27)(33)은, 각각 카운트다운을 행하고, 수직방향 선의수 및 수직문자의 피치는 하나가 줄게된다. 다시 AND게이트(37)의 "1"의 출력 b에 의해 버퍼(51)이 구동 되므로서, 레지스터(49)에 최초로 세트되어 있든, "00000000"이 어드레스카운터(50)에 프리세트 된다. 즉, 각 수직방향의 선마다 표시용 RAM(2)의 어드레스를 "0000"번지로 되돌리는 것이 된다. 왜냐하면, 표시용 RAM(2)에 기억되어 있는 하나의 문자코드에 대응하는 문자신호 발생기용 ROM(4)의 문자 패턴은 가로 4도트 × 세로 7도트이며, 행을 바꿀때 마다 표시용 RAM(2)의 어드레스를 본래대로 되돌리지 않으면, 하나의 문자패턴에 있어서의 가로 4도트× 세로 1도트분 밖에는 액정표시회로(3)에 표시할 수 없게 되기 때문이다. 그리하여 40비트의 직렬데이터가 시프레스터(11)에 세트됨과 동시에 AND게이트(44)로부터 "1"의 출력 CLK1이 발생하고, 시프트레지스터(11)의 내용은 그 CLK1에 의해 표시데이터 래치회로(12)에 병렬로 래치된다. 이것으로 그 표시데이터 래치회로(12)에 의해 구동되는 세그먼트 구동회로(13) 및 액정표시 제어회로(5)에 의해 구동되는 공통구동화로(14)의 양쪽출력에 의거하여, 가로 40도트×세로 8도트의 액정표시회로(3)의 가로 1행째가 표시되는 것이 된다.

이상의 동작을 7행분 반복 하므로서, 액정표시회로(3)에 문자표시가 이러우지게된다. 그러나, 이때 커소로 표시등에 사용되는 8행째가 다운카운터(27)에 의해 카운트다운 되고 있지 않다. 즉, 다운카운터(27)로 부터 "1"의 NXCO가 발생할 때까지 액정표시회로(3)의 8행째의 문자표시를 금지하도록 다운카운터(33)의 카운트다운 동작 및 전화게이트(6)의 동작을 금지시켜 놓지 않으면 안된다(또한 커소르 표시의 설명은 생략 하고 있다). 여기서 7행째에서 "1"의 VPCO가 발생하면, AND게이트(35)가 차단되어 다운카운터(33)의 동작은 금지되어 AND게이트(32)의 "1"의 출력 f에 의해 버퍼(34)가 구동되므로서, 레지스터(17)의 내용이 버퍼(34)를 거쳐 다운카운터(33)에 프리세트될 뿐이다. 또 "1"의 출력 f에 의해 RS플립플롭(31)이 세트되므로서, 그 RS플립플롭(31)의 "1"의 Q단자출력을 인버어터(36)에 의해 반전시킨 "0"이 AND게이트(7),(8)에 함께 인가되어 전환게이트(6)은 차단된다. 이것에 의해 레비스터(53)에 세트된 문자코드나 3비트의 VPC에 의한 문자신호 발생기용 ROM(4)로 부터의 4비트 출력은 AND게이트(7), (8)에 의해 차단되고, 액정표시회로(3)에 있어서의 8행째의 문자표시는 금지되도록 된다. 그후, 액정표시회로(3)의 8행째에 있어서의 커소르 표시등이 종료하고, "1"의 NXCO가 다운카운터(27)로 부터 발생하면, AND게이트(30)이 차단되어서, 다운카운터(27)의 카운트 동작은 금지되어 AND게이트(29)의 "1"출력에 의해 버퍼(28)이 구동되므로서 레지스터(18)의 내용이 버퍼(28)을 거쳐 다운카운터(27)에 프리세트 된다. 다시 그 AND게이트(29)의 "1"출력에 의해 RS플립플롭회로(31)이 리세트 되면, 그 RS플립플롭(31)의 "0"의 Q단자 출력을 인버어터(36)에 의해 반전시킨 "1"이 AND게이트(35)에 인가되어서 그 AND게이트(35)는 동작하고, 다운카운터(33)은 카운트 동작을 개시한다. 또, 인버어터(36) "1"출력이 AND게이트(7), (8)에 인가되어 그 AND게이트(7), (8)도 동작한다.

이상에 의해, 액정표시회로(3)에 문자코드 문자표시를 행하기 위한 일련의 동작이 종료한 것이 된다.

다음, 도형모드로 액정표시회로(3)에 문자표시를 행하는 경우, 예를 들면, 수평문자피치를 8(고정), 수평문자수를 5(고정), 수직문자피치를 8, 그리고 수직방향의 선의수를 8로 설정하는 것으로 하고, 레지스터(15)에는 수평문자피치를 나타내는 "111"을 세트하고, 레지스터(16)에는 수평문자수를 나타내는 "000100"을 세트하고, 레지스터(17)에는 수직문자피치를 나타내는 "111"을 세트하고, 다시 레지스터(18)에도 수직방향 선의수를 나타내는 "111"을 세트해 둔다. 초기상태에 있어서, 다운카운터(19), (23), (33),. (27)에는, 각각 "111", "000100", "111", "111"이 프리세트 되어 있는 것으로 하고, 어드레스 카운터(50)의 내용은 "00000000"이라고 한다. 또, "1"의 모드 전환신호 GRP에 의해 8개의 AND게이트(7)을 동작상태로 하고, 전환게이트(6)이 레지스터(53)의 8비트 출력을 그대로 선택하도록 해 둔다. 이 도형모드가 전슬한 문자모드와 동작이 다른 것은 각 수직반향의 선마다 표시용 RAM(2)의 어드레스를 본래대로 되돌릴 필요가 없다는 점이다. 즉, 액정표시회로(3)의 가로 8도트마다 표시해야할 정보가 8비트 데이터로서, 표시용 RAM(2)의 다른 각각의 어드레스에 기억되어 있기 때문에 줄을 바꾸는 일이 행해졌을때, 표시용 RAM(2)의 어드레스를 증대하는 것으로 끝나기 때문이다. 구체적으로는, 1행분의 동작에 있어서, 어드레스 카운터(50)이 AND게이트(38)의 "1"의 출력 d에 의해 증대되어, 그후, HNC0 및 HPC1에 의거하여 AND게이트(45)의 "1"의 출력 R에 의해 버퍼(52)가 구동되므로서, 어드레스 카운터(50)의 내용이 레지스터(49)에 세트되어 그후, HNCO, HPCO에 의거한 (AND)게이트(37)의 "1"의 출력 b에 의해 증대된대로의 전기한 카운트갑이 레지스터(49)로 부터 어드레스 카운터(50)으로 되돌려 진다.

이것에 의해 행을 바꾸드라도 어드레스 카운터(50)의 카운트 값은 계속해서 증대 되게 된다. 그리하여 도형모드에 있어서의, 8행분의 문자표시가 종료되면, AND게이트(29)의 "1"의 출력에 의해 어드레스 카운터(50)의 내용은 리세트 되게 된다. 기타의 동작은 전기한 문자모드의 동작에 준하고 있어, 이렇게 해서 액정 표시회로(3)에 도형모드에 의한 문자표시가 이루어진 것이 된다.

이상으로서 문자신호 발생기용 ROM(4)의 마스크에 의해 소정의 문파폰트가 설정되면, 그 문신호발생기용 ROM(4)의 설정내용에 의거하여 액정표시회로(3)에 표시되는문자의 수평문자피치, 수평문자수, 수직문자피치 및 수직방향 선의수 등을 프로그램으로 설정할 수가 있고, 즉 문자의 발생타이밍을 프로그램으로 제어할 수 있고, 또 도형문자에 있어서도 액정표시회로(3)에 표시되는 문자의 상기 4가지 값을 프로그램에 의해 설정할 수가 있다. 따라서, 액정표시회로(5)를 종래와 같이 마스크 전환할 필요가 없어지고, 사용자는 개발비용 절감에 따라 지출을 억제할 수 있고, 개발하는 측은 사용자가 희망하는 장치를 신속하게 제공할수가 있다. 또한 액정표시회로(3)의 구동바이어스를 용이하게 변경하기 위해서는 전원 V_DD및 접지간에 직렬 접속된 복수의 저항을 내장하고, 각각의 저항의 접속점에 출력단자를 갖춘 액정구동 전압 발생회로(도시 하지 않았음)을 설치하면 되고, 임의의 출력단자를 와이어 본딩해서 단락하므로서, 각각의 구동 바이어스의 전압이 액정구동전압 발생회로로 부터 발생한다. 그리고, 이들 전압을 세그먼트 구동회로(13) 및 공통구동회로(14)에 인가하므로서, 소정의 구동바이어스로 액정표시회로(3)이 표시가 이루어지게 된다.

다음, 제4도에 나타내는 표시용 RAM(2)의 1비트 분에 대해 부호 및 구성을 설명하면, (59)는 입출력 포오트, (60)은 입출력 제어회로 이며, 그 입출력 제어회로(60)에는 WE1(기입 제어신호) 및 OE1(출력 제어신호)가 인가된다. 즉, 상기한 입출력 포오트(59)를 입력상태로 하려면, WE1="1" 또한, OE1="0"로 하면 되고, 또 상기한 입출력 포오트(59)를 출력상태로 하기 위해서는 WE1="0" 또한, OE1="1"로 하면 된다. (61)은 센스앰프(sense amplifier)이며, 상보형의 비트선 BL1,

이 그 샌스앰프(61)과 접속 되어 있다. (62)는 어드레스 디코우더(address decoder)이며, 그 어드레스 디코우더(62)는, 상기 CPU(1)로 부터의 어드레스 데이터를 해독하고, 또 어드레스 디코우더(62)에는 단어선(word line) WL1이 접속되어 있다. 1점쇄선의 (63)은 메모리 셀(memory cell)이며, 그 메모리 셀(63)은 쌍방의 입출력 단자끼리가 접속된 인버어터(64), (65)에 의해 구성된다. (66)은 MOS트랜지스터 이며, 그 MOS트랜지스터(66)의 게이트는 상기 단어선 WL1과 접속되어 드레인 소스(drain source)로의 한쪽끝은 상기 비트선 BL1과 접속되어 그 드레인 소스로의 다른쪽끝은 상기 메모리셀(63)의 한쪽의 입출력 단자와 접속되어 있다. (67)은 MOS트랜지스터 이며, 그 MOS 트랜지스터(67)의 게이트는 상기 단어선 WL1과 접속되고, 드레인·소스로의 한쪽끝은 상기 비트선

과 접속되고, 그 드레인·소스로의 다른쪽 끝은 상기 메모리 셀(63)의 다른쪽의 입출력 단자와 접석되어 있다.

그리고, 상기 표시용 RAM(2)의 기입어드레스가 상기 CPU(1)에 의해 액세스 되어 즉, 상기 CPU(1)로 부터의 어드레스 데이터가 상기한 어드레스 디코우더(62)에 의해 해독되어, 상기한 단어선 WL1이 선택되고, 또한 상기한 입출력 포오트(59)가 입력상태가 되면, 상기 CPU(1)로 부터 그 입출력 포오트(59)에 인가된 8비트중의 1비트분의 데이터가 상기한 입출력 제어회로(60)을 거친 상기 센스앰프(61)에 의해 증폭되고, 그 센스앰프(61)로 부터 상기 비트선 BL1에 중첩한 1비트분의 데니터는 상기한 MOS트랜지스터(66)을 거쳐서, 상기 메모리셀(63)의 한쪽의 입출력 단자에 인가되고, 같은 모양으로 상기한 센스앰프(61)로 부터, 상기 비트선

에 중첩한 1비트분의 반전된 데이터는 상기 MOS트랜지스터(67)을 거쳐, 상기한 메모리셀(63)의 다른쪽의 입출력 단자에 인가되고, 이것으로 부터 그 메모리셀(63)에 1비트분의 데이터가 기억된 것이된다. 또, 상기한 표시용 RAM(2)의 판독 어드레스가 상기한 CPU(1)에 의해 액세스 되어, 상기한 단어선 WL1이 선택되고, 또한 상기의 입출력 포오트(59)가 출력상태가 되면, 상기한 메모리셀(63)에 기억되어 있는 1비트분의 데이터가 상기한 MOS트랜지스터(66), (67)을 거쳐서 상기한 센스앰프(61)에 의해 중복되고, 그후 상기한 입출력 제어회로(60)을 거쳐서 상기한 입출력 포오트(59)로 부터 출력되는 것이 된다.

또, 같은 모양으로 (68)은 입출력 포오트, (69)은 입출력 제어회로 이며, 그 입출력 제어회로(69)에는 WE2(기입제어신호) 및 OE2(출력 제어신호)가 인가된다. 여기서, 상기한 입출력 포오트(68)을 판독 WE2="0" 또한 OE2=1"로 한다. (70)은 센스앰프 이며, 비트선 BL2,

가 그 센스앰프(70)과 접속되어 있다. (71)은 어드레스 디코우더 이며, 그 어드레스 디코우더(71)은, 상기한 액정표시 제어회로(5)로 부터의 어드레스 데이터를 해독하고, 또 그 어드레스 디코우더(71)에는 단어선 WL2가 접속되어 있다. (72)는 MOS트랜지스터 이며, 그 MOS트랜지스터(72)의 게이트는 상기한 단어선 WL2와 접속되고, 드레인·소스로의 한쪽끝은 상기한 비트선 BL2와 접속되고, 그 드레인·소스로의 다른쪽 끝은, 상기한 메모리셀(63)의 한쪽의 입출력 단자와 접속되어 있다. (73)은 MOS트랜지스터 이며, 그 MOS트랜지스터(73)의 게이트는, 상기한 단어선 WL2와 접속되고, 드레인·소스로의 한쪽끝은 상기한 비트선

와 접속되고, 그 드레인·소스로의 다른쪽 끝은 상기한 메모리셀(63)의 다른쪽의 입출력 단자와 접속되어 있다. 그리고, 상기한 표시용 RAM(2)의 판독 어드레스가 상기한 액정표시 제어회로(5)에 의해 액세스 되어서 단어선 WL2가 선택되며, 상기한 메모리셀(63)에 기억 되어 있는, 1비트분의 데이터가 상기한 MOS트랜지스터(72),(73)을 거쳐, 상기한 센스앰프(70)에 의해 증폭되고, 그후 상기한 입출력 제어회로(69)를 거쳐서 상기한 입출력 포오트(68)로 부터 출력되고, 후단의 표시데이터 래치회로(12)에 기억되도록 된다. 또, 어드레스 디코우더(62), (71)은, 8비트분 만큼의 데이터를 해독할 수 있느 것으로 하고, 또 WE1 및 OE1은, 8비트분의 입출력 제어회로(60)에 공통인가 되는 것으로 하고, 같은 모양으로 WE2 및 OE2도 8비트분의 입출력 제어회로(69)에 공통인가 되고 있는 것으로 한다.

이상으로 부터 표시용 RAM(2)가 듀얼포오트로 구성되어 있고, CPU(1) 및 액정표시 제어회로(5)가 표시용 RAM(2)의 소정 어드레스를 비동기로 액세스 할수 있으므로서, 액정표시회로(3)에 의한 문자표시의 어른거림이 해소되는 것이 된다. 예를 들면, 액정표시회로(3)에 있어서 표시문자가 오른쪽에서 왼쪽으로 흘러서 차례차례 표시가 변하는 화면이동(scroll) 표시등에 있어서는 표시용 RAM(2)의 내용을 항상 다시 기입하지 않으면 안된다. 여기서, 싱글포오트 표시용 RAM에서는, 액정표시 제어회로(5)의 제어타밍을 고려한 프로그램에 의해 그 표시용 RAM의 내용을 다시 기입하지 않으면 안되는 것 때문에 프로그램 스텝이 번잡하게 되어버리고 말았지만, 이점에 관해서도 본 발명에서는 듀얼 포오트의 표시용 RAM(2)를 사용하므로서, 액정표시 제어회로(5)의 제어타이밍을 무시하고, 그 표시용 RAM(2)의 표시데이터를 다시 기입하는 것을 행할 수 있고, 이것에 의해 프로그램 스텝이 간단해 진다. 또, 표시용 RAM(2) 및 세그먼트 구회로(13)은 직접으로는 접속되지 않는 것 때문에 1칩상에 있어서 표시용 RAM(2)를 세그먼트 구동회로(13) 근방에 배치하는 것이 불필요하게 되고, 표시용 RAM(2)의 자유로운 패턴 레이아우트가 가능하게 된다.

이상과 같이 본 발명에 의하면, 문자신호 발생기용 ROM에 마스크에 의해 소장의 문자 폰트가 설정되면, 그 문자신호 발생기용 ROM의 설정 내용에 의거하여 표시부에 표시 되는 문자의 발생 타이밍을 프로그램에 의해 제어할 수 있고, 또 도형모드에 있어서도 같은 모양으로 표시부에 표시해야 할 문자의 발생 타이밍을 프로그램 제어할 수가 있다. 따라서, 표시제어 회로를 종래와 같이 마스크 전환하는 것이 불필요 하게 되고, 사용자는 개발비용의 절감에 의해 지출을 억제할 수가 있고, 개발하는 측은 사용자가 희망하는 장치를 신속히 제공할 수 있는 등의 이점을 갖게 된다. 또, 본 발명에 의하면, 표시용 RAM이 듀얼포오트로 구성 되어 있어 CPU 및 표시제어회로가 그 표시용 RAM의 소정 어드레스를 비동기로 액세스 할수 있기 때문에 표시회로에 의한 문자표시가 신속하게 행해짐과 아울러 그 표시회로에 의해 문자표시의 어른거림이 해소되게 된다. 또, 표시제어회로의 제어타이밍에 관계없이 표시용 RAM의 데이터를 다시 기입하는 것을 행할수 있기 때문에 그 표시용 RAM에 데이터를 기입하는 프로그램 스텝이 간단해 진다. 또 1칩상에 있어서, 표시용 RAM을 표시회로 근방에 베치하는 것이 불필요 하게 되고, 이에 의해 표시용 RAM의 자유로운 패턴 레이아우트가 가능해지는 등의 이점을 갖는다.

Claims (7)

1. 데이터가 기억되는 표시용 RAM(2)과, 그 표시용 RAM(2)의 지정어드레스로 부터 판독된 데이터에 의거하여 표시데이터를 발생하는 문자신호 발생기용 ROM(4)과, 상기 표시용 RAM(2) 또는 상기 문자신호 발생기용 ROM(4)의 출력을 전환해서 표시데이터로서 출력하는 전환게이트(6)와, 그 전환게이트(6)로 부터 얻어진 표시데이터를 병렬/직렬 전환하는 병렬/직렬 변환회로(10)와 그 병렬/직렬 변환회로(10)로 부터 출력된 표시데이터가 직렬로 입력되는 표시회로(3)와, 상기 표시용 RAM(2), 상기 문자신호 발생기용ROM(4), 상기 전환게이트(6) 및 상기 병렬/직렬 변환회로(10)를 제어하는 표시제어회로(5)를 구비한 마이크로컴퓨터의 표시장치에 있어서, 상기한 표시제어회로(5)는 상기 문자신호 발생기용 ROM(4)에 설정된 문자폰트의 소정문자패턴에 의거하여, 그 문자패턴을 특징짓는 데이터가 세트되는 복수의 레지스터(15), (16), (17), (18)와, 그 복수의 레지스터(15), (16), (17), (18)에 세트된 데이터에 의해 상기 표시용 RAM(2), 상기 문자신호 발생기용 ROM(4) 및 상기 병렬/직렬 변환회로(10)을 제어하기 위한 복수의 카운터(19), (20), (27), (33)을 구비하여 되는 것을 특징으로 하는 마이크로컴퓨터의 표시장치.
2. 제 1 항에 있어서, 상기 표시회로(3)은, 도트매트릭스 표시장치를 위한 회로이며, 그 병렬/직렬 변환회로(10)로 부터 출력된 표시데이터가 직렬로 입력되는 시프트레지스터(11)와, 상기 표시제어회로(5)의 제어에 의해, 상기 시프트레지스터(11)로 부터 병렬로 출력된 표시데이터를 래치하는 표시데이터 래치회로(12)와, 그 표시데이터 래치회로(12)로 부터 출력되는 표시데이터에 의거하여 표시부의 세그먼트 전극을 구동하는 세그먼트 구동회로(13)와, 상기 표시부의 공통전극을 구동하는 공통구동회로(14)를 구비하여 되는 것을 특징으로 하는 마이크로컴퓨터의 표시장치.
3. 재 1 항에 있어서, 상기 복수의 레지스터(15), (16), (17), (18)중의 소정의 레지스터 및 상기 복수의 카운터(19), (23), (27), (33)중에서 상기 소정의 레지스터에 대응하는 소정의 카운터에 의해 상기 표시부에 표시해야 할 하나의 문자의 수평문자피치 및 수직문자 피치가 제어되는 것을 특징으로 하는 마이크로컴퓨터의 표시장치.
4. 제 1 항에 있어서, 상기 복수의 레지스터(15), (16), (17), (18)중의 소정의 레지스터 및 상기 복수의 카운터(19), (23), (27), (33)중에서 상기 소정의 레지스터에 대응하는 소정의 카운터에 의해서, 상기 표시부에 있어서의 수평방향의 문자수가 제어되는 것을 특징으로 하는 마이크로컴퓨터의 표시장치.
5. 제 1 항에 있어서, 상기 복수의 레지스터(15), (16), (17), (18)중의 소정의 레지스터 및 상기 복수의 카운터(19), (23), (27), (33)중에서, 상기 소정의 레지스터에 대응하는 소정의 카운터에 의해, 상기 표시부에 표시해야할 내용에 있어서의 수직방향의 표시듀티가 제어되는 것을 특징으로 하는 마이크로컴퓨터의 표시장치.
6. 마이크로컴퓨터의 동작을 제어하기 위한 CPU(1)와, 데이터가 기억되는 표시용 RAM(2)과, 그 표시용 RAM(2)의 지정 어드레스로 부터 판독된 데이터에 의거하여, 표시데이터를 발생하는 문자신호 발생기용 ROM(4)와, 상기 표시용 RAM(2) 또는, 상기 문자신호 발생기용 ROM(4)의 출력을 전환해서 표시데이터로서 출력하는 전환게이트(6)와, 그 전환게이트(6)으로 부터 얻어진 표시데이터를 병렬/직렬 변환하는, 병렬/직렬 변환회로(10)와, 그 병렬/직렬 변환회로(10)으로 부터 출력된 표시데이터가 직렬로 입력되는 표시회로(3)와, 상기 표시용 RAM(2), 상기 문자신호 발생기용 ROM(4), 상기 전환게이트(6) 및, 상기 병렬/직렬 변환회로(10)를 제어하는 표시제어회로(5)를 구비한 마이크로컴퓨터의 표시장치에 있어서, 상기 표시용 RAM(2)은, 상기 CPU(1)와 접속되어, 그 CPU(1)로 부터 얻어진 표시데이터의 기입 또는 판독을 위한 어드레스데이터를 해독하는, 제1어드레스 디코우더(62), 그 제 1어드레스디코우더(62)와, 접속되어 복수의 메모리셀(63)중의 하나를 선택하는 제 1선택선(WL1), 상기 표시제어회로(5)와 접속되어 그 표시제어회로(5)로 부터 얻어진 표시데이터의 판독을 위한 어드레스 데이터를 해독하는 제2 어드레스 디코우더(71), 그 제2어드레스 디코우더(71)와, 접속되어 상기 복수의 메모리셀(63)중의 하나를 상기 제 1선택선(WL1)과는 비동기로 선택하는 제 2 선택선(WL2)을 포함하고, 상기 표시용 RAM(2)에 있어서의 표시데이터의 기입 또는 판독을 상기 CPU(1) 및 상기 표시제어회로(5)를 사용하여 비동기로 행해지도록 한 것을 특징으로 하는 마이크로컴퓨터의 표시장치.
7. 제 6항에 있어서, 상기 표시회로(3)는 도트매트릭스 표시장치를 위한 회로이며, 그 병렬/직렬 변환회로(10)으로 부터 출력된 표시데이터가 직렬로 입력되는 시프트 레지스터(11)와, 상기 표시제어회로(15)의 제어에 의해, 상기 시프트 레지스터(11)로 부터 병렬로 출력된 표시데이타를 래치하는 표시데이터 래치회로(12), 그 표시데이터 래치회로(12)로 부터 출력되는 표시데이터에 의거하여 표시부의 세그먼트 전극을 구동하는 세그먼트 구동회로(13)와, 상기 표시부의 공통전극을 구동하는 공통 구동회로(14)를 구비하여 되는 것을 특징으로 하는 마이크로컴퓨터의 표시장치.

Images