JPS626500A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS626500A JPS626500A JP60145027A JP14502785A JPS626500A JP S626500 A JPS626500 A JP S626500A JP 60145027 A JP60145027 A JP 60145027A JP 14502785 A JP14502785 A JP 14502785A JP S626500 A JPS626500 A JP S626500A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- data
- reading
- input
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に書込みおよび消去が複
数回可能な半導体装置に関する。
数回可能な半導体装置に関する。
従来の書込みおよび消去が複数回可能な半導体装置の一
例を第３図に示す。第３図において、２２．２３はアド
レス入力、２４は列デコーダ、２５は行デコーダ、２（
５はデータ入出力、２７は続出書込回路、２８は行セレ
クタ、２９はメモリセルである。
例を第３図に示す。第３図において、２２．２３はアド
レス入力、２４は列デコーダ、２５は行デコーダ、２（
５はデータ入出力、２７は続出書込回路、２８は行セレ
クタ、２９はメモリセルである。
従来、この種の半導体装置は、デコーダ、セレクタおよ
び読出書込回路等の周辺回路の検査を行う場合、メモリ
セル２９への特定のデータの書込み、読出し、消去をく
り返し実施することによって行っていた。
び読出書込回路等の周辺回路の検査を行う場合、メモリ
セル２９への特定のデータの書込み、読出し、消去をく
り返し実施することによって行っていた。
上述した従来の半導体装置は、データの読出しに比べて
データの書込みおよび消去の時間が著しく長い（数千か
ら数万倍）という特性を有するため周辺回路の検査に長
時間を要するという欠点がある。
データの書込みおよび消去の時間が著しく長い（数千か
ら数万倍）という特性を有するため周辺回路の検査に長
時間を要するという欠点がある。
本発明の目的は、短時間に周辺回路の検査を実施できる
半導体装置を提供することにある。
半導体装置を提供することにある。
Ｌ問題点を解決するための手段〕
本発明の半導体装置は、書込みおよび消去が複数回可能
な半導体装置において、メモリセルの２次元配列の行お
よび列に１１加され記憶したデータを前期メモリセル読
出しのための読出信号および読出回路を用いて読出すシ
フトレジスタを有している。
な半導体装置において、メモリセルの２次元配列の行お
よび列に１１加され記憶したデータを前期メモリセル読
出しのための読出信号および読出回路を用いて読出すシ
フトレジスタを有している。
１実施例〕
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
第１図において、１．２はアドレス入力、３はシフトレ
ジスタ選択入力、４はシフトレジスタ選択回路、５は行
デコーダ、６はデータ入出力、７はシフトレジスタデー
タ出力、８は続出書込回路、９は行セレクタ、１０は列
デコーダ、１１はメモリセル、１２はシフトレジスタ、
１３はシフトレジスタデータ入力、１４はシフトレジス
タシフトクロック入力である。
ジスタ選択入力、４はシフトレジスタ選択回路、５は行
デコーダ、６はデータ入出力、７はシフトレジスタデー
タ出力、８は続出書込回路、９は行セレクタ、１０は列
デコーダ、１１はメモリセル、１２はシフトレジスタ、
１３はシフトレジスタデータ入力、１４はシフトレジス
タシフトクロック入力である。
第１図において、メモリセル１１の周辺回路の検査は次
のように行う。すなわぢ、シフトレジスタデータ入力１
３がら特定のデータをシフトレジスタシフトクロック人
力１４がらのクロック信号を用いてシフｌ−レジスタ１
２に人力する。
のように行う。すなわぢ、シフトレジスタデータ入力１
３がら特定のデータをシフトレジスタシフトクロック人
力１４がらのクロック信号を用いてシフｌ−レジスタ１
２に人力する。
その後、アドレス人力１，２からアトＬ／ス信号、およ
びシフトレジスタ選択人力３がらシフトレジスタ選択信
号を入力し、それらの信号にしたがって行デコーダ５お
よび列デコーダ１ｏによってシフトレジスタ１２の特定
のビットを選択し、選択されたビットの内容をメモリセ
ル１１を読出すときと同様に行セレクタ９、読出書込回
路８を用いて読出し、データ入出力６およびシフトレジ
スタデータ出カフから出力することにより行う。
びシフトレジスタ選択人力３がらシフトレジスタ選択信
号を入力し、それらの信号にしたがって行デコーダ５お
よび列デコーダ１ｏによってシフトレジスタ１２の特定
のビットを選択し、選択されたビットの内容をメモリセ
ル１１を読出すときと同様に行セレクタ９、読出書込回
路８を用いて読出し、データ入出力６およびシフトレジ
スタデータ出カフから出力することにより行う。
次に、第２図は第１図に示すシフＩ・レジスタの１ビツ
トの回路図である。
トの回路図である。
第２図において、１５は列デコーダ出力又はシフトレジ
スタ選択回路出力、１６はスイッチトランジスタ、１７
はシフトクロック入力、１８はシフトデータ出力、１９
はマスタースレーブフリップフロップ、２０はシフトデ
ータ入力、２１はビットデータ線である。
スタ選択回路出力、１６はスイッチトランジスタ、１７
はシフトクロック入力、１８はシフトデータ出力、１９
はマスタースレーブフリップフロップ、２０はシフトデ
ータ入力、２１はビットデータ線である。
マスタースレーブフリップフロップ１つにシフＩ・クロ
ック人力１７からクロック信号を供給しシフ１、データ
入力２０からデータを入力して、データを格納する。
ック人力１７からクロック信号を供給しシフ１、データ
入力２０からデータを入力して、データを格納する。
シフＩ・データ出力１８はスイッチトランジスタ１６を
介してとットデータ線２１に接続している。
介してとットデータ線２１に接続している。
シフ）・データ出力１８からの出力データをビットデー
タ線に出力するには、列デコーダ出力又はシフトレジス
タ選択回路出力１５から高電位（約２゜５Ｖ以上）を印
加してスイッチトランジスタ１６を導通状態にすればよ
い。
タ線に出力するには、列デコーダ出力又はシフトレジス
タ選択回路出力１５から高電位（約２゜５Ｖ以上）を印
加してスイッチトランジスタ１６を導通状態にすればよ
い。
以上説明したように本発明の半導体装置は、シフ）〜レ
ジスタを追加して、メモリセルへの特定データの書込み
および読出しを行う代りに、シフトレジスタに書込んだ
特定データをメモリセルの周辺回路を用いて読出すこと
により、メモリセルの周辺回路の検査を極めて短時間に
実施できるという効果がある。
ジスタを追加して、メモリセルへの特定データの書込み
および読出しを行う代りに、シフトレジスタに書込んだ
特定データをメモリセルの周辺回路を用いて読出すこと
により、メモリセルの周辺回路の検査を極めて短時間に
実施できるという効果がある。
第１図は本発明の一実施例のブロック図、第２図は第１
図に示すシフトレジスタの１ビツトの回路図、第３図は
従来の半導体装置の一例を示すブロック図である。 １．２・・・アドレス入力、３・・・シフトレジスタ選
択入力、４・・・シフトレジスタ選択回路、５・・・行
デコーダ、６・・・データ入出力、７・・・シフトレジ
スタデータ入力、８・・・続出書込回路、９・・・行セ
レクタ、１０・・・列デコーダ、１１・・・メモリセル
、１２・・・シフトレジスタ、１３・・・シフトレジス
タデータ入力、１４・・・シフトレジスタシフトクロッ
ク入力、１５・・・列デコーダ出力又はシフトレジスタ
選択回路出力、１６・・・スイッチ）・ランジスタ、１
７・・・シフトクロック入力、１８・・・シフトデータ
出力、１９・・・マスタースレーブフリップフロラ１．
２０・・・シフトデータ入力、２１・・・ピッ１へデー
タ線、２２．２３・・・アドレス入力、２４・・・列デ
コーダ、２５・・・行デコーダ、２６・・・データ入出
力、２７・・・読出書込回路、２８・・・行セレクタ、
２９・・・メモリセル。 代理人 弁理士 内 原 晋 羊２ 面 茅 ３ 図
図に示すシフトレジスタの１ビツトの回路図、第３図は
従来の半導体装置の一例を示すブロック図である。 １．２・・・アドレス入力、３・・・シフトレジスタ選
択入力、４・・・シフトレジスタ選択回路、５・・・行
デコーダ、６・・・データ入出力、７・・・シフトレジ
スタデータ入力、８・・・続出書込回路、９・・・行セ
レクタ、１０・・・列デコーダ、１１・・・メモリセル
、１２・・・シフトレジスタ、１３・・・シフトレジス
タデータ入力、１４・・・シフトレジスタシフトクロッ
ク入力、１５・・・列デコーダ出力又はシフトレジスタ
選択回路出力、１６・・・スイッチ）・ランジスタ、１
７・・・シフトクロック入力、１８・・・シフトデータ
出力、１９・・・マスタースレーブフリップフロラ１．
２０・・・シフトデータ入力、２１・・・ピッ１へデー
タ線、２２．２３・・・アドレス入力、２４・・・列デ
コーダ、２５・・・行デコーダ、２６・・・データ入出
力、２７・・・読出書込回路、２８・・・行セレクタ、
２９・・・メモリセル。 代理人 弁理士 内 原 晋 羊２ 面 茅 ３ 図
Claims (1)
- 書込みおよび消去が複数回可能な半導体装置において
、メモリセルの２次元配列の行および列に付加され記憶
したデータを前記メモリセル読出しのための読出信号お
よび読出回路を用いて読出すシフトレジスタを含むこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14502785A JPH0746519B2 (ja) | 1985-07-01 | 1985-07-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14502785A JPH0746519B2 (ja) | 1985-07-01 | 1985-07-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS626500A true JPS626500A (ja) | 1987-01-13 |
| JPH0746519B2 JPH0746519B2 (ja) | 1995-05-17 |
Family
ID=15375725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14502785A Expired - Lifetime JPH0746519B2 (ja) | 1985-07-01 | 1985-07-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746519B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432491A (en) * | 1987-07-27 | 1989-02-02 | Nippon Electric Ic Microcomput | Semiconductor storage device |
| JP2007188620A (ja) * | 2006-11-06 | 2007-07-26 | Epson Toyocom Corp | 記憶回路の検査方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57127996A (en) * | 1981-01-27 | 1982-08-09 | Mitsubishi Electric Corp | Check input data set circuit for shift register constituted logical circuit function testing device |
| JPS5914838A (ja) * | 1982-07-16 | 1984-01-25 | オリンパス光学工業株式会社 | 光源装置 |
| JPS5914883A (ja) * | 1982-07-14 | 1984-01-25 | シャープ株式会社 | 自動洗濯機 |
-
1985
- 1985-07-01 JP JP14502785A patent/JPH0746519B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57127996A (en) * | 1981-01-27 | 1982-08-09 | Mitsubishi Electric Corp | Check input data set circuit for shift register constituted logical circuit function testing device |
| JPS5914883A (ja) * | 1982-07-14 | 1984-01-25 | シャープ株式会社 | 自動洗濯機 |
| JPS5914838A (ja) * | 1982-07-16 | 1984-01-25 | オリンパス光学工業株式会社 | 光源装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6432491A (en) * | 1987-07-27 | 1989-02-02 | Nippon Electric Ic Microcomput | Semiconductor storage device |
| JP2007188620A (ja) * | 2006-11-06 | 2007-07-26 | Epson Toyocom Corp | 記憶回路の検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746519B2 (ja) | 1995-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4130900A (en) | Memory with common read/write data line and write-in latch circuit | |
| KR890004318A (ko) | 온-칩 입력 데이타 레지스터를 갖고 있는 해독/기입 메모리 | |
| KR970072440A (ko) | 반도체 기억 장치 | |
| KR940006362B1 (ko) | 반도체 기억장치와 그 동작방법 | |
| KR900010561A (ko) | 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법 | |
| EP0056240A2 (en) | Memory device | |
| JPH07130197A (ja) | 多ビットメモリ | |
| JPS6476600A (en) | Semiconductor memory device | |
| JP2549209B2 (ja) | 半導体記憶装置 | |
| US5267212A (en) | Random access memory with rapid test pattern writing | |
| JPS626500A (ja) | 半導体装置 | |
| JPS58128097A (ja) | 半導体記憶装置 | |
| JPS61292298A (ja) | メモリ回路 | |
| KR880014569A (ko) | 반도체 기억장치 | |
| JPS61160129A (ja) | タイミング発生回路 | |
| KR0172369B1 (ko) | 반도체 메모리장치 | |
| JP2583056B2 (ja) | Ｉｃテストシステム | |
| Walker | A 4-kbit four-transistor dynamic RAM | |
| JPS61120251A (ja) | 半導体ビデオメモリ装置 | |
| JPH06223597A (ja) | 半導体装置 | |
| JP3103934B2 (ja) | 半導体記憶装置 | |
| JP3154507B2 (ja) | 半導体記憶装置 | |
| JPS62298100A (ja) | 半導体記憶装置 | |
| JPH05210981A (ja) | 半導体記憶装置 | |
| JPS6144342B2 (ja) |