JPS6076094A - 読み出し専用メモリ - Google Patents

読み出し専用メモリ

Info

Publication number
JPS6076094A
JPS6076094A JP58184760A JP18476083A JPS6076094A JP S6076094 A JPS6076094 A JP S6076094A JP 58184760 A JP58184760 A JP 58184760A JP 18476083 A JP18476083 A JP 18476083A JP S6076094 A JPS6076094 A JP S6076094A
Authority
JP
Japan
Prior art keywords
data
selector
addresses
units
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58184760A
Other languages
English (en)
Inventor
Michitoku Kamatani
鎌谷　道徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58184760A priority Critical patent/JPS6076094A/ja
Publication of JPS6076094A publication Critical patent/JPS6076094A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards

Landscapes

  • Read Only Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体メモリでおる読み出し専用メモ＋７（Ｒ
ＯＭ）の読み出し回路方式に関する。
読出し専用メモリとしてデータをマスクにて書込むマス
クＲＯＭ、紫外軸消去型のＥＦＲＯＭと電気的書込み消
去型のＥＥＰＲＯＭがあシ、多く使用されている。出力
は８ビツトのバイト方式が主流であり、システムによっ
てはアドレスの連続した複数バイトづつ読み出される場
合があシ、特に漢字キャラクタ−ジェネレータ（ＫＣＧ
）として使用される場合アドレスが連続する方式が可能
になる。
本発明はアドレスの連続する読み出し、つまりデータの
ブロック読み出しシステムにおいて高速に読み出しを可
能にするＲＯＭの読み出し回路方式を提供するものであ
る。
本発明の一実施例を第１図に示す。
メテコーダ１、メモリセルアレイ２、Ｙ１セレクター３
、センスアンプ４、データラッチ回路５、データセレク
タートランジスタ６及び出力バッファ７が備えられてい
る。メデコーダによｐ　Ｘ　を出力が選択され、Ｙ１セ
レクター３がｎ個並列にあり、これに対応してｎ個のセ
ルが選択され、ｎ個のセンスアンプ４によシ増幅されｎ
個のデータラッチ回路５にそれぞれラッチされる。非同
期の場合データラッチ回路５はなくてもメデコーダ及び
Ｙ′セレクターへのアドレス信号が変化しないかぎシセ
ンスアンプ出力はデータを出力している。このｎ個の出
力からＹ２セレクター６で１個だけ選択し、出力バッフ
ァ７を通して出力する。この様な回路構成にすることに
よって、Ｙ２セレクターを決めるアドレスＡ　ｏ　”　
ＡＪとＸデコータ及びＹ′セレクターを決めるアドレス
ＡＪ＋Ｉ〜ＡＫとすれば、ん十□〜ＡＫがすでに人力さ
れているときは、アドレスＡＯ−Ａ。
からの出力までの読み出しスピードは非雷に速くするこ
とが出来る。
第２図にアドレス信号ＡＪ＋ｌ〜ＡＫとＡ、−ＡＪ及び
出力波形を示す。アドレスＡＪ＋ｌ〜Ａｌ（から出力壕
での時間′ｌ″ＡｔとアドレスＡ、−Ａ、から出力まで
の時間ＴＡ雪である。アクセスタイムＴＡＩはアドレス
信号からメモリセルを選択し、センスアンプ出力までの
遅れが大部分を占め、アクセスタイムＴＡ禦はセンスア
ンプ出力を選択するため、メモリセル選択し、センスア
ンプ出力までの遅れ分だけ速くなっている。
ＣＭＯＳデバイスのメモリトランジスタ直列方式のＲＯ
Ｍを漢字キャラクタ−ジェネレータとして使用する場合
、一般にこの形式のＲＯＭのアクセスタイムは遅くμｓ
ｅｃオーダーであるが、本発明方式を適用することによ
り一部ｔ１ど速く出来、高速の漢字表示システムにも使
用可能となる。
【図面の簡単な説明】
第１図は本発明の一実施例のＲＯＭの一部を示す。第２
図はメデコーダ及びｙｌ−デコーダに入力するアドレス
ＡＪ＋ｌ　、ＡＪ＋２　、・・・ＡＫ及びＹ２−デコー
ダに入力するアドレスＡ６　、ｋ（、・・・ＡＪのアド
レス信号波形と出力波形を示す図である。 ｌ・・・・・・メ・デコーダ、２・・・・・・メモリセ
ルアレイ、代理人　弁理士　内　原　晋１　′　）（、
′ 第１　図 范２　司

Claims (1)

    【特許請求の範囲】
  1. 半導体基板上に形成された読み出し専用メモリにおいて
    、データ線のそれぞれに対応してセンスアンプおよびそ
    れぞれのセンスアンプ出力データを保持するデータラッ
    チ回路を備え、このデークラッチ回路を選択するセレク
    ターを通して出カッくッファにデータを出力することを
    特徴とした読み出し専用メモリ。
JP58184760A 1983-10-03 1983-10-03 読み出し専用メモリ Pending JPS6076094A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58184760A JPS6076094A (ja) 1983-10-03 1983-10-03 読み出し専用メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58184760A JPS6076094A (ja) 1983-10-03 1983-10-03 読み出し専用メモリ

Publications (1)

Publication Number Publication Date
JPS6076094A true JPS6076094A (ja) 1985-04-30

Family

ID=16158850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58184760A Pending JPS6076094A (ja) 1983-10-03 1983-10-03 読み出し専用メモリ

Country Status (1)

Country Link
JP (1) JPS6076094A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632300U (ja) * 1986-06-24 1988-01-08
JPH02246083A (ja) * 1988-12-05 1990-10-01 Texas Instr Inc <Ti> 高速アクセス時間集積回路メモリ・アレイ
JPH03241598A (ja) * 1990-02-19 1991-10-28 Fujitsu Ltd シグネチャー回路
JPH04179000A (ja) * 1990-11-14 1992-06-25 Fujitsu Ltd 半導体メモリ
JPH06215595A (ja) * 1993-01-19 1994-08-05 Toshiba Corp 半導体記憶装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632300U (ja) * 1986-06-24 1988-01-08
JPH02246083A (ja) * 1988-12-05 1990-10-01 Texas Instr Inc <Ti> 高速アクセス時間集積回路メモリ・アレイ
JPH03241598A (ja) * 1990-02-19 1991-10-28 Fujitsu Ltd シグネチャー回路
JPH04179000A (ja) * 1990-11-14 1992-06-25 Fujitsu Ltd 半導体メモリ
JPH06215595A (ja) * 1993-01-19 1994-08-05 Toshiba Corp 半導体記憶装置

Similar Documents

Publication Publication Date Title
KR950004854B1 (ko) 반도체 메모리 장치
KR100391730B1 (ko) 캐시의 사용이 선택될 수 있는 반도체 메모리 디바이스와, 반도체 메모리 디바이스 액세스 방법, 및 데이터 처리 시스템
JP2000011640A (ja) 半導体記憶装置
US4669064A (en) Semiconductor memory device with improved data write function
US6219283B1 (en) Memory device with local write data latches
JPH0589663A (ja) 半導体記憶装置およびその出力制御方法
JP2549601B2 (ja) レジスタ制御回路
KR100269319B1 (ko) 동시칼럼선택라인활성화회로를구비하는반도체메모리장치및칼럼선택라인제어방법
JPS6076094A (ja) 読み出し専用メモリ
JPH0547173A (ja) ダイナミツク型半導体記憶装置および画像データ発生装置
US6629185B1 (en) Architecture, circuitry and method of transferring data into and/or out of an interdigitated memory array
KR970706577A (ko) 메모리 시스템내의 페이지 액세스 및 블록전송을 개선하는 회로, 시스템 및 방법(circuits, systems and methods for improving page accesses and block transfers in a memory system)
JPH05314763A (ja) 半導体記憶装置
US6515916B2 (en) Column switch in memory device and cache memory using the same
JP3176144B2 (ja) 同期型スタチックメモリ
JPH0696583A (ja) 半導体記憶装置
JP3190781B2 (ja) 半導体メモリ
KR100234415B1 (ko) 액정표시장치 컨트롤러 램
JPH0528760A (ja) 半導体メモリ
JPS63106989A (ja) 半導体記憶装置
JPH0520173A (ja) キヤツシユメモリ回路
JPH05206398A (ja) 半導体記憶装置
JPH056690A (ja) デユアルポートメモリ
JPS63129438A (ja) メモリ制御装置
JPH0729378A (ja) メモリおよびその制御回路