KR0164819B1 - 반도체 메모리장치의 블럭라이트 제어회로 및 블럭라이트 제어방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야 :

본 발명은 그래픽용 메모리 제품에 갖추어진 특수한 기능인 블록라이트 제어방법에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제 :

종래에는 입출력라인을 공유하는 회로구성인 경우 블록라이트동작에사용되는 시간에 의해 라이트사이클의 시간폭이 결정되었다. 이에 따라 노멀라이트동작시 상대적으로 필요없이 늘여진 사이클의 시간폭에 의한 시간손실이 컸다. 한편 이러한 시간손실을 줄이기 위해 입출력라인들을 독립적으로 사용하는 회로구성을 사용하는 경우 반도체 메모리장치의 고집적에 불리하게 되었다. 본 발명에서는 입출력 라인들을 공유하면서도 고집적에 유리한 반도체 메모리장치를 구현하고자 하였다.

3. 발명의 해결 방법의 요지 :

상기 과제를 해결켤하기 위하여 컬럼선택게이트들로 입력되는 컬럼선 택신호들의 시간폭을 노멀라이트동작과 블록라이트동작을 다르게하였다.

4. 발명의 중요한 용도 :

이에 따라 노멀 라이트동작시 고대역폭을 확보하여 고속동작에 유리하고 더불어 동일입출력라인으로 블록라이트동작을 수행할 수 있게되어 고집적에 유리한 반도체 메모리장치가 구현된다.

Description

반도체 메모리 장치의 블록라이트 제어회로 및 블록라이트 제어방법

제1도는 종래의 블록라이트를 위한 입출력구조를 보여주는 제1개념도.

제2도는 종래의 블록라이트를 위한 입출력구조를 보여주는 제2개념도.

제3도는 블록라이트를 실행하기 위한 본 발명의 실시예에 따른 블록라이트 제어회로 및 주변회로들의 블록도.

제4도는 제3도의 컬럼디코더를 구성하는 타이밍 제어회로의 회로도.

제5도는 제3도의 컬럼디코더를 구성하는 코딩 제어회로의 회로도.

제6도는 제3도에 따른 동작타이밍도.

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 그래픽기능을 가지는 메모리의 블록라이트 제어회로 및 블록라이트 제어방법에 관한 것이다.

반도체 메모리장치가 다기능화 되어감에 따라 노멀 액세스(normal access)동작이외의 특수한 동작을 수행할 수 있는 다기능용 반도체 메모리장치가 속속 개발되고 있다. 영상정보를 액세스하기 위하여 그래픽기능 (graphic function)이 추가된 메모리가 활발히 개발되고 있는데 이같은 메모리로서는 VRAM(Video RAM), SGRAM(Synchronous Graphic DRAM), WRAM(Window RAM) 등이 있다. 이와 같은 메모리 디바이스에 있어서, 그래픽 기능을 무리없이 수행하기 위해서는 다량의 데이타정보를 고속으로 액세스하지 않으면 안된다. 이러한 고속액세스에 대한 필요성을 충족시키기 위하여 상기 비디오램에 있어서, 인접한 메모리셀에 동일한 데이타를 라이트하는 경우 한번의 라이트사이클동안 동시에 블록단위로 라이트하는 기능이 추가되어 사용되고 있는데, 이를 일컬어 블록 라이트(block write)라고 한다. 상기 블록라이트로 인하여 라이트효율은 상당히 높아지게 된다.

통상 블록라이트에는 인접한 4비트의 메모리셀에 동일한 데이타를 동시에 라이트하는 경우와 인접한 8비트의 메모리셀에 동일한 데이타를 동시 이에 라이트하는 경우가 있다. 컬럼 어드레스 중 최하위비트(LSB: least significant bit) 2개를 돈케어 (don't care)함으로써 인접한 4비트의 메모리셀에 동일한 데이타를 동시에 라이트하는 것이 가능하고, 상기 컬럼 어드레스 중 최하위 비트 3개를 돈케어함으로써 인접한 8비트의 메모리셀에 동일한 데이타를 동시에 라이트하는 것이 가능하다. 물론, 상술한 것과 동일한 방법을 사용하면 블록라이트로 인하여 한번에 라이트되는 비트수를 임의로 조정하는 것은 용이하게 유추할 수 있다. 이러한 블록라이트동작은 당 분야에 널리 알려져 있으며 상기 블록라이트기능은 비디오램에 추가된 특수한 기능중의 하나이다. 상기와 같은 블록라이트에 대한 사항은 특히 Read/wr ite memory having a multiple column select mode라는 제목으로 출원된 미국 특허 출원 제 4,807,189호에 상세히 개시되어 있다.

제1도 및 제2도는 종래의 블록라이트를 위한 입출력구조를 보여주는 제 1 및 제2 개념도이다.

먼저 제1도를 참조하면, 시스템에서 전달되는 각종 제어신호에 의해 라이트동작이 수행되는데, 이에 따라 데이타 입출력 패드(10)를 통하여 전 달되는 입력데이타는 데이터 입력버퍼(12)에서 버퍼링(buffering)된다. 이어서 멀티플렉서(14)에서는, 블록라이트시에는 컬러 레지스터(Color Register)(15)에 저장된 컬러를, 노멀라이트시에는 입력버퍼를 거친 입력데이타를 선택하는 멀티플렉싱(multiplexing) 과정을 수행한 후에 입출력 드라이버(16) 및 입출력라인(20)을 경유하여 지정된 메모리셀에 저장되는 것으로 라이트동작이 완료된다.

상술한 라이트동작이 완료되기 위해서는, 최종적으로 입출력라인과 메모리셀 사이에 접속되어 있는 컬럼선택게이트들(18a∼ 18c)이 선택적으로 턴온 또는 턴오프되어야 하는데, 이러한 턴온 또는 턴오프 동작은 컬럼선택 관련회로들에서 전달되는 제어신호에 의해 제어된다. 전술한 바와 같이, 최하위 비트 2비트를 돈케어함으로써 4비트의 인접한 메모리셀을 블록라이트할 수 있게 되고, 최하위 비트 3비트를 돈케어함으로써 8비트의 인접한 메모리셀을 블록라이트할 수 있게 된다. 이렇게 되면 인접하는 4개 혹은 8개의 메모리셀을 한번의 라이트사이클로 동시에 라이트할 수 있게 된다. 즉, 4비트 혹은 8비트의 메모리셀에 블록단위로 라이트동작을 수행하는 것이 가능하게 된다.

제2도를 참조하면, 상기 제1도와는 달리 입출력 드라이버(16a∼16c)및 입출력라인(20a∼20c)은 인접하는 컬럼선택게이트들(18a∼18c)을 공유하지 않고 블록라이트를 위한 비트의 갯수만큼 형성되어 독립적으로 각기 다른 컬럼선택게이트에 접속된다. 제2도는 상기 입출력 드라이버(16a∼ 16c) 및 입출력라인(20a∼20c)수가 늘어난 점을 제외하고는 상기 제1도와 유사한 구성 및 동작을 수행한다.

그러나 상기 제1도 및 제2도와 같은 입출력구조를 가진 회로들은 다음과 같은 문제점을 가진다.

즉, 제1도에서와 같이 입출력 드라이버 및 입출력라인을 공유하는 회로에서는 블록라이트동작을 수행하는 시간이 노멀라이트동작을 수행하는 시간에 비하여 더 길다. 이와 같은 회로에서는 라이트동작을 위한 한 사이클의 시간폭이 블록라이트동작을 수행하기 위한 사이클폭에 의하여 결정된다. 그이유는 노멀라이트로 인하여 소비되는 시간보다 긴 블록라이트의 라이트시간에 의한 라이트시간이 확보되어야만 상기 노멀라이트동작은 물론 블록라이트 동작이 무리없이 수행되기 때문이다. 그러나 이러한 회로구성은 한 사이클의 라이트 사이클의 시간폭이 블록라이트를 위한 사이클에 의해 결정되므로 노멀라이트동작시 상대적으로 필요없이 사이클의 시간폭을 늘여줌으로 발생하는 시간손실이 크다. 이는 반도체 메모리의 고속동작을 저해하는 요인으로서 현재 고속화되어가는 반도체 장치에 부적합하다.

한편 제2도와 같은 회로에서는 각각의 메모리셀에 접속되는 입출력 드라이버 및 입출력라인들의 갯수가 인접하는 메모리셀에 독립적으로 접속되므로 블록라이트동작으로 소요되는 시간이나 노멀라이트동작에 소요되는 시간이 동일하다. 그러므로 제2도에서는 상기 제1도의 회로에서와 같은 노멀라이트동작시의 시간손실이 발생되지 않게되는 장점이 있다. 그렇지만 상기 제2도에서 도식적으로 확연히 드러나 있듯이 입출력라인들의 갯수가 블록라이트동작으로 활성화되는 비트의 갯수만큼 배치되어 있으므로 칩면적은 대단히 커지게 된다. 그러므로 상기 제2도와 같은 회로구성은 현재의 고집 적화되어 가는 반도체 메모리 장치의 집적화추세에 반하게되므로 사용에 어려움이 따른다.

따라서 본 발명의 목적은 고속동작에 유리한 반도체 메모리장치의 블록라이트 제어 방법을 제공하는 데 있다.

본 발명의 다른 목적은 상기 노멀라이트동작과 블록라이트동작시 라이트사이클을 다르게 제어함으로써 노멀라이트 동작에서의 상대적인 밴드위드 손실을 줄인 반도체 메모리장치의 블록라이트 제어방법을 제공하는데 있다.

본 발명의 또 다른 목적은 노멀라이트에 대비하여 블록라이트 사이클을 다르게 제어함으로써 동일 입출력라인을 사용하여 블록라이트동작을 수행할 수 있도록 하여 고집적에 유리한 반도체 메모리장치를 제공하는데 있다.

상기의 목적들을 달성하기 위한 본 발명에 따른 반도체 메모리장치의 블록라이트 제어 방법은, 노멀 라이트동작시 외부클럭신호에 동기되는 내부클럭신호에 따라 발생되는 컬럼 제어신호에 따라 라이트동작이 수행되는 제1과정과; 블록라이트동작시 외부제어신호에 동기되는 블록라이트 제어신호에 응답하여 소정 사이클의 클럭제어신호를 무시하므로 상기 소정 사이클에 해당되는 시간만큼 라이트동작이 수행되는 제2과정으로 이루어짐을 특징으로 한다.

또한 상기의 목적들을 달성하기 위한 본 발명에 따른 반도체 메모리장치의 블록라이트 제어회로는, 블록라이트 제어신호발생부에서 출력되는 블록라이트 제어신호에 응답하여 노멀라이트 및 블록라이트시 라이트사이클을 결정하며, 블록라이트동작시 컬럼어드레스 스트로브버퍼에서 출력되는 컬럼인에이블신호를 무시함으로써 라이트타이밍을 제어하는 타이밍 제어부와; 컬럼어드레스버퍼로부터 출력되는 컬럼어드레스를 입력하고 디코딩 하여 소정의 컬럼을 지정하는 코딩제어부로 구성되는 컬럼디코더부를 구비함을 특징으로 한다.

이하, 첨부된 도면을 사용하여 본 발명에 대한 바람직한 실시예를 설명하되, 예컨데 SGRAM(Synchronous Graphic DRAM)에 대하여 설명하고자 한다.

제3도는 블록라이트를 실행하기 위한 본 발명의 실시예에 따른 블록라이트 제어회로 및 주변회로들의 블록도이다.

제3도를 참조하면, 도시되지 아니한 클럭발생시스템으로부터 발생된 외부클럭 CLK가 칩내부의 클럭버퍼(22)로 전달되면, 상기 클럭버퍼(22)로부터 내부클럭 신호 øCLK 및 컬럼제어신호 øCP가 출력된다. 상기 øCLK는 블록라이트 제어 신호발생기(24), 데이타 입력버퍼(26), 컬럼 어드레스 스트로브 버퍼(28)(이하라함) 및 컬럼 어드레스버퍼(30)에 동시에 입력된다. 상기 블록라이트 제어신호발생기(24)에는 상기 클럭신호 øCLK외에 노멀라이트와 블록라이트를 구분하기 위한 특수기능신호 DSF, 컬럼 어드레스 스트로브신호와 라이트 인에이블신호등이 입력된다. 또, 데이타 입력버퍼 (26)에는 노멀라이트시에는 메모리셀에 라이트할 데이타가 입력되고, 블록라이트시에는 무시된 CAD-2 대신에 컬럼선택을 수행하게될 코딩정보(픽셀정보라고 칭함)가 입력된다.

그리고 본 발명에서는 제3도에 도시되어 있는 바와 같이, 통상적인 칼럼디코더(32)에 노멀라이트동작과 블록라이트동작에 따른 시간간격을 다르게 하기 위하여 타이밍 제어회로(34) 및 코딩 제어회로(36)를 구비함을 특징으로 한다.

상기 코딩 제어회로(36)에는 데이타 입력버퍼(26)로부터 버퍼링되어 출력되는 코딩(픽셀)정보 DBiB와 컬럼 어드레스버퍼(30)로부터 출력되는 컬럼 어드레스신호 øCAi가 입력되고 블록라이트 제어신호발생기(24)로부터 전달되는 제2블록라이트 제어신호 øBWA가 전달된다. 한편 타이밍 제어회로(34)로는 상기 클럭버퍼(22)에서 전달되는 컬럼 제어신호 øCP와버퍼 (28)에서 전달되는 컬럼 인에이블신호 øCA, 그리고 상기 블록라이트 제어신호발생기(24)로부터 전달되는 블록라이트 제어신호 øBW가 입력된다. 그 결과, 노멀라이트동작과 블록라이트동작에 따른 시간간격이 달라지게 됨으로써 반도체 메모리의 고속동작이 실현된다.

제4도는 제3도를 구성하는 타이밍 제어회로를 나타내는 상세회로도이다.

제4도를 참조하면, 낸드게이트(40)는 컬럼 어드레스 CA7 및 컬러 인에이블클럭신호 øYE를 입력하여 논리조합하고, 낸드게이트(42)는 컬럼 어드레스 CA7B 및 컬럼 인에이블클럭 øYE를 입력하여 논리조합한다. 상기 낸드게이트들(40, 42)의 출력은 각각 인버터 44 및 46의 입력단과 접속되고 상기 인버터들(44, 46)의 출력은 각각 낸드게이트 56 및 58의 일 입력단과 접속된다. 컬럼 제어신호 øCP는 인버터(48)로 입력되고 블록라이트 제어신호 øBW는 인버터(50)로 입력된다. 컬럼 인에이블신호 øCA와 인버터(50)의 출력은 오아게이트(52)에서 논리조합된다. 상기 인버터(48)의 출력과 상기 오아게이트(52)의 출력은 낸드게이트(54)에서 논리조합된다. 상기 낸드게이트(54)의 출력과 상기 인버터(44)의 출력은 낸드게이트(56)에서 논리조합되고, 상기 낸드게이트(54)의 출력과 상기 인버터(46)의 출력은 낸드게이트(58)에서 논리조합된다. 상기 낸드게이트들(56, 58)의 출력은 인버터들(60, 62)을 통하여 반전된 뒤 디코딩된 컬럼 어드레스 DCA7과 DCA7B가 되어 출력됨을 알 수 있다.

제5도는 상기 제3도의 코딩제어회로(36)에 대한 상세회로도이다. 도면을 참조하면, 상기 제5도는 8비트의 블록라이트동작을 수행하기 위하여 최하위 비트 3비트를 돈케어하기 위한 구성을 가지고 있는 것이 특징이다. 계속해서, 제5도를 개략적으로 기술하면 다음과 같다. 즉, 컬럼 어드레스들을 각각 입력하여 디코딩하기 위한 낸드게이트들(70a∼70h)과, 상기 낸드게이트들(70a∼70h)의 출력을 선택적으로 전달하기 위한 전송게이트들(74a∼74h)과, 입력 데이타들을 선택적으로 전달하기 위한 전송게이트들(72a∼72h)와, 상기 전송게이트들(74a∼74h) 및 (72a∼72h)의 출력을 저장하기 위한 래치 회로(76a∼76h) 및 상기 래치회로(76a∼76h)의 출력라인상에 형성된 인버터들(78a∼78h)의 회로 구성을 가지고 있다. 제5도의 회로구성에서는 상기 전송게이트들(74a∼74h) 및 (72a∼72h)의 제어 전극들로 입력 되는 제1 및 제2 블록라이트 제어신호 øBW 및 øBWA가 구비되고 상기 래치회로(76a∼76h)가 구비되었다는 특징을 가진다.

제6도는 제3도 내지 제5도에 따른 반도체 메모리장치의 동작타이밍도이다. 상기 제3도 내지 제6도를 참조하여 본 발명에 따른 블록라이트동작을 설명하고자 한다.

전술한 바와 같이 4비트의 메모리셀을 블록라이트하는 경우 최하위비트 2비트를 돈케어하면 되고 8비트의 메모리셀을 블록라이트하는 경우 최 하위 비트 3비트를 돈케어하면된다. 제5도의 코딩 제어회로는 8비트의 블록라이트를 위한 회로도이다. 즉, 블록라이트 제어신호 øBW가 입력되면 최하위 비트 3비트가 돈케어되도록 전송게이트들(74a∼74h)의 채널이 차단되어 인접하는 8개의 메모리셀에 동일한 데이타를 라이트하는 동작이 가능하다.

시스템에서 외부클럭 및 여러가지 종류의 제어 신호들이 입력되면 그에 적응적인 동작이 칩 내부에서 수행된다. 노멀라이트동작시에는 당분야에 속하는 이들에게 널리 알려진 바대로의 동작이 수행된다. 즉, 한 사이클의 라이트동작에서 입력데이타는 한 사이클의 라이트동작에 해당되는 시간동안 소정의 메모리셀에 저장된다. 한편 블록라이트동작시 특수기능신호 DSF가 '하이 '상태로 인에이블된다. 이에 따라 블록라이트동작이 수행되는데 이때 노멀라이트를 실행하게하는 컬럼 제어신호 øCP는 블록라이트 제어회로에서 출력되는 블록라이트 제어신호 øBW에 의해 무시되어 버린다. 이애 대한 사항은 제4도를 보면 쉽게 알 수 있다. 즉, 블록라이트동작을 실행하기 위하여 블록라이트 제어신호 øEW가 '하이 '로 천이되면 인버터(50)의 출력은 '로우 '가 되고 컬럼인에이블신호 øCA가 '하이 '에서 '로우'상태로 천이하게 되면 오어게이트의 출력은 '하이'에서 '로우'상태로 변화하게된다. 이에 따라 컬럼제어신호 øCP가 로우'로 토글링(toggling)하더라도 상기 낸드게이트(54)의 출력은 상기 오아게이트(52)의 출력이 '로우 ' 이므로 의미없이 되어 버린다.

따라서 한 사이클의 컬럼인에이블신호 øCA는 회로내부적으로 무시 되어 버린다. 이러한 사항이 제6도의 타이밍도에 확연히 도시되어 있는데 제6도의 점원으로 표시된 부분이 상술한 바와 같이 컬럼인에이블신호 øCA는 무시되는 부분이다. 이에 따라 제1도 및 제2도의 컬럼선택게이트들로 전달되는 컬럼선택신호 CSL은 블록라이트동작동안 토글(toggle)되지 않고 다음의 컬럼제어신호 øCP에 의하여 '로우'로 천이되어 다음동작을 수행하게 된다.

이상에서 설명한 바와 같은 반도체 메모리 장치는 노멀라이트동작시와 블록라이트동작시 상기 컬럼선택신호 CSL의 사이클폭이 다르게됨으로써 노멀라이트동작에서는 고대역폭을 확보하게 되어 고속동작에 유리하고 상기 제1도와 같이 입출력 드라이버 및 입출력라인들을 공유하는 회로구성을 가질 수 있게되어 고집적에 유리하다 더불어 블록라이트 동작시 상기 블록라이트동작을 충분히 수행할 수 있는 폭을 지니는 래치회로(76a∼72h)에 저장된 컬럼선택신호를 제공함으로써 오동작없이 안정적인 반도체 메모리 장치가 구현된다.

Claims (4)

1. 반도체 메모리 장치의 블록라이트 제어방법에 있어서; 노멀 라이트동작시 외부클럭신호에 동기되는 내부클럭신호에 따라 발생되는 컬럼 제어신호에 따란 라이트동작이 수행되는 제1과정과; 블록라이트동작시 외부제어신호에 동기되는 블록라이트 제어신호에 응답하여 소정 사이클의 클럭제어신호를 무시하므로 상기 소정 사이클에 해당되는 시간만큼 라이트동작이 수행되는 제2과정으로 이루어짐을 특징으로 하는 반도체 메모리 장치의 블록라이트 제어 방법.
2. 제1항에 있어서, 상기 제2과정은, 상기 컬럼 제어신호가 무시되도록 상기 블록라이트 제어신호와 상기 컬럼 제어신호를 논리조합함을 특징으로 하는 반도체 메모리 장치의 블록라이트 제어방법.
3. 외부클럭신호에 응답하여 발생되는 내부클럭신호를 발생하는 클럭버퍼부와, 시스템에서 전달되는 외부제어신호들에 응답하여 블록라이트 인에이블신호를 발생하는 블록라이트 제어신호발생부와, 입력된 컬럼 어드레스 스트로브신호를 버퍼링하여 컬럼 제어신호를 출력하는 컬럼 어드레스 스트로브버퍼부를 구비하는 반도체 메모리 장치의 블록라이트 제어회로에 있어서; 상기 블록라이트 제어신호발생부에서 출력되는 블록라이트 제어신호에 응답하여 노멀라이트 및 블록라이트시 라이트사이클을 결정하며, 블록라이트동작시 컬럼 어드레스 스트로브버퍼에서 출력되는 컬럼 인에이블신호를 무시함으로써 라이트타이밍을 제어하는 타이밍 제어부와, 컬럼 어드레스버퍼부로부터 출력되는 컬럼 어드레스를 입력하고 디코딩 하여 소정의 컬 럼을 지정하는 코딩제어부로 구성되는 칼럼디코더부를 구비함을 특징으로 하는 반도체 메모리장치의 블록라이트 제어회로.
4. 제4항에 있어서, 상기 반도체 메모리 장치는, 블록라이트동작시 인에이블되는 인접하는 메모리셀들을 공유하는 입출력라인을 구비함을 특징으로 하는 반도체 메모리 장치의 블록라이트 제어회로.