JPH05224866A - グラフィック情報処理システム - Google Patents
グラフィック情報処理システムInfo
- Publication number
- JPH05224866A JPH05224866A JP4145842A JP14584292A JPH05224866A JP H05224866 A JPH05224866 A JP H05224866A JP 4145842 A JP4145842 A JP 4145842A JP 14584292 A JP14584292 A JP 14584292A JP H05224866 A JPH05224866 A JP H05224866A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- information
- memory
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Digital Computer Display Output (AREA)
- Computer And Data Communications (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ウインドの使用及びグラフィック処理時に発
生する多量のデータによるボトルネック現象を効果的に
処理する。 【構成】 ＲＩＳＣ中央処理装置３００はアドレスバス
とインストラクションバスとデータバス３２を備え、メ
モリ装置２００はバスを通じての命令又はデータを貯蔵
又は判読する。画像処理部４００はアドレスバスとデー
タバス３２と接続され画像表示装置６２に表示するよう
に信号処理し、ネットワーク部５００はデータバスと接
続され外部のホストコンピュータとシステムの情報交換
を可能にする構成とする。
生する多量のデータによるボトルネック現象を効果的に
処理する。 【構成】 ＲＩＳＣ中央処理装置３００はアドレスバス
とインストラクションバスとデータバス３２を備え、メ
モリ装置２００はバスを通じての命令又はデータを貯蔵
又は判読する。画像処理部４００はアドレスバスとデー
タバス３２と接続され画像表示装置６２に表示するよう
に信号処理し、ネットワーク部５００はデータバスと接
続され外部のホストコンピュータとシステムの情報交換
を可能にする構成とする。
Description
【０００１】
【産業上の利用分野】本発明はディジタル情報処理シス
テムにおいてリデュースド インストラクション セッ
ト コンピュータ（Reduced Instruction Set Compute
r；以下“ＲＩＳＣ”とする）中央処理装置を備えたグ
ラフィック情報処理システム、特にウインドの使用及び
グラフィック処理時に発生する多量のデータを効果的に
処理できるグラフィック処理システムに関するものであ
る。
テムにおいてリデュースド インストラクション セッ
ト コンピュータ（Reduced Instruction Set Compute
r；以下“ＲＩＳＣ”とする）中央処理装置を備えたグ
ラフィック情報処理システム、特にウインドの使用及び
グラフィック処理時に発生する多量のデータを効果的に
処理できるグラフィック処理システムに関するものであ
る。
【０００２】
【従来の技術】一般的にディジタル情報処理システムは
コンピュータ、ワードプロセッサ、キャド（ＣＡＤ）及
びキャム（ＣＡＭ）等を通称し、これらディジタル情報
処理システムは情報をディジタル形態に処理する。又、
これらは外部のホストコンピュータと通信を通じてホス
トコンピュータで処理したグラフィック情報を画面上の
多数個のウインドに表示して、入力装置により発生され
た情報をホストコンピュータに入力する。そして、ここ
でウインドとはコンピュータで処理されたグラフィック
情報がグラフィックのウインドビューポート変換により
ビューポートに写像される直四角形領域を言い、ウイン
ドビューポート変換はある座標系内の座標軸に平行な直
四角形領域内の図形を、同一又は他の座標系内の座標軸
に平行な直四角形領域座標の大小関係を維持して写像す
る変換を言う。
コンピュータ、ワードプロセッサ、キャド（ＣＡＤ）及
びキャム（ＣＡＭ）等を通称し、これらディジタル情報
処理システムは情報をディジタル形態に処理する。又、
これらは外部のホストコンピュータと通信を通じてホス
トコンピュータで処理したグラフィック情報を画面上の
多数個のウインドに表示して、入力装置により発生され
た情報をホストコンピュータに入力する。そして、ここ
でウインドとはコンピュータで処理されたグラフィック
情報がグラフィックのウインドビューポート変換により
ビューポートに写像される直四角形領域を言い、ウイン
ドビューポート変換はある座標系内の座標軸に平行な直
四角形領域内の図形を、同一又は他の座標系内の座標軸
に平行な直四角形領域座標の大小関係を維持して写像す
る変換を言う。
【０００３】前記のような処理形態による画面上に多数
個のウインドを表示してウインドのようなグラフィック
処理において発生する多量のデータを処理するために、
ホストコンピュータで処理したグラフィック情報、又は
入力装置により発生された多量の情報をグラフィック処
理可能なシステムが必要となった。図１は従来技術によ
るグラフィック処理システムを示すブロック図であり、
これを説明する。
個のウインドを表示してウインドのようなグラフィック
処理において発生する多量のデータを処理するために、
ホストコンピュータで処理したグラフィック情報、又は
入力装置により発生された多量の情報をグラフィック処
理可能なシステムが必要となった。図１は従来技術によ
るグラフィック処理システムを示すブロック図であり、
これを説明する。
【０００４】図面に示されている各構成要素は要素間の
データ伝送等のためバスを中心に接続されているが、バ
スは各装置で処理され遂行される命令（インストラクシ
ョン）とデータを伝送する通路として、ここでは一つの
バスにより入力装置から入力される全ての命令とデータ
をホストコンピュータ又はメモリ装置に伝送し、又ホス
トコンピュータで処理した情報を各端末機に伝送する。
そして前記のグラフィック情報処理システムではコンプ
レックス インストラクション セット コンピュータ
（Complex Instruction Set Computer；以下“ＣＩＳ
Ｃ”とする）中央処理装置２０が端末機の全体的な動作
を管掌する。リードオンリメモリ（以下“ＲＯＭ”とす
る；３０）には端末機をブーティングするためのプログ
ラムが入っており、ランダムアクセスメモリ（以下“Ｒ
ＡＭ”とする；１０）は端末機としての機能を遂行する
ためのプログラムの命令とデータが保管されるメモリで
あり、非揮発性（以下“ＮＶ”とする）ＲＡＭは４０電
源が供給されない間にも端末機のセッティング即ち、端
末機の各構成要素に対する初期設定装置及び設定関係等
の主な特性データを保管するメモリである。端末機はネ
ットワーク８２を通じてホストコンピュータと連結さ
れ、ネットワークコントローラ８１を駆動させ端末機が
必要なデータ又はホストコンピュータが生成したデータ
をホストコンピュータと通信し、効果的なデータ処理と
中央処理装置の待機時間を減らすためバッファメモリ８
０を用いる。ホストコンピュータにより発生されたグラ
フィックデータはＣＩＳＣ中央処理装置２０の処理を経
てビデオメモリ６０に送られ、ビデオコントローラ６１
はビデオメモリ６０の情報をモニタ６２に表示する機能
をする。場合により、グラフィックデータの処理を効果
的にするためグラフィック専用プロセッサ６３を使うこ
ともある。入力装置であるマウス７２又はキーボード９
１を通じて情報を端末機に入力してネットワーク８２と
は別にホストコンピュータとの通信又はその他入出力装
置の連結のための補助ポート７１を備え、これは直列式
入出力装置７０及びキーボードコントローラ９０により
駆動される。そしてオーディオ出力のためのスピーカ５
０がある。
データ伝送等のためバスを中心に接続されているが、バ
スは各装置で処理され遂行される命令（インストラクシ
ョン）とデータを伝送する通路として、ここでは一つの
バスにより入力装置から入力される全ての命令とデータ
をホストコンピュータ又はメモリ装置に伝送し、又ホス
トコンピュータで処理した情報を各端末機に伝送する。
そして前記のグラフィック情報処理システムではコンプ
レックス インストラクション セット コンピュータ
（Complex Instruction Set Computer；以下“ＣＩＳ
Ｃ”とする）中央処理装置２０が端末機の全体的な動作
を管掌する。リードオンリメモリ（以下“ＲＯＭ”とす
る；３０）には端末機をブーティングするためのプログ
ラムが入っており、ランダムアクセスメモリ（以下“Ｒ
ＡＭ”とする；１０）は端末機としての機能を遂行する
ためのプログラムの命令とデータが保管されるメモリで
あり、非揮発性（以下“ＮＶ”とする）ＲＡＭは４０電
源が供給されない間にも端末機のセッティング即ち、端
末機の各構成要素に対する初期設定装置及び設定関係等
の主な特性データを保管するメモリである。端末機はネ
ットワーク８２を通じてホストコンピュータと連結さ
れ、ネットワークコントローラ８１を駆動させ端末機が
必要なデータ又はホストコンピュータが生成したデータ
をホストコンピュータと通信し、効果的なデータ処理と
中央処理装置の待機時間を減らすためバッファメモリ８
０を用いる。ホストコンピュータにより発生されたグラ
フィックデータはＣＩＳＣ中央処理装置２０の処理を経
てビデオメモリ６０に送られ、ビデオコントローラ６１
はビデオメモリ６０の情報をモニタ６２に表示する機能
をする。場合により、グラフィックデータの処理を効果
的にするためグラフィック専用プロセッサ６３を使うこ
ともある。入力装置であるマウス７２又はキーボード９
１を通じて情報を端末機に入力してネットワーク８２と
は別にホストコンピュータとの通信又はその他入出力装
置の連結のための補助ポート７１を備え、これは直列式
入出力装置７０及びキーボードコントローラ９０により
駆動される。そしてオーディオ出力のためのスピーカ５
０がある。
【０００５】前記に説明したように従来にはホストコン
ピュータによりネットワークを通じて伝送されたグラフ
ィックデータはＣＩＳＣ中央処理装置２０の処理を経て
バスを通じてビデオメモリ６０に送られ、入出力装置に
より発生されたデータもＣＩＳＣ中央処理装置２０の処
理を経てバスを通じて各装置に伝送され、端末機自体内
で遂行される事の処理もＣＩＳＣ中央処理装置２０の処
理を経てバスを通じて各装置に伝送される。
ピュータによりネットワークを通じて伝送されたグラフ
ィックデータはＣＩＳＣ中央処理装置２０の処理を経て
バスを通じてビデオメモリ６０に送られ、入出力装置に
より発生されたデータもＣＩＳＣ中央処理装置２０の処
理を経てバスを通じて各装置に伝送され、端末機自体内
で遂行される事の処理もＣＩＳＣ中央処理装置２０の処
理を経てバスを通じて各装置に伝送される。
【０００６】即ち、１個のバスでデータを伝送し、ＣＩ
ＳＣ中央処理装置２０が端末機の全体的な動作を管掌す
ることによりホストコンピュータで処理したグラフィッ
ク情報は画面上の多数個のウインドに表示するとき端末
機で処理しなければならない情報の量と、ホストと通信
しなければならない情報の量が文字処理だけをする端末
機に比べて極めて多いので、ＣＩＳＣ中央処理装置の特
徴である１個の命令語を遂行複数のクロックサイクルを
必要とするので発生されるデータボトルネック現象が現
れる問題点があった。そしてグラフィック情報を効果的
に処理するためにグラフィック専用プロセッサを追加に
用いるとしても中央処理装置でのデータボトルネック現
象を解消できないので高価な価格で構成しても満足な効
果が得られず、又高解像度のディスプレーが要求される
ウインドを同時に複数個使ってグラフィック処理を行な
う場合には端末機の性能は更に悪くなる問題点を有す
る。
ＳＣ中央処理装置２０が端末機の全体的な動作を管掌す
ることによりホストコンピュータで処理したグラフィッ
ク情報は画面上の多数個のウインドに表示するとき端末
機で処理しなければならない情報の量と、ホストと通信
しなければならない情報の量が文字処理だけをする端末
機に比べて極めて多いので、ＣＩＳＣ中央処理装置の特
徴である１個の命令語を遂行複数のクロックサイクルを
必要とするので発生されるデータボトルネック現象が現
れる問題点があった。そしてグラフィック情報を効果的
に処理するためにグラフィック専用プロセッサを追加に
用いるとしても中央処理装置でのデータボトルネック現
象を解消できないので高価な価格で構成しても満足な効
果が得られず、又高解像度のディスプレーが要求される
ウインドを同時に複数個使ってグラフィック処理を行な
う場合には端末機の性能は更に悪くなる問題点を有す
る。
【０００７】
【発明が解決しようとする課題】本発明の目的はグラフ
ィック情報処理に現れるデータボトルネック現象をなく
すグラフィック処理システムを提供するところにある。
本発明の他の目的はデータの伝送路を更に備えＲＩＳＣ
中央処理装置の長点である一つの命令語を１個のクロッ
クサイクルに処理することを可能にしてシステムの処理
時間を速くするグラフィック処理システムを提供すると
ころにある。
ィック情報処理に現れるデータボトルネック現象をなく
すグラフィック処理システムを提供するところにある。
本発明の他の目的はデータの伝送路を更に備えＲＩＳＣ
中央処理装置の長点である一つの命令語を１個のクロッ
クサイクルに処理することを可能にしてシステムの処理
時間を速くするグラフィック処理システムを提供すると
ころにある。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に本発明はグラフィック処理システムにおいて、アドレ
スバスとインストラクションバスとデータバスを備えた
ＲＩＳＣ中央処理装置と、前記アドレスバスとインスト
ラクションバスとデータバスと接続され印加される命令
又はデータを貯蔵するためのメモリ装置と、前記アドレ
スバス又はデータバスと接続され画像表示装置に表示さ
れるように処理される情報をビデオ信号形態に処理する
画像処理部と、前記データバスと接続され外部のホスト
コンピュータと前記システムの情報交換を可能にするネ
ットワークインタフェースを含むことを特徴とする。
に本発明はグラフィック処理システムにおいて、アドレ
スバスとインストラクションバスとデータバスを備えた
ＲＩＳＣ中央処理装置と、前記アドレスバスとインスト
ラクションバスとデータバスと接続され印加される命令
又はデータを貯蔵するためのメモリ装置と、前記アドレ
スバス又はデータバスと接続され画像表示装置に表示さ
れるように処理される情報をビデオ信号形態に処理する
画像処理部と、前記データバスと接続され外部のホスト
コンピュータと前記システムの情報交換を可能にするネ
ットワークインタフェースを含むことを特徴とする。
【０００９】
【作用】本発明によるグラフィック処理システムによる
と、多数個のウインドから発生される多量のデータ及び
グラフィック処理時発生される多量のデータを効果的に
処理してホストコンピュータとネットワークを通じた通
信が効率的に行なわれ、従来に発生したデータボトルネ
ック現象がなくなり、高解像度処理時これを効果的に処
理する。
と、多数個のウインドから発生される多量のデータ及び
グラフィック処理時発生される多量のデータを効果的に
処理してホストコンピュータとネットワークを通じた通
信が効率的に行なわれ、従来に発生したデータボトルネ
ック現象がなくなり、高解像度処理時これを効果的に処
理する。
【００１０】
【実施例】以下、本発明に係る実施例を添付図面に従っ
て説明する。図２は本発明によるグラフィック処理シス
テムの実施例を示す回路図である。まず、細部接続関係
を見てみると、バーストメモリコントローラ１１の第
１，第２アドレス出力端子は第１，第２ダイナミックＲ
ＡＭ（以下“ＤＲＡＭ”とする）１２，１３のアドレス
端子にそれぞれ接続され、第１，第２ＤＲＡＭ１２，１
３のデータ端子はバッファ１００，１０１のデータ端子
にそれぞれ接続され、バッファ１００はデータバス上に
置かれ、バッファ１０１はインストラクションバス上に
置かれる。ＲＩＳＣ中央処理装置３００はアドレスバ
ス、データバス及びインストラクションバスをそれぞれ
備え、このときアドレスバスはバーストメモリコントロ
ーラ１１のアドレス端子とディスクリートＤＲＡＭコン
トローラ１４のアドレス端子と接続される。インストラ
クションバスはブートＲＯＭとバッファ１０１に接続さ
れる。データバスは３個のバッファ１００，１０２，１
０３及びネットワークバッファ８４そしてエサーネット
コントローラ（Ethernet Controller)８３のデータ端子
にそれぞれ接続される。ディスクリートＤＲＡＭコント
ローラ１４のアドレス出力端子はデータＤＲＡＭ１５の
アドレス端子とビデオメモリ６０のアドレス端子と接続
される。ビデオメモリ６０はビデオコントローラ６１と
接続され、ビデオコントローラ６１はモニタ６２とデー
タバスと接続される。ネットワークバッファ８４はエサ
ーネットコントローラ８３と接続され、エサーネットコ
ントローラ８３はネットワーク８２と連結される。バッ
ファ１０３は直列式入出力装置７０とコードＲＯＭ３
２、ＮＶＲＡＭ４０、キーボードコントローラ９０とサ
ウンドジェネレータ５１に連結される。直列式入出力装
置７０にマウス７２と補助ポート７１が接続され、キー
ボードコントローラ９０はキーボード９１と接続され、
サウンドジェネレータ５１はスピーカ５２と連結され
る。
て説明する。図２は本発明によるグラフィック処理シス
テムの実施例を示す回路図である。まず、細部接続関係
を見てみると、バーストメモリコントローラ１１の第
１，第２アドレス出力端子は第１，第２ダイナミックＲ
ＡＭ（以下“ＤＲＡＭ”とする）１２，１３のアドレス
端子にそれぞれ接続され、第１，第２ＤＲＡＭ１２，１
３のデータ端子はバッファ１００，１０１のデータ端子
にそれぞれ接続され、バッファ１００はデータバス上に
置かれ、バッファ１０１はインストラクションバス上に
置かれる。ＲＩＳＣ中央処理装置３００はアドレスバ
ス、データバス及びインストラクションバスをそれぞれ
備え、このときアドレスバスはバーストメモリコントロ
ーラ１１のアドレス端子とディスクリートＤＲＡＭコン
トローラ１４のアドレス端子と接続される。インストラ
クションバスはブートＲＯＭとバッファ１０１に接続さ
れる。データバスは３個のバッファ１００，１０２，１
０３及びネットワークバッファ８４そしてエサーネット
コントローラ（Ethernet Controller)８３のデータ端子
にそれぞれ接続される。ディスクリートＤＲＡＭコント
ローラ１４のアドレス出力端子はデータＤＲＡＭ１５の
アドレス端子とビデオメモリ６０のアドレス端子と接続
される。ビデオメモリ６０はビデオコントローラ６１と
接続され、ビデオコントローラ６１はモニタ６２とデー
タバスと接続される。ネットワークバッファ８４はエサ
ーネットコントローラ８３と接続され、エサーネットコ
ントローラ８３はネットワーク８２と連結される。バッ
ファ１０３は直列式入出力装置７０とコードＲＯＭ３
２、ＮＶＲＡＭ４０、キーボードコントローラ９０とサ
ウンドジェネレータ５１に連結される。直列式入出力装
置７０にマウス７２と補助ポート７１が接続され、キー
ボードコントローラ９０はキーボード９１と接続され、
サウンドジェネレータ５１はスピーカ５２と連結され
る。
【００１１】引き続き図２に示されたシステムの作動を
詳しく説明する。主記憶装置２００の全体的な制御機能
を担当するバーストメモリコントローラ１１は第１，第
２ＤＲＡＭ１２，１３に印加する１０ビットから構成さ
れた２個のアドレス出力端子を備えて各記憶装置に命令
とデータを貯蔵するか読んで伝送せよという制御信号を
発生する。前記図面では１個のバーストメモリコントロ
ーラを有しインストラクション及びデータが結合された
形態のＤＲＡＭコントローラの役割をするが２個のコン
トローラを用いてデータとインストラクションが分離さ
れた状態で制御することもできる。２個のコントローラ
を用いる場合には、１個のコントローラを用いる場合の
欠点であるデータとインストラクションが同時にフェッ
チされず一段階の終了後に他の段階が始まらなければな
らい問題点を解消することができる。だが、費用及び空
間上の効率を考慮して１個のコントローラだけを用いる
ことも可能であり、本発明では１個のコントローラが用
いた場合を例として説明する。
詳しく説明する。主記憶装置２００の全体的な制御機能
を担当するバーストメモリコントローラ１１は第１，第
２ＤＲＡＭ１２，１３に印加する１０ビットから構成さ
れた２個のアドレス出力端子を備えて各記憶装置に命令
とデータを貯蔵するか読んで伝送せよという制御信号を
発生する。前記図面では１個のバーストメモリコントロ
ーラを有しインストラクション及びデータが結合された
形態のＤＲＡＭコントローラの役割をするが２個のコン
トローラを用いてデータとインストラクションが分離さ
れた状態で制御することもできる。２個のコントローラ
を用いる場合には、１個のコントローラを用いる場合の
欠点であるデータとインストラクションが同時にフェッ
チされず一段階の終了後に他の段階が始まらなければな
らい問題点を解消することができる。だが、費用及び空
間上の効率を考慮して１個のコントローラだけを用いる
ことも可能であり、本発明では１個のコントローラが用
いた場合を例として説明する。
【００１２】本発明ではＤＲＡＭ１２，１３にインター
リーブド方式を取った。即ち、アドレスが奇数である全
てのインストラクションを１メモリバンクに、そして偶
数である場合にはのこり１メモリバンクに記録する方式
を取り、このような方式を用いるとメモリのアクセス時
間を半減することができる効果がある。ＲＩＳＣ中央処
理装置３００でアドレスバスを通じて印加した３２ビッ
トのアドレス信号をデコーディングし、９ビットの該当
アドレスを第１ＤＲＡＭ１２又は第２ＤＲＡＭ１３印加
すると、第１ＤＲＡＭ１２又は第２ＤＲＡＭ１３でのデ
ータ信号は両方向性バッファ１００を通じて伝送され、
インストラクション信号は単方向性バッファ１０１を通
じて伝送される。このとき各バッファと記憶装置間に伝
送されるデータは３２ビットから構成されている。
リーブド方式を取った。即ち、アドレスが奇数である全
てのインストラクションを１メモリバンクに、そして偶
数である場合にはのこり１メモリバンクに記録する方式
を取り、このような方式を用いるとメモリのアクセス時
間を半減することができる効果がある。ＲＩＳＣ中央処
理装置３００でアドレスバスを通じて印加した３２ビッ
トのアドレス信号をデコーディングし、９ビットの該当
アドレスを第１ＤＲＡＭ１２又は第２ＤＲＡＭ１３印加
すると、第１ＤＲＡＭ１２又は第２ＤＲＡＭ１３でのデ
ータ信号は両方向性バッファ１００を通じて伝送され、
インストラクション信号は単方向性バッファ１０１を通
じて伝送される。このとき各バッファと記憶装置間に伝
送されるデータは３２ビットから構成されている。
【００１３】情報を画像表示装置に表示されるようにビ
デオ信号形態で処理する画像処理部４００はディスクリ
ートＤＲＡＭコントローラ１４、単方向性バッファ１０
２、データＤＲＡＭ１５、ビデオメモリ６０及びビデオ
コントローラ６１から構成され、画像を表示するため画
像処理部にモニタ６２を接続することができる。ＲＩＳ
Ｃ中央処理装置３００でアドレスバスを通じて３２ビッ
トのアドレス信号をディスクリートＤＲＡＭコントロー
ラ１４に印加するとディスクリートＤＲＡＭコントロー
ラ１４は印加された信号をデコーディングしてデータＤ
ＲＡＭ１５とビデオメモリ６０に該当アドレスを印加
し、二つの記憶素子を制御する機能を持っている。
デオ信号形態で処理する画像処理部４００はディスクリ
ートＤＲＡＭコントローラ１４、単方向性バッファ１０
２、データＤＲＡＭ１５、ビデオメモリ６０及びビデオ
コントローラ６１から構成され、画像を表示するため画
像処理部にモニタ６２を接続することができる。ＲＩＳ
Ｃ中央処理装置３００でアドレスバスを通じて３２ビッ
トのアドレス信号をディスクリートＤＲＡＭコントロー
ラ１４に印加するとディスクリートＤＲＡＭコントロー
ラ１４は印加された信号をデコーディングしてデータＤ
ＲＡＭ１５とビデオメモリ６０に該当アドレスを印加
し、二つの記憶素子を制御する機能を持っている。
【００１４】即ち、データバスを通じてバッファ１０２
に印加されたデータを該当する記憶素子に貯蔵するか、
貯蔵されたデータを読んで画像表示装置に表示するため
伝送するように制御する。このときバッファ１０２を通
じて伝送されるデータは３２ビットから構成される。ビ
デオコントローラ６１はビデオデータをモニタ６２上に
表示するための制御機能以外にも、判読されたデータを
モニタにシフティング又はＲＡＭから判読されたデータ
をクロッキングする機能等をする。
に印加されたデータを該当する記憶素子に貯蔵するか、
貯蔵されたデータを読んで画像表示装置に表示するため
伝送するように制御する。このときバッファ１０２を通
じて伝送されるデータは３２ビットから構成される。ビ
デオコントローラ６１はビデオデータをモニタ６２上に
表示するための制御機能以外にも、判読されたデータを
モニタにシフティング又はＲＡＭから判読されたデータ
をクロッキングする機能等をする。
【００１５】データバスと接続され外部のホストコンピ
ュータと端末機の情報交換を可能にするネットワーク部
５００はネットワークバッファ８４、エサーネットコン
トローラ８３、ネットワーク８２から構成されるが、ネ
ットワークバッファ８４はネットワーク８２を通じてホ
ストコンピュータから入力されるデータと中央処理装置
等で処理されたデータをホストコンピュータに伝送する
ためのデータを一時的に貯蔵する記憶素子であり、この
ときデータバスを通じてネットワーク部５００に伝送さ
れるデータは３２ビットから構成される。
ュータと端末機の情報交換を可能にするネットワーク部
５００はネットワークバッファ８４、エサーネットコン
トローラ８３、ネットワーク８２から構成されるが、ネ
ットワークバッファ８４はネットワーク８２を通じてホ
ストコンピュータから入力されるデータと中央処理装置
等で処理されたデータをホストコンピュータに伝送する
ためのデータを一時的に貯蔵する記憶素子であり、この
ときデータバスを通じてネットワーク部５００に伝送さ
れるデータは３２ビットから構成される。
【００１６】ここでエサーネットとは伝送において、全
ての局が伝送をしている間回線を監視し、もし衝突が感
知されると直ちに伝送を終らせる同軸ケーブルネットワ
ークのことを言う。ブートＲＯＭ３１には端末機の初期
駆動をするためのプログラムが貯蔵されており、コード
ＲＯＭ３２には端末機の動作のためのプログラムが貯蔵
されており、ＮＶＲＡＭ４０には端末機のセッティング
に関する情報が貯蔵されており、セッティングに関する
情報が変更された場合には記録された情報の変更が可能
である。
ての局が伝送をしている間回線を監視し、もし衝突が感
知されると直ちに伝送を終らせる同軸ケーブルネットワ
ークのことを言う。ブートＲＯＭ３１には端末機の初期
駆動をするためのプログラムが貯蔵されており、コード
ＲＯＭ３２には端末機の動作のためのプログラムが貯蔵
されており、ＮＶＲＡＭ４０には端末機のセッティング
に関する情報が貯蔵されており、セッティングに関する
情報が変更された場合には記録された情報の変更が可能
である。
【００１７】
【発明の効果】前述したように３個のバスを備えてＲＩ
ＳＣ中央処理装置を用いたグラフィック処理システムは
多数個のウインドから発生される多量のデータ及びグラ
フィック処理時発生される多量のデータを効果的に処理
してホストコンピュータとネットワークを通じた通信が
効率的に行なわれ、従来に発生したデータボトルネック
現象がなくなり、高解像度処理時これを効果的に処理す
ることにより全てのコンピュータと互換性が優れる。
ＳＣ中央処理装置を用いたグラフィック処理システムは
多数個のウインドから発生される多量のデータ及びグラ
フィック処理時発生される多量のデータを効果的に処理
してホストコンピュータとネットワークを通じた通信が
効率的に行なわれ、従来に発生したデータボトルネック
現象がなくなり、高解像度処理時これを効果的に処理す
ることにより全てのコンピュータと互換性が優れる。
【００１８】又、従来の装置が１個のバスを用いたので
ホストコンピュータとの通信時には他の作業は待機状態
に置かれ速度が遅くなる問題点があったが本発明では３
個のバスを用いたので並列処理が可能になることにより
処理速度が向上する利点がある。
ホストコンピュータとの通信時には他の作業は待機状態
に置かれ速度が遅くなる問題点があったが本発明では３
個のバスを用いたので並列処理が可能になることにより
処理速度が向上する利点がある。
【図１】従来のグラフィック情報処理システムの一例を
示したブロック図である。
示したブロック図である。
【図２】本発明によるグラフィック情報処理システムの
実施例を示したブロック図である。
実施例を示したブロック図である。
１０ ＲＡＭ １１ バーストメモリコントローラ １２，１３ 第１，第２ＤＲＡＭ １４ ディスクリートＤＲＡＭコントローラ １５ データＤＲＡＭ ２０ ＣＩＳＣ中央処理装置 ３０ ＲＯＭ ３１ ブートＲＯＭ ３２ コードＲＯＭ ４０ ＮＶＲＡＭ ５０，５２ スピーカ ５１ サウンドジェネレータ ６０ ビデオメモリ ６１ ビデオコントローラ ６２ モニタ ７０ 直列式入出力装置 ７１ 補助ポート ７２ マウス ８０ バッファメモリ ８１ ネットワークコントローラ ８２ ネットワーク ８３ エサーネットコントローラ ８４ ネットワークバッファ ９０ キーボードコントローラ ９１ キーボード １００，１０１，１０２，１０３ バッファ ２００ メモリ装置 ３００ ＲＩＳＣ中央処理装置 ４００ 画像処理部 ５００ ネットワーク部 ６００ 外部入出力装置
Claims (8)
- 【請求項１】 グラフィック情報を画面上の多数個のウ
インドに表示するためのグラフィック処理システムにお
いて、 アドレスバスとインストラクションバスとデータバスを
備えたＲＩＳＣ（Reduced Instruction Set Computer）
中央処理装置と；前記インストラクションバス及びデー
タバスを通じて前記ＲＩＳＣ中央処理装置と接続され、
命令又はデータを貯蔵又は判読するためのメモリ装置
と；前記アドレスバス又はデータバスと接続され画像表
示装置に表示されるように処理される情報をビデオ信号
形態に処理する画像処理部と；前記データバスと接続さ
れ外部のホストコンピュータと前記システムの情報交換
を可能にするネットワークインタフェースとを含むこと
を特徴とするグラフィック情報処理システム。 - 【請求項２】 データバスと接続され情報を流入したり
出力するための外部入出力装置を更に含むことを特徴と
する請求項１記載のグラフィック情報処理システム。 - 【請求項３】 前記メモリ装置は、 印加される情報を貯蔵する主記憶装置と；前記ＲＩＳＣ
中央処理装置から印加されるアドレス信号をアドレスバ
スを通じて印加され前記主記憶装置を制御するメモリコ
ントローラと；前記主記憶装置と前記データバスの間に
接続され印加される情報を一時貯蔵して伝送する第１バ
ッファと；前記主記憶装置と前記インストラクションバ
スの間に接続され印加される情報を一時貯蔵して伝送す
る第２バッファとを含むことを特徴とする請求項１記載
のグラフィック情報処理システム。 - 【請求項４】 前記主記憶装置は少なくとも２個以上の
メモリ部に分けられ、メモリ部の制御方式はインターリ
ーブド方式を用いることを特徴とする請求項３記載のグ
ラフィック情報処理システム。 - 【請求項５】 第１バッファは両方向性バッファである
ことを特徴とする請求項４記載のグラフィック情報処理
システム。 - 【請求項６】 モニタを備えた画像処理部は、 前記データバスと接続され前記ネットワーク部を通じて
外部から印加されるグラフィック情報を貯蔵するための
ビデオメモリと；前記データバスとビデオメモリの間に
接続され印加される情報を一時貯蔵して伝送する第３バ
ッファと；前記ＲＩＳＣ中央処理装置から印加されるア
ドレス信号をアドレスバスを通じて印加されビデオメモ
リを制御する第２メモリコントローラと；前記ビデオメ
モリの情報を前記モニタ上に表示するための制御機能を
有するビデオコントローラとを含むことを特徴とする請
求項５記載のグラフィック情報処理システム。 - 【請求項７】 第３バッファと第２メモリコントローラ
の間に接続され印加される情報を貯蔵するために拡張形
メモリを含むことを特徴とする請求項６記載のグラフィ
ック情報処理システム。 - 【請求項８】 前記３個のバスを備えることによりメモ
リ装置から中央処理装置にインストラクションバスを通
じて命令を印加するとき、ネットワークから印加される
情報をデータバスを通じて画像処理部にデータを伝送で
きる並列処理が行なわれることを特徴とする請求項７記
載のグラフィック情報処理システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910020892A KR940004735B1 (ko) | 1991-11-22 | 1991-11-22 | 그래픽 처리 시스템 |
| KR20892/1991 | 1991-11-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05224866A true JPH05224866A (ja) | 1993-09-03 |
| JP2546574B2 JP2546574B2 (ja) | 1996-10-23 |
Family
ID=19323270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4145842A Expired - Lifetime JP2546574B2 (ja) | 1991-11-22 | 1992-06-05 | グラフィック情報処理システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5333259A (ja) |
| JP (1) | JP2546574B2 (ja) |
| KR (1) | KR940004735B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5479527A (en) * | 1993-12-08 | 1995-12-26 | Industrial Technology Research Inst. | Variable length coding system |
| EP0702306A1 (en) * | 1994-09-19 | 1996-03-20 | International Business Machines Corporation | System and method for interfacing risc busses to peripheral circuits using another template of busses in a data communication adapter |
| US5878248A (en) * | 1996-06-11 | 1999-03-02 | Data General Corporation | Device access controller for virtual video/keyboard/mouse input/output for remote system management and maintenance |
| KR20140142863A (ko) * | 2013-06-05 | 2014-12-15 | 한국전자통신연구원 | 그래픽 편집기 제공 장치 및 그 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02278475A (ja) * | 1989-04-20 | 1990-11-14 | Hitachi Ltd | 図形処理装置およびその使用方法ならびにマイクロプロセッサ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4992934A (en) * | 1986-12-15 | 1991-02-12 | United Technologies Corporation | Reduced instruction set computing apparatus and methods |
| US5163131A (en) * | 1989-09-08 | 1992-11-10 | Auspex Systems, Inc. | Parallel i/o network file server architecture |
-
1991
- 1991-11-22 KR KR1019910020892A patent/KR940004735B1/ko not_active IP Right Cessation
-
1992
- 1992-06-05 JP JP4145842A patent/JP2546574B2/ja not_active Expired - Lifetime
- 1992-06-23 US US07/902,885 patent/US5333259A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02278475A (ja) * | 1989-04-20 | 1990-11-14 | Hitachi Ltd | 図形処理装置およびその使用方法ならびにマイクロプロセッサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2546574B2 (ja) | 1996-10-23 |
| US5333259A (en) | 1994-07-26 |
| KR940004735B1 (ko) | 1994-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4110823A (en) | Soft display word processing system with multiple autonomous processors | |
| CN111651384B (zh) | 寄存器的读写方法、芯片、子系统、寄存器组及终端 | |
| KR980700629A (ko) | 메모리 대역폭 최적화 (memory bandwidth optimization) | |
| US6272583B1 (en) | Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths | |
| CN114579071A (zh) | 一种基于多个jpeg图层的叠加显示电路及其实现方法 | |
| JP2546574B2 (ja) | グラフィック情報処理システム | |
| GB2258069A (en) | High speed computer graphics bus | |
| US5999200A (en) | Method and apparatus for automatically controlling the destination of a graphics command in a register file | |
| JPS59178487A (ja) | デイスプレイ装置 | |
| JPH06274450A (ja) | データ転送システム | |
| JP2806376B2 (ja) | 画像処理装置および画像処理方法 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH05307370A (ja) | 液晶表示装置の駆動回路 | |
| JPH0229834A (ja) | 画像処理装置 | |
| KR960015590B1 (ko) | 고속 데이타 메모리 장치 | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JPH0612368A (ja) | 高精細画像処理装置 | |
| JP2005110124A (ja) | 画像転送方法、画像転送装置 | |
| JPH11167621A (ja) | 表示データミキシング装置 | |
| JPH03179493A (ja) | 表示装置 | |
| JPH03294951A (ja) | パーソナルコンピュータシステムにおける高速データ転送方式 | |
| JPH04111149A (ja) | Ｄｍａ装置の回路方式 | |
| JPS61196286A (ja) | 表示情報処理装置 | |
| JPH01189753A (ja) | データ通信方法 | |
| JPH1049481A (ja) | 情報処理装置及びそのデータ転送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 11 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |