JPH1049481A

JPH1049481A - 情報処理装置及びそのデータ転送方法

Info

Publication number: JPH1049481A
Application number: JP20590996A
Authority: JP
Inventors: Koyo Nakagawa; 幸洋中川
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-08-05
Filing date: 1996-08-05
Publication date: 1998-02-20

Abstract

(57)【要約】【課題】バースト転送による高速なデータ転送をより効
率的に行えるようにすること。【解決手段】中央処理装置２ａから周辺デバイス５ａへ
データをバースト転送する情報処理装置において、前記
バースト転送されるデータを分割するバースト分割手段
１を設け、該バースト分割手段１は、前記中央処理装置
２ａからバースト転送されるデータを分割し、該分割し
たデータにアドレスを付与して前記周辺デバイス５ａに
バースト転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、中央処理装置（Ｃ
ＰＵ）からレンダリングプロセッサ等の周辺デバイス
（装置）へ、より高速にデータを供給できるようにする
情報処理装置及びデータ転送方法に関する。

【０００２】近年、コンピュータのハードウェアの進歩
により、フレームメモリに描画を行うレンダリングプロ
セッサの性能が飛躍的に向上している。そのレンダリン
グプロセッサの性能を最大限に引き出すためには、それ
に見合うだけのデータ供給が必要となる。

【０００３】例えば、３次元グラフィックで三角形を描
画する場合、１頂点当たりのデータ量を３２バイト（プ
リミティブヘッダ、Ｒ、Ｇ、Ｂ、Ａ、Ｘ、Ｙ、Ｚの各４
バイト、ここで、プリミティブヘッダは三角形、線等の
データの種類を示しパラメータ数も含む）とすると、１
００万三角形／秒を達成するためには、１秒間に９６メ
ガバイト（ＭＢ）（３２ＭＢ×３頂点）のデータ供給が
必要である。

【０００４】主記憶にある３次元座標で与えられた図形
データをＣＰＵで人の視点から見た２次元の図形に合う
ように座標変換するいわゆる幾何変換をして、幾何変換
後の頂点パラメータをレンダリングプロセッサに与える
場合、主記憶からＣＰＵへのデータ転送と、ＣＰＵから
レンダリングプロセッサへのデータ転送でバスを共有す
ることになる。そのため、バスに要求されるバンド幅は
さらに広く（前記の例では９６ＭＢ×２）なる。

【０００５】

【従来の技術】従来、データの転送速度を上げるための
技術として、複数のデータをまとめて転送するバースト
転送方式がある。近年、業界標準となりつつあるＰＣＩ
（Peripheral Component Interconnect ）バスなどは、
バースト転送を基本としたバスである。

【０００６】図１０は従来例の説明図である。以下、図
面を参照して従来のデータ転送の説明をする。図１０に
おいて、ＣＰＵ２は、主記憶３からの図形データをプロ
セッサローカルバスで取り込み、幾何変換をして、幾何
変換後の頂点パラメータをプロセッサローカルバスから
バスブリッジ４でバス変換を行い周辺バスでレンダリン
グプロセッサ５に与える。

【０００７】レンダリングプロセッサ５は、フレームメ
モリ６に描画（ピクセル値を設定）を行う。Ｄ／Ａ変換
器（ＲＡＭＤＡＣ）７は、フレームメモリ６のピクセル
値（ディジタル値）をアナログに変換してディスプレイ
に与えるものである。

【０００８】このような、ＣＰＵ２からレンダリングプ
ロセッサ５に複数のデータをまとめて転送するバースト
転送では、一般的に、最初のデータに対してアドレス
「Ａ」が与えられ、後続のデータに対しては、そのアド
レスを順次インクリメントしたもの（例えば、「Ａ＋
４」「Ａ＋８」・・・）と解釈されるものであった。

【０００９】したがって、この方式では、連続したアド
レスについてはバースト転送が可能であるものの、アド
レスが連続していない場合はバースト転送が不可能であ
った。そのため、連続したアドレスごとにデータを分割
して転送することになる。

【００１０】例えば、各頂点パラメータが不連続の場
合、ある頂点パラメータの格納レジスタが、あるベース
アドレスＢＡＳＥから３２バイトの領域にマップされて
いるとすると、最大でも１頂点データしかバースト転送
することができなかった。

【００１１】また、バースト転送サイズに制約条件があ
る場合（例えば、２のべき乗、固定長で６４バイトな
ど）には、パラメータが制約条件に合致しなければバー
スト転送が使えないといった問題があった。

【００１２】

【発明が解決しようとする課題】前記のような従来のも
のにおいては次のような課題があった。、従来の方式では、連続したアドレスについてはバー
スト転送が可能であるものの、アドレスが連続していな
い場合はバースト転送が不可能であった。

【００１３】、また、バースト転送サイズに制約条件
がある場合には、パラメータが制約条件に合致しなけれ
ばバースト転送が使えないといった問題があった。本発
明は、このような従来の課題を解決し、バースト転送に
よる高速なデータ転送をより効率的に行えるようにする
ことを目的とする。

【００１４】

【課題を解決するための手段】図１は本発明の原理説明
図である。図１中、１はバースト分割手段、２ａは中央
処理装置、３ａは主記憶、４はバス変換、５ａは周辺デ
バイスを示している。

【００１５】本発明は前記従来の課題を解決するため次
のように構成した。（１）：中央処理装置２ａから周辺デバイス５ａへデー
タをバースト転送する情報処理装置において、前記バー
スト転送されるデータを分割するバースト分割手段１を
設け、該バースト分割手段１は、前記中央処理装置２ａ
からバースト転送されるデータを分割し、該分割したデ
ータにアドレスを付与して前記周辺デバイス５ａにバー
スト転送する。

【００１６】（２）：前記（１）の情報処理装置におい
て、前記中央処理装置２ａからバースト転送されるデー
タの先頭に、前記バースト分割手段１がアドレスを付与
するための情報を付加する。

【００１７】（３）：前記（１）の情報処理装置におい
て、前記中央処理装置２ａのアドレス空間を複数のウイ
ンドウに分割し、前記アドレスを付与するための情報を
前記ウインドウに対応して前記バースト分割手段１に設
定する。

【００１８】（４）：前記（２）又は（３）の情報処理
装置において、前記アドレスを付与するための情報は、
初期アドレスに加算するための増分値を含むようにす
る。（５）：前記（１）の情報処理装置において、前記バー
スト分割手段１は、前記周辺デバイス５ａへのバースト
転送に先だって、前記周辺デバイス５ａのステータスを
チェックする。

【００１９】（６）：前記（５）の情報処理装置におい
て、前記周辺デバイス５ａのステータスのチェックは、
前記周辺デバイス５ａ内にあるステータスレジスタをリ
ードする、あるいは、前記周辺デバイス５ａのステータ
スのチェックは、前記周辺デバイス５ａから出力される
ビジー信号を検出する。

【００２０】（７）：中央処理装置２ａから周辺デバイ
ス５ａへデータをバースト転送する情報処理装置のデー
タ転送方法において、前記中央処理装置２ａからバース
ト転送されるデータをバースト分割手段１で分割し、該
分割したデータに前記バースト分割手段１でアドレスを
付与して前記周辺デバイス５ａにバースト転送する。

【００２１】（作用）前記構成に基づく作用を図１に基
づいて説明する。バースト分割手段１で、中央処理装置
２ａからバースト転送されるデータを分割し、該分割し
たデータにアドレスを付与して前記周辺デバイス５ａに
バースト転送する。このため、中央処理装置２ａからの
複数頂点データ等をまとめて効率よくバースト転送する
ことができるため、高速なグラフィクスを実現すること
ができる。

【００２２】また、前記中央処理装置２ａからバースト
転送されるデータの先頭に、前記バースト分割手段１が
アドレスを付与するための情報を付加する。このため、
例えば、三角形の３つの頂点データが別々のアドレス領
域にマッピングされている場合でも、それぞれに対し
て、中央処理装置２ａから複数頂点データをまとめて効
率よくバースト転送することができ、高速なグラフィク
スを実現することができる。

【００２３】さらに、中央処理装置２ａのアドレス空間
を複数のウインドウに分割し、アドレスを付与するため
の情報を前記ウインドウに対応してバースト分割手段１
に設定する。このため、中央処理装置２ａは必要なウイ
ンドウにアクセスするだけで、アドレス制御情報をいち
いち設定あるいは転送し直すことがなくなるので転送効
率を上げることができる。

【００２４】また、前記アドレスを付与するための情報
は、初期アドレスに加算するための増分値を含むように
する。このため、初期アドレスと増分値アドレスのデー
タとをまとめて効率よくバースト転送することができ
る。

【００２５】さらに、前記バースト分割手段１は、前記
周辺デバイス５ａへのバースト転送に先だって、前記周
辺デバイス５ａのステータスをチェックする。このた
め、バースト分割手段１は、周辺デバイス５ａがビジー
の時、無駄なリトライを繰り返すことを防止でき、効率
よくバースト転送することができる。

【００２６】また、前記周辺デバイス５ａのステータス
のチェックは、前記周辺デバイス５ａ内にあるステータ
スレジスタをリードする。このため、バースト分割手段
１は、周辺デバイス５ａのビジー状態を容易に認識する
ことができる。

【００２７】さらに、前記周辺デバイス５ａのステータ
スのチェックは、前記周辺デバイス５ａから出力される
ビジー信号を検出する。このため、バースト分割手段１
は、ステータスレジスタをリードすることなく周辺デバ
イス５ａのビジー状態を容易に認識することができる。

【００２８】また、情報処理装置のデータ転送方法にお
いて、中央処理装置２ａからバースト転送されるデータ
をバースト分割手段１で分割し、該分割したデータに前
記バースト分割手段１でアドレスを付与して前記周辺デ
バイス５ａにバースト転送する。このため、中央処理装
置２ａからの複数頂点データ等をまとめて効率よくバー
スト転送することができるため、高速なグラフィクスを
実現することができる。

【００２９】

【発明の実施の形態】図２〜図９は本発明の実施の形態
を示した図であり、以下、図面に基づいて本発明の実施
の形態を説明する。（１）：アドレスマッピングの説明図２は本発明の実施の形態におけるアドレスマッピング
の説明図（その１）、図３は本発明の実施の形態におけ
るアドレスマッピングの説明図（その２）である。以
下、図２、図３に基づいてアドレスマッピングの説明を
する。

【００３０】図２（ａ）は三角形の頂点の説明であり、
頂点Ａ、頂点Ｂ、頂点Ｃの３つの頂点を示している。図
２（ｂ）は頂点Ａのパラメータレジスタの説明である。
図２（ｂ）において、頂点Ａのパラメータレジスタのプ
リミティブヘッダＨｅａｄｅｒは、頂点Ａのベースアド
レスＢＡＳＥ＿Ａから４バイトの領域に格納されてい
る。ここでは、このヘッダＨｅａｄｅｒは、三角形（デ
ータの種類）を示しており後に続くＲ、Ｇ、Ｂ・・・等
のパラメータ数も含んでいる。

【００３１】Ｒ（レッド）、Ｇ（グリーン）、Ｂ（ブル
ー）は、色の３原色であり、ベースアドレスＢＡＳＥ＿
Ａに夫々＋４バイト、＋８バイト、＋１２バイトした４
バイトごとの領域に格納されている。

【００３２】Ａは透明度、つまり下の色との混合の度合
いを示しており、透明度Ａが大きいと下の色が透けて見
えることになる。この透明度Ａは、ベースアドレスＢＡ
ＳＥ＿Ａから＋１６バイトしたアドレスから４バイトの
領域に格納されている。

【００３３】Ｘ、Ｙ、Ｚは、三次元の座標を示してお
り、ベースアドレスＢＡＳＥ＿Ａに夫々＋２０バイト、
＋２４バイト、＋２８バイトした４バイトごとの領域に
格納されている。

【００３４】図３（ａ）は頂点Ｂのパラメータレジスタ
の説明である。図３（ａ）において、頂点Ｂのパラメー
タレジスタは、３２バイトの領域があり、頂点Ｂのベー
スアドレスＢＡＳＥ＿Ｂから４バイトごとに、プリミテ
ィブヘッダＨｅａｄｅｒ、Ｒ（レッド）、Ｇ（グリー
ン）、Ｂ（ブルー）、Ａ（透明度）、Ｘ（座標）、Ｙ
（座標）、Ｚ（座標）が格納されている。

【００３５】図３（ｂ）は頂点Ｃのパラメータレジスタ
の説明である。図３（ｂ）において、頂点Ｃのパラメー
タレジスタは、３２バイトの領域があり、頂点Ｃのベー
スアドレスＢＡＳＥ＿Ｃから４バイトごとに、プリミテ
ィブヘッダＨｅａｄｅｒ、Ｒ（レッド）、Ｇ（グリー
ン）、Ｂ（ブルー）、Ａ（透明度）、Ｘ（座標）、Ｙ
（座標）、Ｚ（座標）が格納されている。

【００３６】本発明では、パソコン等の情報処理装置の
ＣＰＵからバースト転送されたデータをバースト分割手
段で分割し、さらに、分割したデータに適切なアドレス
を付与して周辺デバイス（レンダリングプロセッサ、通
信用ＬＳＩ等）にバースト転送することを特徴とするも
のである。

【００３７】前記の適切なアドレスを付与する方式とし
て、ＣＰＵからバースト転送するデータにアドレスの制
御情報を付加する方式とアドレス空間に対応してアドレ
ス変換のための属性を設定する方式を提案するものであ
る。以下、前者の方式をヘッダ型アドレスコントロール
方式と呼び、後者の方式をウインドウ型アドレスコント
ロール方式と呼ぶ。

【００３８】（２）：ヘッダ型アドレスコントロール方
式の説明図４はヘッダ型アドレスコントロール方式の説明図であ
る。ヘッダ型アドレスコントロール方式では、バースト
転送するデータの先頭にアドレスを制御するための情報
を含むヘッダ（アドレスコントロールヘッダ）を付け
る。ここで、アドレスを制御するための情報（アドレス
制御情報）とは、連続領域分のデータ転送後のアドレス
指定であり、オフセットＯＦＦＳＥＴとモードｍｏｄが
設けてある。

【００３９】図４の上図はバースト分割手段で分割前の
バースト転送するデータ例（プロセッサローカルバス）
であり、アドレス制御情報、ＢＡＳＥ＿Ａ（頂点Ａのベ
ースアドレス）、Ｈ（プリミティブヘッダ）、Ｒ、Ｇ、
Ｂ、Ａ、Ｘ、Ｙ、Ｚ、Ｈ（プリミティブヘッダ）、Ｒ、
Ｇ、Ｂ、Ａ、Ｘ、Ｙ、Ｚが設けてある。

【００４０】図４の下図は、バースト分割手段で分割後
のバースト転送するデータ例（周辺デバイスの内部バ
ス）であり、ＢＡＳＥ＿Ａ（頂点Ａのベースアドレ
ス）、Ｈ（プリミティブヘッダ）、Ｒ、Ｇ、Ｂ、Ａ、
Ｘ、Ｙ、ＺとＢＡＳＥ＿Ｂ（頂点Ｂのベースアドレ
ス）、Ｈ（プリミティブヘッダ）、Ｒ、Ｇ、Ｂ、Ａ、
Ｘ、Ｙ、Ｚが設けてある。

【００４１】ここで、ＢＡＳＥ＿Ｂ＝ＢＡＳＥ＿Ａ＋Ｏ
ＦＦＳＥＴとなる。例えば、アドレス制御情報でＯＦＦ
ＳＥＴが「０」の場合は、初期アドレス（ベースアドレ
ス）から連続した領域に３２バイトの頂点データ（プリ
ミティブヘッダ、Ｒ、Ｇ、Ｂ、Ａ、Ｘ、Ｙ、Ｚ）を転送
後、繰り返して初期アドレスから３２バイトの頂点デー
タを転送することになる。

【００４２】また、三角形の３つの頂点に対して別々の
アドレス領域にレジスタがマッピングされている場合で
も、アドレス制御情報でＯＦＦＳＥＴを三角形の３つの
頂点のアドレス間隔としモード（ｍｏｄ）を「３」とす
ることにより、バースト分割手段でそれぞれに対してバ
ースト転送させることもできる。即ち、ｎを複数の三角
形の頂点の数とすると、ｎ（ｍｏｄ３）個目の頂点はア
ドレスＡからの連続領域にバースト転送し、ｎ＋１（ｍ
ｏｄ３）個目の頂点にはアドレスＢからの連続領域にバ
ースト転送し、ｎ＋２（ｍｏｄ３）個目の頂点にはアド
レスＣからの連続領域にバースト転送することができ
る。

【００４３】これにより、ＣＰＵからは、複数の頂点デ
ータをまとめて転送することができるので転送効率を上
げることができる。

【００４４】（３）：ウインドウ型アドレスコントロー
ル方式の説明図５はウインドウ型アドレスコントロール方式の説明図
である。ウインドウ型アドレスコントロール方式では、
バースト転送するデータにアドレスを制御するためのヘ
ッダ（アドレス制御情報）を付加するのではなく、ＣＰ
Ｕのアドレス空間を複数のウインドウに分割する。そし
て、このウインドウに対してアドレスの制御属性を設定
するものである。

【００４５】図５（ａ）は転送データの説明であり、図
５（ａ）において、上図はプロセッサローカルバスのバ
ースト分割手段で分割前のバースト転送するデータ例で
あり、ウインドウアドレス、ＢＡＳＥ＿Ａ（頂点Ａのベ
ースアドレス）、Ｈ（プリミティブヘッダ）、Ｒ、Ｇ、
Ｂ、Ａ、Ｘ、Ｙ、Ｚ、Ｈ（プリミティブヘッダ）、Ｒ、
Ｇ、Ｂ、Ａ、Ｘ、Ｙ、Ｚが設けてある。

【００４６】図５（ａ）の下図は、バースト分割手段で
分割後のバースト転送するデータ例（周辺デバイスの内
部バス）であり、ＢＡＳＥ＿Ａ（頂点Ａのベースアドレ
ス）、Ｈ（プリミティブヘッダ）、Ｒ、Ｇ、Ｂ、Ａ、
Ｘ、Ｙ、ＺとＢＡＳＥ＿Ｂ（頂点Ｂのベースアドレ
ス）、Ｈ（プリミティブヘッダ）、Ｒ、Ｇ、Ｂ、Ａ、
Ｘ、Ｙ、Ｚが設けてある。ここで、ＢＡＳＥ＿Ｂ＝ＢＡ
ＳＥ＿Ａ＋ＯＦＦＳＥＴとなり、このＯＦＦＳＥＴはウ
インドウごとに設定されるものである。

【００４７】図５（ｂ）はメモリマップの説明であり、
バースト分割手段にウインドウごとにアドレスの制御属
性が設定される。これにより、バースト分割手段は、Ｃ
ＰＵからウインドウを指示してバースト転送されたデー
タを、頂点Ａパラメータ、頂点Ｂパラメータ、頂点Ｃパ
ラメータに分割して周辺デバイスにバースト転送するも
のである。

【００４８】例えば、ウインドウ１のアドレスの制御属
性の設定により、ウインドウ１をアクセスすると初期ア
ドレスから３２バイトの頂点データを繰り返してバース
ト転送することができる。

【００４９】また、例えば、ウインドウ２のアドレスの
制御属性の設定により、ウインドウ２をアクセスすると
初期アドレスから３２バイトの頂点データをバースト転
送し、次の３２バイトを初期アドレス＋６４にバースト
転送し、次の３２バイトを初期アドレス＋１２８にバー
スト転送し、次の３２バイトはまた初期アドレスからバ
ースト転送するというようにアドレス及びデータ転送を
制御することができる。

【００５０】これにより、アドレス制御情報をいちいち
設定あるいは転送し直すことがなくなるので転送効率を
上げることができる。また、ＣＰＵからのバースト転送
に転送サイズ等の制約があり、例えば、６４バイトでし
かバースト転送できない場合でも、バースト分割手段で
分割を行うことによりバースト転送が可能となり、転送
効率を高めることができる。

【００５１】以上の各方式により、ＣＰＵからの複数頂
点データをまとめてバースト転送することができるた
め、転送効率の向上を図ることができる。

【００５２】（４）：システム構成の説明図６は実施の形態におけるシステム構成の説明図であ
る。以下、図面を参照してシステム構成の説明をする。

【００５３】図６において、ＣＰＵ２と主記憶３とバス
ブリッジ４がプロセッサローカルバスで接続され、バス
ブリッジ４はバースト分割手段１と周辺バスで接続さ
れ、更にバースト分割手段１はレンダリングプロセッサ
５と、レンダリングプロセッサ５はフレームメモリ６
と、フレームメモリ６はＤ／Ａ変換器（ＲＡＭＤＡＣ）
７と、Ｄ／Ａ変換器７はディスプレイと夫々接続されて
いる。

【００５４】ＣＰＵ２は、主記憶３の図形データをプロ
セッサローカルバスで取り込み、幾何変換をして、幾何
変換後の頂点パラメータをプロセッサローカルバスから
バスブリッジ４に与えるものである。主記憶３は、図形
（グラフィック）データを記憶するメモリである。バス
ブリッジ４は、プロセッサローカルバスと周辺バスとの
バス変換を行うものである。

【００５５】バースト分割手段１は、ＣＰＵ２からバー
スト転送されるデータを分割し、適切なアドレスを付加
してレンダリングプロセッサ５にバースト転送するもの
である。

【００５６】レンダリングプロセッサ５は、フレームメ
モリ６に描画（ピクセル値を設定）を行うものである。
例えば、レンダリングプロセッサ５は三角形の各頂点に
対して夫々パラメータレジスタを備え、３個の頂点パラ
メータがそろったところで描画処理（３個の頂点で記述
された三角形内部の面塗り処理および隠面消去処理）を
開始するものである。

【００５７】Ｄ／Ａ変換器（ＲＡＭＤＡＣ）７は、フレ
ームメモリ６のピクセル値（ディジタル値）をアナログ
に変換してディスプレイに与えるものである。

【００５８】（５）：バースト分割手段の説明図７は実施の形態におけるバースト分割手段の説明図で
ある。以下、図面を参照してバースト分割手段の説明を
する。

【００５９】図７において、バースト分割手段１には、
アドレスデコード１１、データバッファ１２、ステータ
スレジスタ１３、バーストコントロールレジスタ１４、
バーストコントロールレジスタ１５、ベースアドレスバ
ッファ１６、インクリメンタ１７、マルチプレクサ１
８、マルチプレクサ１９、コントローラ２０が設けてあ
る。

【００６０】アドレスデコード１１は、ＣＰＵ２からの
アクセスのアドレスを解釈するものであり、各レジスタ
への書き込み信号、アクセスウインドウの信号等を出力
するものである。データバッファ１２は、バーストデー
タを蓄える６４ワードのバッファ（ＦＩＦＯ：first-in
first-out）である。

【００６１】ステータスレジスタ１３は、ステータスを
示す内部レジスタであり、レンダリングプロセッサ５で
ある描画ＬＳＩがパラメータデータを受けられる状態に
あるかどうかを示すビジービットＢＵＳＩが設けられる
ものである。

【００６２】バーストコントロールレジスタ１４、１５
は、夫々ベースアドレスの増分値と増分値を加算する回
数を示す内部レジスタである。ベースアドレスバッファ
１６は、バーストアクセスの最初のアドレスを保持する
ものである。インクリメンタ１７は、バーストコントロ
ールレジスタ１４、１５に格納された増分値と加算回数
をもとに次のベースアドレスを計算するものである。

【００６３】マルチプレクサ１８は、バーストコントロ
ールレジスタ１４とバーストコントロールレジスタ１５
の何れかを選択してインクリメンタ１７に出力するもの
である。マルチプレクサ１９は、データバッファ１２と
ベースアドレスバッファ１６の何れかを選択して描画Ｌ
ＳＩに出力するものである。コントローラ２０は、全体
の制御を司るものである。

【００６４】（６）：アドレスマッピングの説明図８は実施の形態におけるアドレスマッピングの説明図
である。以下、図面を参照してアドレスマッピングの説
明をする。なお、図のｈは１６進を示している。

【００６５】図８において、レジスタ域は、ＣＰＵメモ
リアドレス００００００〜０００００ｆ（１６進）まで
の１６バイト（Ｂ）であり、バースト分割手段内部のレ
ジスタ域である。ウインドウ１の空間は、００１０００
〜００１ｆｆｆ（１６進）までの４キロバイト（ＫＢ）
であり、描画ＬＳＩ内のパラメータレジスタがマッピン
グされている。ウインドウ２の空間は、００２０００〜
００２ｆｆｆ（１６進）までの４キロバイト（ＫＢ）で
あり、描画ＬＳＩ内のパラメータレジスタがマッピング
されている。

【００６６】頂点Ａパラメータは、描画ＬＳＩ内のパラ
メータレジスタのアドレス００００〜００２０（１６
進）の３２Ｂである。Ｈｅａｄｅｒ、Ｒ、Ｇ、Ｂ、Ａ、
Ｘ、Ｙ、Ｚの各４バイトは、頂点Ａパラメータレジスタ
の内部の詳細である。

【００６７】頂点Ｂパラメータは、描画ＬＳＩ内のパラ
メータレジスタのアドレス００４０〜００６０（１６
進）の３２Ｂ（Ｈｅａｄｅｒ、Ｒ、Ｇ、Ｂ、Ａ、Ｘ、
Ｙ、Ｚの各４バイト（図示省略））である。

【００６８】頂点Ｃパラメータは、描画ＬＳＩ内のパラ
メータレジスタのアドレス００８０〜００ａ０（１６
進）の３２Ｂ（Ｈｅａｄｅｒ、Ｒ、Ｇ、Ｂ、Ａ、Ｘ、
Ｙ、Ｚの各４バイト（図示省略））である。

【００６９】（７）：内部レジスタの説明図９は実施の形態における内部レジスタの説明図であ
る。以下、図９に基づいて内部レジスタの定義の説明を
する。

【００７０】図９（ａ）はステータスレジスタの説明で
ある。バースト分割手段１内のステータスレジスタ１３
は、３２ビットであり、「０」ビットの位置にＢＵＳＹ
ビットが設けられている。このＢＵＳＹビットは、描画
ＬＳＩ（レンダリングプロセッサ５）がパラメータデー
タを受けられる状態にあるかどうかを示している。

【００７１】描画ＬＳＩには、パラメータデータを受け
とるレジスタ５１と描画処理を行う描画エンジンが設け
てあり、描画エンジンにもレジスタ５２が設けてある
（図７参照）。描画ＬＳＩは、描画に必要な頂点パラメ
ータがレジスタ５１にセットされたら、まず、ビジー
（ＢＵＳＹ）信号をオンにして、次に、内部の描画エン
ジンがアイドルになるのを待って、レジスタ５１のパラ
メータを描画エンジンのレジスタ５２にコピーする。こ
のコピーが完了すると、描画ＬＳＩは、描画エンジンで
描画処理を開始するとともに次のパラメータを受けられ
るようにビジー信号をオフする。

【００７２】なお、描画ＬＳＩ内にＢＵＳＹビット（ス
テータスレジスタ）を設け、バースト分割手段１が、描
画ＬＳＩ内にあるＢＵＳＹビット（ステータスレジス
タ）をリードするようにしてもよい。

【００７３】図９（ｂ）はバーストコントロールレジス
タ１４の説明である。バーストコントロールレジスタ１
４は、３２ビットであり、「０」〜「１５」ビットの位
置にベースアドレスへの増分値ＩＮＣが、「１６」〜
「３１」ビットの位置に増分値を加算する回数である加
算回数ＩＮＣ＿ＣＯＵＮＴが設けてある。このバースト
コントロールレジスタ１４は、ウインドウ１に対応する
ものである。

【００７４】図９（ｃ）はバーストコントロールレジス
タ１５の説明である。バーストコントロールレジスタ１
５は、３２ビットであり、「０」〜「１５」ビットの位
置にベースアドレスへの増分値ＩＮＣが、「１６」〜
「３１」ビットの位置に増分値を加算する回数である加
算回数ＩＮＣ＿ＣＯＵＮＴが設けてある。このバースト
コントロールレジスタ１５は、ウインドウ２に対応する
ものである。

【００７５】（８）：バースト転送動作の説明まず最初に、ＣＰＵ２は、各ウインドウに対してアドレ
スを制御するための属性（図９の増分値ＩＮＣと加算回
数ＩＮＣ＿ＣＯＵＮＴ）を設定する。

【００７６】ここでは、ウインドウ１に対しては、増分
値ＩＮＣ＝０、加算回数ＩＮＣ＿ＣＯＵＮＴ＝０、すな
わち、バースト分割手段１を、ベースアドレスから１頂
点分のパラメータを転送した後、また、ベースアドレス
に戻って、次の１頂点分のパラメータを転送することを
繰り返すように設定する。

【００７７】ウインドウ２に対しては、増分値ＩＮＣ＝
６４、加算回数ＩＮＣ＿ＣＯＵＮＴ＝２、すなわち、バ
ースト分割手段１を、ベースアドレスから１頂点分のパ
ラメータを転送した後、ベースアドレスに６４を加算
し、加算回数を−１（ＩＮＣ＿ＣＯＵＮＴ＝１）してか
ら１頂点分のパラメータを転送する。次に、ベースアド
レスにさらに６４を加算し、加算回数を−１（ＩＮＣ＿
ＣＯＵＮＴ＝０）してから１頂点分のパラメータを転送
する。その次は、加算回数が０となっているので、加算
回数を２にリセットして初期のベースアドレスから頂点
パラメータを転送することを繰り返すように設定する。

【００７８】上記の設定をした後、複数の三角形の１頂
点だけを変更したいので有れば、ウインドウ１の空間に
ＣＰＵ２から変更する複数頂点のパラメータをバースト
転送する。また、三角形の３頂点とも順次変更したいの
であればウインドウ２の空間に複数頂点のパラメータを
バースト転送する。

【００７９】バースト分割手段１は、バーストコントロ
ールレジスタ１４又はバーストコントロールレジスタ１
５の属性に応じて、バーストデータを分割するとともに
アドレスを付与して、ＢＵＳＹ信号の状態を監視しなが
ら、描画ＬＳＩへ頂点パラメータをバースト転送するも
のである。

【００８０】このように、バースト分割手段１は、ＣＰ
Ｕ２からバースト転送されたデータを分割し、さらに、
分割したデータに適切なアドレスを付与して周辺デバイ
スにバースト転送することにより、ＣＰＵ２からの複数
頂点データをまとめて効率よくバースト転送することが
できるため、高速なグラフィックスを実現することがで
きる。

【００８１】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。（１）：バースト分割手段で、中央処理装置からバース
ト転送されるデータを分割し、該分割したデータにアド
レスを付与して周辺デバイスにバースト転送するため、
中央処理装置からの複数頂点データ等をまとめて効率よ
くバースト転送することができ、高速なグラフィクスを
実現することができる。

【００８２】（２）：中央処理装置からバースト転送さ
れるデータの先頭に、バースト分割手段がアドレスを付
与するための情報を付加するため、例えば、三角形の３
つの頂点データが別々のアドレス領域にマッピングされ
ている場合でも、それぞれに対して、中央処理装置から
複数頂点データをまとめて効率よくバースト転送するこ
とができ、高速なグラフィクスを実現することができ
る。

【００８３】（３）：中央処理装置のアドレス空間を複
数のウインドウに分割し、アドレスを付与するための情
報を前記ウインドウに対応してバースト分割手段に設定
するため、中央処理装置は必要なウインドウにアクセス
するだけで、アドレス制御情報をいちいち設定あるいは
転送し直すことがなくなるので転送効率を上げることが
できる。

【００８４】（４）：アドレスを付与するための情報
は、初期アドレスに加算するための増分値を含むように
するため、初期アドレスと増分値アドレスのデータとを
まとめて効率よくバースト転送することができる。

【００８５】（５）：バースト分割手段は、周辺デバイ
スへのバースト転送に先だって、前記周辺デバイスのス
テータスをチェックするため、バースト分割手段は、周
辺デバイスがビジーの時、無駄なリトライを繰り返すこ
とを防止でき、効率よくバースト転送することができ
る。

【００８６】（６）：周辺デバイスのステータスのチェ
ックは、周辺デバイス内にあるステータスレジスタをリ
ードするため、バースト分割手段は、周辺デバイスのビ
ジー状態を容易に認識することができる。また、周辺デ
バイスのステータスのチェックは、周辺デバイスから出
力されるビジー信号を検出するため、バースト分割手段
は、ステータスレジスタをリードすることなく周辺デバ
イスのビジー状態を容易に認識することができる。

【００８７】（７）：情報処理装置のデータ転送方法に
おいて、中央処理装置からバースト転送されるデータを
バースト分割手段で分割し、該分割したデータに前記バ
ースト分割手段でアドレスを付与して前記周辺デバイス
にバースト転送するため、中央処理装置からの複数頂点
データ等をまとめて効率よくバースト転送することがで
き、高速なグラフィクスを実現することができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】実施の形態におけるアドレスマッピングの説明
図（その１）である。

【図３】実施の形態におけるアドレスマッピングの説明
図（その２）である。

【図４】実施の形態におけるヘッダ型アドレスコントロ
ール方式の説明図である。

【図５】実施の形態におけるウインドウ型アドレスコン
トロール方式の説明図である。

【図６】実施の形態におけるシステム構成の説明図であ
る。

【図７】実施の形態におけるバースト分割手段の説明図
である。

【図８】実施の形態におけるアドレスマッピングの説明
図である。

【図９】実施の形態における内部レジスタの説明図であ
る。

【図１０】従来例の説明図である。

【符号の説明】

１バースト分割手段２ａ中央処理装置３ａ主記憶４バス変換５ａ周辺デバイス

Claims

【特許請求の範囲】

【請求項１】中央処理装置から周辺デバイスへデータを
バースト転送する情報処理装置において、前記バースト転送されるデータを分割するバースト分割
手段を設け、該バースト分割手段は、前記中央処理装置からバースト
転送されるデータを分割し、該分割したデータにアドレ
スを付与して前記周辺デバイスにバースト転送すること
を特徴とした情報処理装置。
【請求項２】前記中央処理装置からバースト転送される
データの先頭に、前記バースト分割手段がアドレスを付
与するための情報を付加することを特徴とした請求項１
記載の情報処理装置。
【請求項３】前記中央処理装置のアドレス空間を複数の
ウインドウに分割し、前記アドレスを付与するための情
報を前記ウインドウに対応して前記バースト分割手段に
設定することを特徴とした請求項１記載の情報処理装
置。
【請求項４】前記アドレスを付与するための情報は、初
期アドレスに加算するための増分値を含むことを特徴と
した請求項２又は３記載の情報処理装置。
【請求項５】前記バースト分割手段は、前記周辺デバイ
スへのバースト転送に先だって、前記周辺デバイスのス
テータスをチェックすることを特徴とした請求項１記載
の情報処理装置。
【請求項６】前記周辺デバイスのステータスのチェック
は、前記周辺デバイス内にあるステータスレジスタをリ
ードすること、あるいは、前記周辺デバイスから出力さ
れるビジー信号を検出することを特徴とした請求項５記
載の情報処理装置。
【請求項７】中央処理装置から周辺デバイスへデータを
バースト転送する情報処理装置のデータ転送方法におい
て、前記中央処理装置からバースト転送されるデータをバー
スト分割手段で分割し、該分割したデータに前記バース
ト分割手段でアドレスを付与して前記周辺デバイスにバ
ースト転送することを特徴とした情報処理装置のデータ
転送方法。