JPH1069548A - コンピュータ・グラフィックス・システム - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 ホスト・コンピュータとグラフィックス・サ
ブシステムとの間でグラフィックス機能を効果的に分散
させること。 【解決手段】 マスクした直接フレーム・バッファアド
レス操作により、ホストのシステム・プロセッサ及び他
のシステム資源での３Ｄレンダリングを支援する。画素
データは補助グラフィックス・バッファを含むシステム
・メモリにある。ホスト・システムのメイン・プロセッ
サは、画素データを発生する。データは補助バッファに
対して検査され、ホスト・システムでマスクを発生す
る。マスクは画素データと組み合わされ、ＰＣＩバスを
通してバースト・モードでグラフィックス・サブシステ
ムへ転送される。グラフィックス・サブシステムではマ
スクにより規定される画素データの一部をフレーム・バ
ッファへロードするため、他のデータと共にマスクを用
いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的にはコンピ
ュータ・グラフィックス・システムに関し、特に、コン
ピュータのメイン・システムとグラフィックス・サブシ
ステムとの間の効率的なグラフィックス情報の転送を必
要とするディスプレイ・グラフィックス・サブシステム
を実現するようなシステムに関する。

【０００２】

【従来の技術】コンピュータ・グラフィックスの分野に
おいては、多くの種類のグラフィックス・システムが利
用されている。しかしながら、通常、このようなシステ
ムは、グラフィックス情報の処理に関する所与のタスク
を実行するホスト・コンピュータと、更なる機能を実行
するグラフィックス・アダプタを通常含む関連するグラ
フィックス・サブシステムに設けられる。後者は、例え
ば、実際にグラフィックスを表示するグラフィックス出
力装置への出力として適切な形態にグラフィックス情報
を配列させることを含む。

【０００３】技術的な発展において、ホスト・コンピュ
ータとグラフィックス・サブシステムとの間におけるグ
ラフィックス情報の発生、処理、及び表示に関する役割
の分担については、多くの形態が採られていた。ホスト
・コンピュータ及びグラフィックス・サブシステムの特
定の特徴に大きく依存するために、必要な機能が、ホス
ト・コンピュータ又はグラフィックス・サブシステムの
いずれかにより交互に行なわれる場合もある。コンピュ
ータによる画像システムの一例におけるこの役割分担
は、ホスト・コンピュータ・システムのメイン・プロセ
ッサが画素のレンダリングを実行し、そして得られた最
終的な画素データがグラフィックス・サブへ転送される
ことになる。その後、グラフィックス・サブシステム
は、グラフィックス画像を生成するために用いられるフ
レーム・バッファに適宜の画素を配置する。

【０００４】説明のために示すが、上記と対照的に他の
システムにおいては、グラフィックス・アダプタがレン
ダリングを行うために用いられ、そしてもちろん、適切
なグラフィックス出力装置により使用される適宜のフォ
ーマットでグラフィックス情報の提示も行う。例えば、
グラフィックス・アダプタ・カードには完全３Ｄエンジ
ンが設けられており、グラフィックス・アダプタ上のグ
ラフィックスに関する全ての処理が発生しかつ特殊なグ
ラフィックス機能を実行する完全なサブシステムとなっ
ているが、これらのシステムは比較的新しくかつ高価で
ある。これは、１つには、全てのグラフィックス処理を
行うために非常に高度でかつ高価なグラフィックス・ア
ダプタ・プロセッサを必要とするからであり、さらに、
十分なグラフィックス・アダプタ・メモリを必要とする
からである。従って、別個のサブシステムに対して全て
のグラフィックス機能を負担させるというこの解決法
は、実際問題として、一般的かつ高性能のグラフィック
スを提供する実行可能な解決法ではなく、むしろ、エン
ジニアリング・ワークステーション等におけるようにコ
ストが嵩むことを正当化し得る適所市場のために最適化
された方法といえる。

【０００５】専用の高機能グラフィックス・サブシステ
ムに対して別の解決方法を採ることについて他の理由も
存在する。高機能コンピュータ・システムにおいては、
通常、グラフィックス・サブシステムから所与のグラフ
ィックス機能の負担を減らしてホスト・コンピュータへ
負担させるために、中央演算処理装置若しくはコントロ
ーラ・チップ上の余剰の「シリコン」すなわち能力を利
用可能な場合がある。言い換えるならば、プロセッサ若
しくはメモリ・コントローラ自身でグラフィックス機能
を実現することにより、ホスト・コンピュータにより用
いられていないこの余剰の処理能力を、「フリー」なも
のとして有効に利用することができる。仮に、そのよう
にしない場合には、このようなグラフィックス機能を専
用のグラフィックス・サブシステム内に設けなければな
らなくなる。

【０００６】従って、例えば、いくつかのマイクロプロ
セッサ製造業者は、より優れたグラフィックスを提供し
かつ３Ｄレンダリングやマルチメディア機能を支援する
という重要性を増しつつある領域を補助するべく、ブロ
ック移動等のための特殊な命令を設けるなど、新しいプ
ロセッサ命令を提供してきた。

【０００７】上述のように、３Ｄレンダリング等のより
高度な機能のグラフィックスについては、専用のグラフ
ィックス・サブシステムを設けることが可能であるが、
比較的高価なグラフィックス・アダプタを具備すると共
に、奥行き(Ｚ)バッファ処理等の事項を処理するための
余分なメモリ、アルファ(alpha)・プレーンを記憶する
ための他の関連メモリ、更なるロジック等を具備する。
しかしながら、産業上では、システム資源をより有効に
利用することにより、高機能グラフィックスを実現する
ためのコストを低減することが模索されてきた。従っ
て、グラフィックス・アダプタにおける高速のビデオ・
メモリを必要とする替わりに、例えば、奥行き、アルフ
ァ、又は透明要素等の記憶のためにプロセッサ複合体内
のメイン・メモリ及びホスト・コンピュータの処理を有
効に利用することに、ある程度の関心がもたれていた。

【０００８】しかしながら、ホスト・コンピュータの使
用中の資源を利用することによりグラフィックス機能を
ホスト・コンピュータとグラフィックス・アダプタの間
に分散させようとすることには、問題点がある。第１の
問題は、非常に密度の高いグラフィックス情報を限られ
た帯域幅のバスを通してグラフィックス・サブシステム
へ転送することにある。さらに、現代の細分化の時代に
あっては、設計者が、グラフィックス・アダプタ又はメ
イン・プロセッサ若しくはメイン・コントローラのみの
設計を特殊化する場合があり、必要な統合システムとし
ての見通しや技術が失われがちである。このため、設計
者は、メイン・システムについてもグラフィックス・サ
ブシステムについてもその利点や制約を熟知しているこ
とが要求される。従って、分散型グラフィックス設計手
法による予期せぬ恩恵を利用できるような機会は、それ
ほど明確であるとはいえず、安易には認めがたい。

【０００９】それにも拘わらず、グラフィックス画像ア
ートにおいては、システムすなわちホスト・コンピュー
タのメイン・メモリ及びプロセッサが、少なくともある
程度のグラフィックス処理ワークロードを負担するべく
利用されることが一般的である。具体的には、このよう
なシステム・メモリが、通常、複数の補助グラフィック
ス・バッファを含んでいる。これらの補助バッファは、
視者に対する所望の効果を実現するべく、基本グラフィ
ックス・データを操作するために必要な情報を格納する
ことになる。例えば、これらの補助バッファには、奥行
きバッファ、アルファ・バッファ、ステンシル・バッフ
ァ等が含まれる。そして、既知の方法で用いられてグラ
フィックス情報を処理することにより、最終的に表示さ
れたとき、視者によって３Ｄすなわち奥行きや様々な表
面の特徴等が知覚される。ワークステーション等の現代
のホスト・コンピュータにおける格段に向上した処理能
力の出現に伴い、メイン・システム・プロセッサの通常
は余裕のある能力を利用可能となる。従って、これらの
コンピュータは、画素をレンダリングして表示のために
グラフィックス・サブシステムへ伝送する前に、上記の
バッファに対して極めて複雑な時間のかかる検査を行う
べく理想的に設定されている。しかしながら、前述の通
り、システムの特別な必要性によっては、このバッファ
に対する検査を、グラフィックス・アダプタ・プロセッ
サに必要な処理能力を有する特殊なグラフィックス支援
ハードウェアで置き換えることもできる。

【００１０】いずれにしても重要な点は、この補助グラ
フィックス・バッファに対する検査の結果、所与の画像
の幾つかの画素がレンダリング不要となる場合がある点
である。単純な一例ではあるが、３次元システムの画像
を構成する画素の一部が、遠いオブジェクトと視者との
間にある平面内の別のオブジェクトのために視者から見
えなくなることがある。表示が覆い隠される例として
は、太陽の画像に関する画素の一部が、地球上の視者と
太陽との間を遮る月の存在により見えなくなる場合があ
る。重要なことは、幾つかの画素がレンダリング不要で
あるにも拘わらず、レンダリング不要の画素のアドレス
も含めて各画素ベースに基づくアドレス情報を維持する
必要がある点である。仮にそうしなければ、グラフィッ
クス・サブシステムは、画像に関係する画素の集合の中
からいずれの画素がレンダリング不要であるのかを、上
記の補助バッファ検査の結果として判断する手段がなく
なってしまう。

【００１１】この各画素ベースに基づくアドレス情報を
維持する必要性が、本発明の課題とする重大な問題点で
ある。現代の高解像度グラフィックス画像システムにお
いては、ホスト・コンピュータとグラフィックス・サブ
システムとの間で膨大な量の画素データを転送しなけれ
ばならない。例えば、現在の比較的中程度の解像度であ
る１２８０×１０２４画素の表示画面の表示装置を設け
る場合、すなわち、１０２４本のラインが各々１２８０
個の画素をもつ場合でさえ、各画素がそれぞれ独自の画
素アドレスを有している。高いカラー解像度システムに
おいては、各画素自身が、２４ビット数のようなカラー
奥行き情報と関連している。このように、画素の数の多
さ、画素データの画素当たりのビット数の多さ、及び画
素に関する独自の個別アドレスの数の多さを含むこの大
量のグラフィックス・データがある。従って、専用のグ
ラフィックス・サブシステムからメイン・システムへ所
与のグラフィックス機能を負担させる場合には、それに
より、メイン・システムとグラフィックス・サブシステ
ムとを相互接続するバスの限られた帯域幅の取り扱いに
おける問題が発生することは、明らかであろう。「バー
スト・モード」による現在のＰＣＩバスでさえ、３Ｄレ
ンダリングに必要な必要な様々な画素データ、アドレ
ス、及び様々な前述の補助検査データの全てをこのよう
なバスを通して搬送することは、不可能ではないとして
も非実用的である。

【００１２】

【発明が解決しようとする課題】以上により、本発明の
目的は、ホスト・コンピュータとグラフィックス・サブ
システムとの間でグラフィックス・インプリメンテーシ
ョンを効果的に分散するシステムを提供することであ
る。これにより、余剰のホスト能力の利用による関連コ
ストにおける有利性を享受すると同時に、全てのグラフ
ィックス操作をグラフィックス・サブシステム自身で実
行する高性能グラフィックス・サブシステムの必要性を
排除する。さらに、本発明の目的は、分散型グラフィッ
クス・インプリメンテーションを提供する一方、前述の
ホスト・システムとグラフィックス・サブシステムとを
相互接続するバス構造に関するボトルネックの問題をも
解決することである。

【００１３】

【課題を解決するための手段】本発明は、ホスト・コン
ピュータ処理複合体からグラフィックス・サブシステム
へとグラフィックス情報を効率的に転送するシステム及
び方法であって、レンダリング及び最終的画素データが
ホスト・システムにより発生されるシステム及び方法を
提供する。

【００１４】マスクされた直接フレーム・バッファ・ア
クセス（ＤＦＡ）・オペレーションが設けられ、実施例
では、このオペレーションが、ホストのシステム・プロ
セッサ及び他のシステム資源により実行される３Ｄレン
ダリングを支援する。奥行き、アルファ、ステンシル、
及び他の画素データの記憶装置は、システムすなわちホ
スト・コンピュータのメイン・メモリに設けられ、関連
する１又は複数の補助グラフィックス・バッファを含
む。ホスト・システムのメイン・プロセッサは、画像に
関連する画素データを発生する。このデータは、バスを
通してグラフィックス・サブシステムへ転送される前に
バッファに対して検査される。この検査の結果、ホスト
・システムは、画素データと組み合わされてグラフィッ
クス・サブシステムへ転送されることになるマスクを発
生する。このマスクは、ホストにより実行された補助バ
ッファ検査の単純化された複合体である。

【００１５】実施例では、マスクの最上位ビットが、マ
スクに続く第１のすなわち最上位の画素のデータの更新
を制御する。後続する各マスク・ビットは、順次続く画
素の更新を制御する。従って、システムにＤＦＡコマン
ドが設けられ、実施例では、そのフォーマットは、[第
１の画素のアドレス][ホストとグラフィックス・サブシ
ステムとの間で転送される画素のカウント数][マスク]
[画素データ]である。従って、本発明による上記のＤＦ
Ａコマンドを用いて、例えば、画素（０，０）、（４，
０）、及び（８，０）をグラフィックス・サブシステム
のフレーム・バッファ要素へと更新する場合、ホスト・
システムは、第１の画素（０，０）のアドレス、画素デ
ータ、マスク（１０００１）及びカウント数のみを、ホ
ストとグラフィックス・サブシステムとを相互接続する
ＰＣＩバス等のバスを通して伝達するだけである。この
ように、第１の画素のアドレスの転送を必要とするのみ
であり、各画素に関連するアドレスを全て転送すること
によるアドレス・オーバヘッドを回避できることによ
り、ホストとグラフィックス・サブシステムとの間のグ
ラフィックス・データの転送効率の飛躍的向上が実現さ
れる。さらに、グラフィックス・サブシステムにおいて
は、このマスクが、グラフィックス・サブシステムへ先
に転送された画素レンダリング・データのサブセットを
決定するために用いられる。これにより、このような画
素のサブセットが、グラフィックス・サブシステムのフ
レーム・バッファへ書き込まれ、その後、グラフィック
ス・サブシステムと互いに接続された関連のグラフィッ
クス出力装置上に表示される。

【００１６】

【発明の実施の形態】コンピュータ化されたグラフィッ
クス画像システムにおいては、画像当たりの画素数の増
大、カラー解像度の向上、フルモーション・ビデオ等に
関する拡張機能が、探求され続けている。一方、このこ
とは、ホスト・システムとグラフィックス・サブシステ
ムとの間を接続する限られた帯域幅のバスを通して益々
増大する情報を効率的に転送可能とするという深刻な問
題を生じさせる。奥行きやアルファ等のバッファ及び検
査により提供される更なる機能への要望と、ホスト・コ
ンピュータとグラフィックス・サブシステムとの間のグ
ラフィックス情報の効率的転送の問題は、各画素ベース
に基づくこの検査に関係するアドレス情報を維持する必
要性のために、さらに悪い状況となる。補助バッファに
対するホスト検査の結果からいずれの画素が表示されな
いかをグラフィックス・サブシステムにおいて識別する
ために個々の画素アドレスが必要とされる場合に、バス
帯域幅の制限によってバスを介した個々の画素アドレス
の転送が妨げられる。

【００１７】従って、各画素に関する補助バッファに対
するシステム・メモリの検査結果及びカラー・データを
グラフィックス・サブシステムへ送ると同時に、アドレ
ス・オーバヘッドを最小限とすることができる転送方法
が切実に求められた。

【００１８】図１は、本発明の実施例に用いられるデジ
タル・コンピュータ・システム１０の構成図である。こ
のようなコンピュータは、ＩＢＭコーポレーションによ
り製品化されているＲＩＳＣベースのシステム等、ワー
クステーションの形態をとることができる。しかしなが
ら、本発明はこの形態に限定されず、グラフィックス情
報の表示のためにグラフィックス・サブシステムを利用
する実質的に任意のコンピュータ・システムに対して同
等に適用可能である。

【００１９】図１を参照すると、コンピュータは、メイ
ン・メモリ１２へ接続された１又は複数のメインプロセ
ッサ１１と、ホスト１０Ａのハードディスク１２Ａを具
備する。汎用的な入力装置１３及び出力装置１４が、そ
れぞれホストへ付設される。このような入力装置として
は、キーボード、マウス、タブレット、若しくは他の形
式の入力装置である。出力装置１４としては、テキスト
・モニタ、プロッタ、若しくは他の既知の出力装置があ
る。よく知られたディスケット若しくはコンパクト・デ
ィスク等のコンピュータ読取り可能な着脱自在の媒体１
９を、ディスク・ドライブ若しくはＣＤＲＯＭドライブ
等の入出力装置１８へ挿入することができる。データ
は、入出力コントローラ１７により制御される入出力装
置１８によって、着脱自在の媒体から読み取られ又はこ
れに対して書き込まれる。入出力コントローラは、バス
１６を介してメイン・プロセッサと情報伝達を行う。メ
イン・メモリ１２、ハード・ディスク１２Ａ、及び着脱
自在の媒体１９は全て、メイン・プロセッサ１１により
処理されるデータを記憶する「メモリ」と称される。

【００２０】メイン・プロセッサ１１は、グラフィック
ス・サブシステムを介してグラフィックス表示装置等の
適宜のグラフィックス出力装置１５へも接続される。グ
ラフィックス・サブシステムは、典型的な実施例では、
グラフィックス・アダプタ２０又は他の適宜のグラフィ
ックス・サブシステム・フォーム機能から構成される。
グラフィックス・アダプタ２０は、バス１６を介してグ
ラフィックスに関する命令をメイン・プロセッサ１１か
ら受信する。その後、グラフィックス・アダプタは、グ
ラフィックス・アダプタ・メモリ２３へ接続されたグラ
フィックス・アダプタ・プロセッサ２２によりこれらの
命令を実行する。このグラフィックス・アダプタ・メモ
リ２３は、しばしば、拡張グラフィックス機能を提供す
る高性能グラフィックス・サブシステムと関連して用い
られるものであり、その他のシステムにおいてはこのよ
うな専用のグラフィックス・アダプタ・メモリ２３を不
要とする場合もある。グラフィックス・アダプタにおけ
るグラフィックス・プロセッサ２２は、本質的にグラフ
ィックス・レンダリング・エンジンであり、バスを通し
てメイン・プロセッサから受信した命令を実行し、その
結果、それらの命令の実行に基づいて１又は複数のフレ
ーム・バッファ２４を更新する。フレーム・バッファ２
４は、本質的にビデオ・ランダム・アクセス・メモリ
（ＶＲＡＭ）であり、高速のアクセス時間をもつ。フレ
ーム・バッファ２４は、グラフィックス出力装置上に表
示される画素毎のデータを記憶するために用いられ、フ
レーム・バッファ２４内のデータにより参照されるカラ
ーのパレットを格納するルックアップ・テーブル（ＬＵ
Ｔ）２４Ａを具備する。ＤＡＣ（デジタル・アナログ変
換器）２５は、フレーム・バッファに記憶されたデジタ
ル・データを、よく知られた「ＲＧＢ」のビデオ信号
等、適宜の信号へ変換する。変換された信号がグラフィ
ックス表示装置１５へ与えられることにより、メイン・
プロセッサからの所望の出力の視覚的表示が得られる。
汎用的に、ＬＵＴ２４Ａ及びＤＡＣ２５は、ランダム・
アクセス・メモリ・デジタル・アナログ変換器すなわち
「ＲＡＭＤＡＣ」を構成する。

【００２１】本発明の重要な特徴は、ホスト・システム
１０Ａが、 さらにメイン・プロセッサ１１及びメイン
・メモリ１２と互いに接続されたメモり・コントローラ
３０を含むことである。これは、メイン・メモリ内に存
在する表示される画素に関連するグラフィックス情報の
処理及び記憶を制御するためである。特に、以下詳細に
述べるように、このメモリ・コントローラの重要な機能
は、様々な補助バッファに対するグラフィックス・デー
タの「検査」を制御することである。これらの補助バッ
ファは、その後にレンダリングを行って表示するべき画
素及びそれを実行する方法を制御するための情報を格納
する。メモリ・コントローラ３０の検査機能は、ソフト
ウェアで実施可能であるが、通常、別個のハードウェア
・チップとして実施される。

【００２２】補助バッファの利用の一例として、「奥行
き」すなわち「Ｚ」バッファがメイン・メモリ１２に含
められる。画像の所与の画素が処理されているとき、シ
ステム１０は、この画素を前面で覆い見えなくしている
オブジェクトがあるか否かを判断することにより、画像
の見かけの奥行きを与えるために呼び出される（この場
合、その画素の画像と視者との間に別の画像が存在する
ので、その画素は表示されないことが望ましい）。従っ
て、メモリ・コントローラ３０及びメイン・メモリ１２
と連係してメイン・プロセッサ１１により行われるこの
ような「検査」の一つは、所与の画素の場所に対応する
場所におけるメイン・メモリ１２のＺバッファを検査す
ることである。この検査は、元の画素を覆い見えなくす
る別の画像に関連する別の画素がその同じ場所に実際に
存在するか否かを判断するものである。この補助バッフ
ァ検査については、後に詳述する。

【００２３】図２に示すように、本発明は、図１に示す
グラフィックス・アダプタ２０と連係して好適に実施さ
れる。図２は、グラフィックス・アダプタ２０の一部の
詳細な構成図である。グラフィックス・アダプタ２０の
これらの部分は、グラフィックス・プロセッサ２２、フ
レーム・バッファ・メモリ２４、及びＲＡＭＤＡＣ２５
Ａを含む。フレーム・バッファ２４は、典型例では、バ
ンク０〜３のような複数のメモリ・バンクをさらに含む
（参照符号４１〜４４。以降、それぞれメモリ・バンク
０〜３と称する）。フレーム・バッファは、ウィンドウ
識別子メモリ（ＷＩＤ）４５を含むことが好ましい。グ
ラフィックス・プロセッサ２２は、適宜のインタフェー
ス・バス４６及び画素アドレス・バス４６Ａによりフレ
ーム・バッファ２４のメモリ・バンク０〜３及びＷＩＤ
４５へ接続される。メモリ・バンクは、グラフィックス
出力装置１５の画面上に表示される画素データを記憶す
るために用いられる。画素データは、画素アドレス・バ
ス４６Ａを介して与えられるアドレスに基づき、バス・
インタフェース４６を介してグラフィックス・プロセッ
サにより更新される。

【００２４】図３及び図４は、マスクされたＤＦＡアド
レス指定フォーマットの詳細を示す。しかしながら、本
発明の動作を容易に理解するため、図３及び図４のアド
レス及びフォーマットの実施例の詳細に触れる前に図６
を参照する。図６は、本発明がいかに機能するかを示し
た概念図である。

【００２５】代表的なシステム・メモリ・マップ６２
は、コンピュータ化されたグラフィックス・ステーショ
ンにおける様々なメモリ要素を反映している。このよう
に、例えば、初期プログラム・ロード又はブート・コー
ドを含む読取り専用メモリ（ＲＯＭ）があり、実メモリ
１２は、図１のホスト・コンピュータのメイン・メモリ
に対応するように表され、そしてメモリ・マップの一区
域は、図１に示したフレーム・バッファ２４として用意
されている。システム・メモリ・マップ６２の右側に
は、システム・メモリ・マップ６２のフレーム・バッフ
ァ２４部分を拡大して概念的に示した図を描いている。
所与の時点においてフレーム・バッファは、バッファの
複数の区域を含み、各々の区域が、図６に示す画面６８
等のグラフィックス表示上の固有のライン番号に関連付
けられている。通常の表示は、例えば、７６８本のこの
ような画素のラインを有し、そして各ラインが、例え
ば、１０２４個の画素から構成される。説明のために、
ラインＡ（符号６６）がフレーム・バッファ拡大図６４
の中央部分に描かれており、そして表示画面６８内にも
概念的に示されている。

【００２６】さらに、説明のために、ボックス７２の下
にある画素に関する画像情報を見えなくするオブジェク
ト７０が、前面に存在すると想定する。これは、図１の
メイン・メモリ１２に記憶されたＺバッファに格納され
た「奥行き」情報に対応すると認識される。ラインＡ
は、画面６８の中央部分の複数の四角からなる水平ライ
ンにより概念的に描かれた複数の水平画素に対応するも
のとする。

【００２７】前述のように、メイン・プロセッサ１１
は、メイン・メモリ１２内のこれらの奥行きバッファす
なわちＺバッファ等の補助バッファを検査し、そして、
ボックス７２より下の画像に関する画素はレンダリング
可能であるにも拘わらず、（ボックス７２において前面
にオブジェクト７０が存在するために）レンダリングに
関する実際の画素は見えなくされるので、グラフィック
ス出力装置１５上には表示されないことを判断する。し
かしながら、本発明の重要な特徴は、ボックス７２の下
に位置するこの画素の表示回避を実現するために、この
画素７２に関する固有アドレスをバス１６を通してメイ
ン・プロセッサ１１からグラフィックス・アダプタ２０
へ転送する必要がない点である。この、例えばラインＡ
の各画素に関する固有のアドレスの伝送を避けることに
より、限られた帯域幅のバス１６を通してのグラフィッ
クス情報の転送効率が格段に向上する。これについて
は、次の説明によりさらに明らかとなる。

【００２８】さらに図６を参照する。メイン・プロセッ
サ１１は、メイン・メモリ１２に格納された補助バッフ
ァに関してホスト上で補助バッファ検査を行う際、マス
ク５８、６０を発生する。このマスクは、基本的概念と
しては、マスクの各位置に関連する画素が表示されるか
否かを示す一連の「１」及び「０」である。よって、図
６の非常に単純な例では、画素ボックス７２に関する位
置においてマスク５８、６０内では「０」が存在する。
このことは、ボックス７２の下に位置するこの特定の画
素が、ボックス７２で囲まれた領域に重なるオブジェク
ト７０の存在により見えなくなるために、表示されない
ことを意味する。仮に、オブジェクト７０が存在しなけ
れば、ボックス７２の下の元の画素は表示されるであろ
う。

【００２９】従って本発明によれば、補助バッファ検査
の結果、メイン・プロセッサ１１によりこのマスク５
８、６０が発生され、そしてバス１６を通してグラフィ
ックス・アダプタ２０へ伝送される。後にさらに詳述す
るように、このマスクにより、最終的表示装置１５上の
バス・バースト構造内で伝送される画素データを省くこ
とができる。

【００３０】さらに本発明によれば、メイン・プロセッ
サ１１が、図６の表示画面６８の領域８２を構成する複
数のラインを表示するために必要な少数の他の重要なパ
ラメータを、バス１６を通してグラフィックス・アダプ
タ２０へ伝送する。先ず、ラインＡ（符号６６）の第１
の画素の先頭Ｘ，Ｙ座標に対応する開始アドレス８０が
伝送される。次に、表示されるラインの画素の数に関数
的に関係する画素カウント数５６が伝送される。さら
に、データ・ボックス５４により概念的に示されるよう
に、メイン・プロセッサ１１により実行された画素のレ
ンダリングから得られた画素データが、バスを通して伝
送される。各画素に固有に関連する画素データがデータ
５４を構成することを注記する。従って、例えば、メイ
ン・プロセッサ１１は、対応する画素に関する画素デー
タ「Ｄ２」を伝送する。対応する画素は、マスク５８、
６０内に対応するビットを有する。さらに前述のよう
に、マスク５８、６０が、メイン・プロセッサ１１によ
りグラフィックス・サブシステムへ伝送される場合、表
示される各画素に関連するビットが与えられる。

【００３１】伝送されるパラメータ、例えば、始めの
Ｘ，Ｙ座標８０、カウント５６、マスク５８、６０、及
び画素データ５４の選択に関して、図６に示す非常に重
要な特徴に注目しなければならない。それは、ラインを
構成する画像データに関して、ただ１つのアドレスのみ
が、具体的にはラインＡの開始アドレスＸ，Ｙのみがバ
ス１６を通して伝送されたことである。技術上汎用的に
知られるように、バス１６上の伝送のバースト・モード
においては、この第１の画素の開始アドレスのみと結合
されてカウント・データ５６も伝送されるので、グラフ
ィックス・サブシステムは、連続する画素データのイン
スタンスＤ₀...Ｄ_Nが、各々、直前の画素データのアド
レスに対して所定の数値を増分したアドレス場所と関連
を有するとみなすことができる。言い換えるならば、グ
ラフィックス・アダプタ・プロセッサ２２がラインＡの
第１の画素がＸ，Ｙ座標０，０にあると認知する場合、
次に入力する画素データは、座標１，０に位置する直ぐ
隣の画素に関するものであるとみなし、そしてこの画素
は、前の０，０の画素のメモリ・アドレスに１を増分し
たメモリ・アドレスを有するとみなす。

【００３２】本発明においては、バス１６を通して各画
素及び画素毎に固有のアドレスを伝送する必要がないと
いう事実に加え、本発明の極めて重要な特徴は、メイン
・プロセッサがマスク５８、６０を発生しかつそれをバ
ス１６を通して伝送することである。これにより、メイ
ン・プロセッサによりレンダリングされバス１６を通し
て伝送された画素のいずれが、実際にフレーム・バッフ
ァ２４へロードされ最終的にグラフィックス出力装置１
５上に表示されるかを決定するために、グラフィックス
・サブシステムはこのマスクを利用することができる。

【００３３】以上により、本発明の動作の全体的な理解
が得られたので、特定の実施例について、具体的には、
実際的な例におけるマスクされたＤＦＡのアドレス指定
フォーマットについてより詳細な説明を行う。

【００３４】図３は、本発明による典型的なアドレス指
定フォーマットの概略図である。本発明のマスクされた
ＤＦＡオペレーションは、システム・プロセッサ１１及
び他のシステム資源により実行される３Ｄレンダリング
を支援する特別なユーティリティを有することとなる。
前述の通り、必要な奥行き、アルファ、及び他の画素デ
ータの記憶部は、システム・メモリ１２内に設けられ
る。プロセッサ１１により発生される画素データは、グ
ラフィックス・サブシステム２０へ転送される前に、必
要に応じてこれらのバッファに対して検査される。この
検査の結果が制御情報５２を作成するが、特に重要なこ
とは、マスク５８、６０の構成が画素データと共にバス
１６を通して転送されることである。マスクされたＤＦ
Ａ構造は、フレームバッファ２４内の特定の場所におけ
るマスクの値に従って、フレーム・バッファ２４への一
列の画素データの更新をサポートする。好適には、画素
は、Ｘアドレスの増加に従って順次並んでいる。実施例
においてマスクは、５６個までの画素の連なりを包含す
る。マスクの最上位ビットは、そのマスクに続く第１の
画素（例えば、最上位画素）のデータの更新を制御す
る。後続の各マスク・ビットは、次に続く画素の更新を
制御する。実施例における未使用のマスク・ビットは全
て「０」にセットされ、そして未使用のマスク・ビット
はカウントには含まれない。もちろん、マスクされたＤ
ＦＡオペレーションに含まれる画素データの形式は、グ
ラフィックス・サブシステム自身により、例えば、制御
レジスタ・システム・ソース／制御レジスタ画素奥行き
フィールド等により決定される。画素処理は、所望によ
り、マスクされたＤＦＡオペレーション中の画素データ
に対して実行することができる。

【００３５】図４に、マスクされたＤＦＡの定義をさら
に詳細に示す。先ず、図６にも示したカウント５６は、
そのマスクに関連する画素の数を指定する。さらに、マ
スク５８、６０の実施例においては、実際に、図３にお
ける上位側の２４ビット部分５８と下位側の３２ビット
部分６０から構成されることが望ましく、これらの組合
せにより５６ビットのマスクが得られる。前述の通り、
このマスクは、最も左側の画素についての最上位マスク
・ビットから始まる。マスク中の「０」は、フレーム・
バッファ２４の対応する画素を更新しないというグラフ
ィックス・アダプタ・プロセッサ２２に対する命令を示
す。同様に、マスク中の「１」は、フレーム・バッファ
がこの画素により更新されることを示す。この実施例に
おいては、画素データが、画素当り８ビット、１６ビッ
ト、若しくは２４／３２ビットで構成される。８ビット
画素データにおいては１ワードあたり４画素まで、１６
ビット画素データにおいては１ワードあたり２画素ま
で、２４ビット画素データにおいては１ワードあたり１
画素だけ与えることができ、３２ビットの情報として
は、画素にパックされたアルファ（ソース）、赤、緑、
青がある。

【００３６】図５は、本発明のオペレーションのハイレ
ベルの流れ図である。ブロック８４は最初のステップを
示しており、ホスト・コンピュータのメイン・プロセッ
サ１１が、メイン・メモリ１２内に含まれる補助バッフ
ァに対して「Ｚ」検査すなわち奥行き検査及び他の検査
を実行する。バッファ検査及びレンダリングの結果、プ
ロセッサ１１は、画素セットの中のいずれの画素がレン
ダリングされるかを決定する。ブロック８６において、
バスを通して情報を転送するために、画素セットの第１
の画素のアドレス５０（図３）が発生される。次に、ブ
ロック８８においてプロセッサ１１が、転送される画素
情報のカウントを発生する（図３中、アドレス指定フォ
ーマットの符号５６参照）。その後、ブロック９０にお
いてメイン・システム・プロセッサ１１は、再びこのブ
ロック８４の補助バッファ検査に応答して、図３の制御
情報５２の適切なマスク構成を発生する（具体的にはマ
スク５８及び６０）。ブロック９２においてプロセッサ
１１は、画素がレンダリングされるようにさらに画素デ
ータ５４（図３）を発生する。

【００３７】図３のデータ構造の必要な構成要素が発生
されると、最後にブロック９４において、これらが、バ
スを通してバースト・モードでホストからグラフィック
ス・プロセッサへ伝送される。具体的には、図３に示す
ように、先に発生された第１の画素のＸ，Ｙ座標、画素
カウント、マスク、及び画素データが、バスを通して、
グラフィックス・アダプタ２０等のグラフィックス・サ
ブシステムのグラフィックス・アダプタ・プロセッサ２
２へ伝送される。

【００３８】その後、ブロック９６においてグラフィッ
クス・アダプタ・プロセッサは、バスを通して伝送され
た情報に基づいて動作し、このデータの関数として特に
マスクの関数としてフレーム・バッファ２４内に画素デ
ータを記憶させる。次にブロック９８において、こうし
てフレーム・バッファ２４に記憶された画素データが、
通常の方法によりＲＡＭＤＡＣ２５Ａ（図２）を用いて
ビデオ・データ・フォーマットへ変換される。その後、
ブロック１００において、このビデオ・データが所望の
視覚表示を実現するために利用される。

【００３９】以上、本発明の特定の実施例について説明
したが、本発明は、この実施例に限定されず様々な変形
が可能である。例えば、（より高性能のワークステーシ
ョン等とは区別される）通常のパーソナル・コンピュー
タにおいては、メモリ・コントローラ３０の統合検査機
能は、必ずしも設けなくともよい。その場合であって
も、本明細書に開示されたデータ構造、バスを介するバ
ースト・モードと連係されたマスク、及び、各画素に関
する個々のアドレス転送の回避に関する本発明の教示を
利用することにより、ソフトウェアによる検査機能が設
けられないとしても本発明の有益性は実現される。

【００４０】実施例では、５６ビットの大きさのマスク
が示されたが、本発明のマスクの大きさを必要に応じて
変えられることは、容易に理解できるであろう。大きさ
によらないこのマスク情報構造の特徴は、本質的に、限
られた帯域幅のバスを通して全ての３Ｄ形式の補助バッ
ファ検査の構成を提供することである。例えば、メイン
・プロセッサ１１及びメモリ・コントローラ３０が実行
した奥行き検査すなわちＺ検査等である。

【００４１】特定の実施例を参照して本発明を示しかつ
説明したが、当業者であれば、本発明の主旨及び範囲か
ら逸脱することなく、形態及び詳細において前述の及び
他の変更が可能であることは自明であろう。

【００４２】まとめとして、本発明の構成に関して、以
下の事項を開示する。

【００４３】（１）マスクされた直接フレーム・バッフ
ァ・アクセス・データ構造を発生するホスト・コンピュ
ータ・システム手段と、グラフィックス・サブシステム
手段と、 前記ホスト・コンピュータ・システム手段と
前記グラフィックス・サブシステム手段とを相互に接続
し、該ホスト・コンピュータ・システム手段から該グラ
フィックス・サブシステム手段へ前記データ構造を伝送
するバス手段とを有するコンピュータ・グラフィックス
・システム。 （２）前記データ構造が、３Ｄ画像の個々の画素に関連
するマスク・ビットを含む上記（１）に記載のコンピュ
ータ・グラフィックス・システム。 （３）前記グラフィックス・サブシステム手段が、フレ
ーム・バッファ手段と、前記フレーム・バッファ手段へ
接続され、前記データ構造の関数として該フレーム・バ
ッファ手段内に画素の表現を記憶させるグラフィックス
・プロセッサ手段とを有する上記（２）に記載のコンピ
ュータ・グラフィックス・システム。 （４）前記グラフィックス・プロセッサ手段が、前記マ
スク・ビットに基づいて前記バスを通して伝送される画
素データのセットのサブセットを記憶させる上記（３）
に記載のコンピュータ・グラフィックス・システム。 （５）前記ホスト・コンピュータ・システム手段が、３
Ｄ画像に関係する情報を記憶する少なくとも１つの補助
バッファ手段と、前記補助バッファ手段と相互に接続さ
れ、該補助バッファ手段を検査しかつ該検査に応答して
前記マスク・ビットを発生するメモリ・コントローラ手
段とを有する上記（４）に記載のコンピュータ・グラフ
ィックス・システム。 （６）各前記マスク・ビットが、前記画素データのセッ
トからの対応する前記個々の画素が前記グラフィックス
・サブシステム手段の前記フレーム・バッファ手段内に
記憶されるべきか否かを示す上記（５）に記載のコンピ
ュータ・グラフィックス・システム。 （７）前記データ構造が、前記画素データのセットに表
された第１の画素のＸ，Ｙアドレスと、該画素データの
セットの画素のカウントと、前記マスク・ビットと、前
記画素データのセットとを含む上記（１）に記載のコン
ピュータ・グラフィックス・システム。 （８）直接フレーム・バッファ・アクセス・データ構造
を記憶するグラフィックス・アダプタ・メモリ手段と、
フレーム・バッファ手段と、前記グラフィックス・アダ
プタ・メモリ手段及び前記フレーム・バッファ手段と相
互に接続されるグラフィックス・プロセッサ手段とを有
し、上記グラフィックス・プロセッサ手段が、前記グラ
フィックス・アダプタ・メモリ手段から前記データ構造
を取り出す手段と、前記取り出されたデータ構造に応じ
て画素データのセットのサブセットを発生するべく該画
素データのセットに対して操作する手段と、前記画素デ
ータのサブセットを前記フレーム・バッファ手段内に記
憶する手段とを有するグラフィックス・サブシステム。 （９）前記データ構造が、前記画素データのサブセット
を独自に規定するマスクを含む上記（８）に記載のグラ
フィックス・サブシステム。 （１０）前記データ構造が、前記画素データのセットに
表された第１の画素のＸ，Ｙアドレスと、該画素データ
のセットの画素のカウントと、該画素データの１画素あ
たり１ビットをもつ前記マスクと、前記画素データのセ
ットとを含む上記（９）に記載のグラフィックス・サブ
システム。 （１１）グラフィックス・データの発生、伝送、及び処
理を行わせるプログラム・コード手段を有する製品であ
って、マスクされた直接フレーム・バッファ・アクセス
・データ構造を発生するプログラム・コード手段と、前
記データ構造を伝送するプログラム・コード手段と、グ
ラフィックス表示を生成するべく前記データ構造を処理
するプログラム・コード手段とを含む製品。 （１２）前記データ構造が、画素データのセットと、該
画素データのセットのサブセットを規定するマスクとを
含む上記（１１）に記載の製品。 （１３）前記データ構造を発生する前記プログラム・コ
ード手段が、３Ｄオブジェクトに対して関数的に関係す
る前記マスクを発生するプログラム・コード手段を含む
上記（１２）に記載の製品。 （１４）前記データ構造を処理する前記プログラム・コ
ード手段が、前記マスクに応じて前記画素データのセッ
トの前記サブセットを該マスクの関数として記憶させる
プログラム・コード手段を含む上記（１３）に記載の製
品。 （１５）マスクされた直接フレーム・バッファ・アクセ
ス・データ構造を有する、コンピュータ・グラフィック
ス・システムにおいて用いる記録媒体に存在するデータ
構造。 （１６）前記データ構造が、マスクと、画素データと、
前記画素データに表された画素のカウントと、該画素デ
ータの第１の画素のＸ，Ｙ座標とを含む上記（１５）に
記載のデータ構造。 （１７）前記マスクが複数のビットを有し、各ビットが
前記画素データの中の個々の前記画素に対応する上記
（１６）に記載のデータ構造。 （１８）前記マスクの各ビットが、前記画素データの対
応する個々の画素が表示されるか否かを規定する上記
（１７）に記載のデータ構造。 （１９）前記マスクの少なくとも１つのビットの状態
が、３Ｄ画像データのバッファにより決定される上記
（１８）に記載のデータ構造。 （２０）前記マスクの少なくとも１つのビットの状態
が、前記３Ｄ画像データに表された第１のオブジェクト
の対応する画素が該第１のオブジェクトとは異なる奥行
きの平面内にある第２のオブジェクトにより見えなくさ
れるか否かについて関数的に関係する上記（１９）に記
載のデータ構造。

【図面の簡単な説明】

【図１】本発明によるグラフィックス情報の効率的転送
のための機構を含むデジタル・コンピュータ・システム
の構成図である。

【図２】図１のグラフィックス・アダプタ部分の詳細な
構成図である。

【図３】マスクされた直接フレーム・バッファ・アドレ
ス指定のためのアドレス指定フォーマットの概略図であ
る。

【図４】本発明の実施例によるマスクされたＤＦＡの定
義を詳細に示す図である。

【図５】本発明による図１の構成要素の動作を示す流れ
図である。

【図６】本発明の構成要素の動作を概念的に示す図であ
る。

【符号の説明】

１０ コンピュータ・グラフィックス・システム １０Ａ ホスト・コンピュータ １１ メイン・プロセッサ １２ メイン・メモリ １５ グラフィックス出力装置 １６ バス ２０ グラフィックス・アダプタ ２２ グラフィックス・アダプタ・プロセッサ ２３ グラフィックス・アダプタ・メモリ ２４ フレーム・バッファ ２４Ａ ルックアップ・テーブル(ＬＵＴ) ２５ デジタル・アナログ変換器(ＤＡＣ) ３０ メモリ・コントローラ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 チャールズ・レイ・ジョーンズ アメリカ合衆国78759、テキサス州、オー スチン、カシア・ドライブ 10703 (72)発明者 ジョン・トーマス・ロバーソン アメリカ合衆国78759、テキサス州、オー スチン、アロウポイント・コーブ 6809 (72)発明者 ジョン・フレッド・スパナウス アメリカ合衆国78753、テキサス州、オー スチン、シーニック・ブラフ・ドライブ 9402

Claims (20)

【特許請求の範囲】
1. 【請求項１】マスクされた直接フレーム・バッファ・ア
   クセス・データ構造を発生するホスト・コンピュータ・
   システム手段と、 グラフィックス・サブシステム手段と、 前記ホスト・コンピュータ・システム手段と前記グラフ
   ィックス・サブシステム手段とを相互に接続し、該ホス
   ト・コンピュータ・システム手段から該グラフィックス
   ・サブシステム手段へ前記データ構造を伝送するバス手
   段とを有するコンピュータ・グラフィックス・システ
   ム。
2. 【請求項２】前記データ構造が、３Ｄ画像の個々の画素
   に関連するマスク・ビットを含む請求項１に記載のコン
   ピュータ・グラフィックス・システム。
3. 【請求項３】前記グラフィックス・サブシステム手段
   が、 フレーム・バッファ手段と、 前記フレーム・バッファ手段へ接続され、前記データ構
   造の関数として該フレーム・バッファ手段内に画素の表
   現を記憶させるグラフィックス・プロセッサ手段とを有
   する請求項２に記載のコンピュータ・グラフィックス・
   システム。
4. 【請求項４】前記グラフィックス・プロセッサ手段が、
   前記マスク・ビットに基づいて前記バスを通して伝送さ
   れる画素データのセットのサブセットを記憶させる請求
   項３に記載のコンピュータ・グラフィックス・システ
   ム。
5. 【請求項５】前記ホスト・コンピュータ・システム手段
   が、 ３Ｄ画像に関係する情報を記憶する少なくとも１つの補
   助バッファ手段と、 前記補助バッファ手段と相互に接続され、該補助バッフ
   ァ手段を検査しかつ該検査に応答して前記マスク・ビッ
   トを発生するメモリ・コントローラ手段とを有する請求
   項４に記載のコンピュータ・グラフィックス・システ
   ム。
6. 【請求項６】各前記マスク・ビットが、前記画素データ
   のセットからの対応する前記個々の画素が前記グラフィ
   ックス・サブシステム手段の前記フレーム・バッファ手
   段内に記憶されるべきか否かを示す請求項５に記載のコ
   ンピュータ・グラフィックス・システム。
7. 【請求項７】前記データ構造が、前記画素データのセッ
   トに表された第１の画素のＸ，Ｙアドレスと、該画素デ
   ータのセットの画素のカウントと、前記マスク・ビット
   と、前記画素データのセットとを含む請求項１に記載の
   コンピュータ・グラフィックス・システム。
8. 【請求項８】直接フレーム・バッファ・アクセス・デー
   タ構造を記憶するグラフィックス・アダプタ・メモリ手
   段と、 フレーム・バッファ手段と、 前記グラフィックス・アダプタ・メモリ手段及び前記フ
   レーム・バッファ手段と相互に接続されるグラフィック
   ス・プロセッサ手段とを有し、 上記グラフィックス・プロセッサ手段が、 前記グラフィックス・アダプタ・メモリ手段から前記デ
   ータ構造を取り出す手段と、 前記取り出されたデータ構造に応じて画素データのセッ
   トのサブセットを発生するべく該画素データのセットに
   対して操作する手段と、 前記画素データのサブセットを前記フレーム・バッファ
   手段内に記憶する手段とを有するグラフィックス・サブ
   システム。
9. 【請求項９】前記データ構造が、前記画素データのサブ
   セットを独自に規定するマスクを含む請求項８に記載の
   グラフィックス・サブシステム。
10. 【請求項１０】前記データ構造が、前記画素データのセ
    ットに表された第１の画素のＸ，Ｙアドレスと、該画素
    データのセットの画素のカウントと、該画素データの１
    画素あたり１ビットをもつ前記マスクと、前記画素デー
    タのセットとを含む請求項９に記載のグラフィックス・
    サブシステム。
11. 【請求項１１】グラフィックス・データの発生、伝送、
    及び処理を行わせるプログラム・コード手段を有する製
    品であって、 マスクされた直接フレーム・バッファ・アクセス・デー
    タ構造を発生するプログラム・コード手段と、 前記データ構造を伝送するプログラム・コード手段と、 グラフィックス表示を生成するべく前記データ構造を処
    理するプログラム・コード手段とを含む製品。
12. 【請求項１２】前記データ構造が、画素データのセット
    と、該画素データのセットのサブセットを規定するマス
    クとを含む請求項１１に記載の製品。
13. 【請求項１３】前記データ構造を発生する前記プログラ
    ム・コード手段が、３Ｄオブジェクトに対して関数的に
    関係する前記マスクを発生するプログラム・コード手段
    を含む請求項１２に記載の製品。
14. 【請求項１４】前記データ構造を処理する前記プログラ
    ム・コード手段が、前記マスクに応じて前記画素データ
    のセットの前記サブセットを該マスクの関数として記憶
    させるプログラム・コード手段を含む請求項１３に記載
    の製品。
15. 【請求項１５】マスクされた直接フレーム・バッファ・
    アクセス・データ構造を有する、コンピュータ・グラフ
    ィックス・システムにおいて用いる記録媒体に存在する
    データ構造。
16. 【請求項１６】前記データ構造が、マスクと、画素デー
    タと、前記画素データに表された画素のカウントと、該
    画素データの第１の画素のＸ，Ｙ座標とを含む請求項１
    ５に記載のデータ構造。
17. 【請求項１７】前記マスクが複数のビットを有し、各ビ
    ットが前記画素データの中の個々の前記画素に対応する
    請求項１６に記載のデータ構造。
18. 【請求項１８】前記マスクの各ビットが、前記画素デー
    タの対応する個々の画素が表示されるか否かを規定する
    請求項１７に記載のデータ構造。
19. 【請求項１９】前記マスクの少なくとも１つのビットの
    状態が、３Ｄ画像データのバッファにより決定される請
    求項１８に記載のデータ構造。
20. 【請求項２０】前記マスクの少なくとも１つのビットの
    状態が、前記３Ｄ画像データに表された第１のオブジェ
    クトの対応する画素が該第１のオブジェクトとは異なる
    奥行きの平面内にある第２のオブジェクトにより見えな
    くされるか否かについて関数的に関係する請求項１９に
    記載のデータ構造。