KR970071323A - 그래픽 서브시스템 - Google Patents

그래픽 서브시스템 Download PDF

Info

Publication number
KR970071323A
KR970071323A KR1019970006300A KR19970006300A KR970071323A KR 970071323 A KR970071323 A KR 970071323A KR 1019970006300 A KR1019970006300 A KR 1019970006300A KR 19970006300 A KR19970006300 A KR 19970006300A KR 970071323 A KR970071323 A KR 970071323A
Authority
KR
South Korea
Prior art keywords
data structure
pixel
mask
data
graphics
Prior art date
Application number
KR1019970006300A
Other languages
English (en)
Inventor
추이-린 트란 부이
찰스 레이 존스
존 토마스 로버슨
존 프레드 스파나우스
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR970071323A publication Critical patent/KR970071323A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

그래픽 정보(graphics information)는 호스트 컴퓨터로부터 그래픽 서브시스템(graphics subsystem)으로 효율적으로 전송되며, 렌더링 및 화소 데이타(rendering and pixel data)는 해당 호스트 시스템에서 생성된다. 마스크된 직접 프레임 버퍼 어드레스 동작은 호스트 및 다른 시스템 자원의 시스템 프로세서에 의해 수행되는 3D 렌더링을 보조한다. 깊이, 알파(alpha), 스텐슬(stencil), 다른 화소 데이타는 하나 이상의 보조 그래픽 버퍼를 포함하는 시스템 메모리에 저장된다. 호스트 시스템의 메인 프로세서는 영상과 연관된 화소 데이타를 생성한다. 이 데이타는 버퍼에 대해 체크된다. 이러한 체킹의 결과로, 호스트 시스템에 의해 마스크가 생성된다. 마스크는 화소 카운트 수, 제1화소의 X, Y 어드레스로서의 화소 데이타와 조합되어 버스트 모드로 호스트 그래픽 서브시스템 PCI 버스를 통해 그래픽 서브시스템으로 전송된다. 그래픽 서브시스템에서 마스크는 다른 데이타와 함께 채용되어 마스크에 의해 정의된 화소 데이타 부분으로 프레임 버퍼를 로드한다.

Description

그래픽 서브시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 그래픽 정보의 효율적인 전송을 위한 메카니즘을 포함하는 디지탈 컴퓨터 시스템의 블럭도.

Claims (20)

  1. 컴퓨터 그래픽 시스템(a computerized graphics system)에 있어서, a) 마스크된 직접 프레임 액세스 데이타 구조(a masked direct frame access data structure)를 생성하는 호스트 컴퓨터 시스템 수단(host computer system means)과, b) 그래픽 서브시스템 수단(graphics subsystem means)과, c) 상기 호스트 컴퓨터 시스템 수단과 상기 그래픽 서브시스템을 상호접속하며, 상기 호스트 컴퓨터 시스템 수단으로부터 상기 그래픽 서브시스템 수단으로 상기 데이타 구조를 전송하는 버스 수단(bus means)을 포함하는 컴퓨터 그래픽 시스템.
  2. 제1항에 있어서, 상기 데이타 구조는 3D 영상의 각종 화소와 각각 연관된 비트의 마스크(a mask of bits)를 포함하는 컴퓨터 그래픽 시스템.
  3. 제2항에 있어서, 상기 그래픽 서브시스템 수단은, 프레임 버퍼 수단(frame buffer means)과, 상기 프레임 버퍼 수단에 상호접속되어 상기 데이타 구조의 함소로서 화소의 표시를 상기 프레임 버퍼 수단에 저장하는 그래픽 프로세서 수단(graphics processor means)을 포함하는 컴퓨터 그래픽 시스템.
  4. 제3항에 있어서, 상기 그래픽 프로세서 수단은 상기 마스크의 함수로서, 상기 버스를 통해 전송된 화소 데이타 세트의 서브세트(a subset)를 저장하는 수단을 더 포함하는 컴퓨터 그래픽 시스템.
  5. 제4항에 있어서, 상기 호스트 컴퓨터시스템 수단은 3차원 영상에 관한 정보를 저장하는 적어도 하나의 보조 버퍼 수단(at least one ancillary buffer means)과, 상기 버퍼 수단에 상호 접속되어 상기 버퍼 수단을 검사하고 상기 검사에 응답하여 상기 마스크를 생성하는 메모리 제어기 수단(memory controller means)을 포함하는 컴퓨터 그래픽 시스템.
  6. 제5항에 있어서, 상기 마스크의 상기 각 비트는, 상기 화소 데이타의 세트로부터의 대응하는 상기 각종 화소가 상기 그래픽 서브시스템 수단의 상기 프레임 버퍼 수단에 저장될지의 여부를 표시하는 컴퓨터 그래픽 시스템.
  7. 제1항에 있어서, 상기 데이타 구조는 상기 화소 데이타의 세트에 표시된 제1화소의 X, Y 어드레스, 상기 화소 데이타의 세트내의 화소의 카운트, 상기 마스크, 상기 화소 데이타의 세트를 포함하는 컴퓨터 그래픽 시스템.
  8. 그래픽 서브시스템(a graphics subsystem)에 있어서, a) 직접 프레임 액세스 데이타 구조를 저장하는 그래픽 어댑터 메모리 수단(graphics adapter memory means)과, b) 프레임 버퍼 수단과, c) 상기 그래픽 어댑터 수단과 상기 프레임 버퍼 수단에 상호접속되어, c1) 상기 그래픽 어댑터 메모리 수단으로부터 상기 데이타 구조를 검색하는 수단과, c2) 상기 검색된 데이타 구조에 응답하여 화소 데인타의 세트에 따라 상기 화소 데이타의 서브세트를 생성하도록 동작하는 수단과, c3) 상기 프레임 버퍼 수단에 상기 화소 데이타의 서브세트를 저장하는 수단을 구비하는 그래픽 프로세서 수단을 포함하는 그래픽 서브시스템.
  9. 제8항에 있어서, 상기 데이타 구조는 상기 화소 데이타의 서브세트를 고유하게 정의하는 마스크(a mask)를 포함하는 것을 특징으로 하는 그래픽 서브시스템.
  10. 제9항에 있어서, 상기 데이타 구조는 상기 화소 데이타의 세트에 표시된 제1화서의 X,Y 어드레스, 상기 화소 데이타의 세트내의 화소 카운트, 상기 화소 데이타의 화소 당한 비트로 구성되는 상기 마스크, 상기 화소 데이타를 포함하는 것을 특징으로 하는 그래픽 서브시스템.
  11. 그래픽 데이타를 생성하고, 전송하며, 프로세스하는 프로그램 코드 수단을 갖는 제조물에 있어서, a) 마스크된 직접 프레임 버퍼 데이타 구조를 생성하는 프로그램 코드 수단(program code means)과, b) 상기 데이타 구조를 전송하는 프로그램 코드 수단돠, c) 상기 데이타 구조를 프로세스하여 그래픽 디스플레이(a graphics display)를 산출하는 프로그램 코드 수단을 포함하는 제조물.
  12. 제11항에 있어서, 상기 데이타 구조는 화소 데이타의 세트와, 상기 화소 데이타의 서브세트를 정의하는 마스크를 포함하는 제조물.
  13. 제12항에 있어서, 상기 데이타 구조를 생성하는 상기 프로그램 코드 수단은 3차원 객체에 대한 함수적 관계로 상기 마스크를 생성하는 프로그램 코드 수단을 포함하는 제조물.
  14. 제13항에 있어서, 상기 데이타 구조를 프로세스하는 상기 프로그램 코드 수단은, 상기 마스크에 응답하여 상기 마스크의 함수로서 상기 화소 데이타의 서브세트를 저장하도록 하는 프로그램 코드 수단을 포함하는 제조물.
  15. 컴퓨터 그래픽 시스템에 이용하는 기록된 매체에 상주하는 데이타 구조에 있어서, 마스크된 직접 프레임 버퍼 액세스 데이타 구조를 포함하는 데이타 구조.
  16. 제15항에 있어서, 상기 데이타 구조는 마스크, 화소 데이타, 상기 화소 데이타에 표시된 화소의 카운트, 상기 제1화소의 X,Y 좌표를 포함하는 데이타 구조.
  17. 제16항에 있어서, 상기 마스크는 다수의 비트로 구성되고, 각각은 상기 화소 데이타내의 상기 화소중 각 화소에 대응하는 데이타 구조.
  18. 제17항에 있어서, 상기 마스크의 상기 각 비트는 상기 화소 데이타의 상기 화소중 대응하는 화소가 디스플레이될지의 여부를 정의하는 데이타 구조.
  19. 제18항에 있어서, 상기 마스크의 적어도 한 비트의 조건은 3차원 영상 데이타의 버퍼에 의해 결정되는 데이타 구조.
  20. 제19항에 있어서, 상기 마스크내의 적어도 한 비트의 조건은, 제1객체(a first object)에 대응하는 상기 3차원 영상 데이타에 표시된 대응하는 화소가 상기 영상 데이타내의 상기 제1객체와 상이한 깊이 평면에서 제2객체(a second object)에 의해 보이지 않게 되는지에 대해 함수적으로 관련되는 데이타 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970006300A 1996-04-22 1997-02-27 그래픽 서브시스템 KR970071323A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US63580596A 1996-04-22 1996-04-22
US08/635,805 1996-04-22

Publications (1)

Publication Number Publication Date
KR970071323A true KR970071323A (ko) 1997-11-07

Family

ID=24549184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006300A KR970071323A (ko) 1996-04-22 1997-02-27 그래픽 서브시스템

Country Status (3)

Country Link
EP (1) EP0803798A1 (ko)
JP (1) JPH1069548A (ko)
KR (1) KR970071323A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503789B1 (ko) * 2002-03-11 2005-07-26 삼성전자주식회사 렌더링시스템, 렌더링방법 및 그 기록매체

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6952215B1 (en) 1999-03-31 2005-10-04 International Business Machines Corporation Method and system for graphics rendering using captured graphics hardware instructions
US7259765B2 (en) 2003-04-04 2007-08-21 S3 Graphics Co., Ltd. Head/data scheduling in 3D graphics
US7148888B2 (en) 2003-04-04 2006-12-12 Via Technologies, Inc. Head/data request in 3D graphics
US7202872B2 (en) * 2003-10-29 2007-04-10 Via Technologies, Inc. Apparatus for compressing data in a bit stream or bit pattern
US7657679B2 (en) * 2005-10-14 2010-02-02 Via Technologies, Inc. Packet processing systems and methods
US9280956B2 (en) * 2012-11-29 2016-03-08 Qualcomm Incorporated Graphics memory load mask for graphics processing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68926168T2 (de) * 1988-10-03 1996-08-29 Silicon Graphics Inc Rechner-dreiweg-übertragungsvorgang
AU8393191A (en) * 1990-07-10 1992-02-04 Athenix Corporation Selective content synchronization of multiple image buffers
US5299309A (en) * 1992-01-02 1994-03-29 Industrial Technology Research Institute Fast graphics control system capable of simultaneously storing and executing graphics commands

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503789B1 (ko) * 2002-03-11 2005-07-26 삼성전자주식회사 렌더링시스템, 렌더링방법 및 그 기록매체

Also Published As

Publication number Publication date
JPH1069548A (ja) 1998-03-10
EP0803798A1 (en) 1997-10-29

Similar Documents

Publication Publication Date Title
US5606650A (en) Method and apparatus for storage and retrieval of a texture map in a graphics display system
KR100300972B1 (ko) 텍스춰매핑수행장치및텍스춰캐시의데이터억세스방법
GB2219470A (en) Window crt display
KR950015060A (ko) 다수의 독립 섹션과 모든 섹션으로부터의 레지스터 저장 결과 표시 비트를 가지는 산술 논리 유닛
US6734867B1 (en) Cache invalidation method and apparatus for a graphics processing system
KR950001544A (ko) 고성능 3차원 그래픽 가속기를 위한 드로우처리기
KR930013968A (ko) 그래픽 시스템용의 확장 가능한 다영상 버퍼
EP0704824B1 (en) Z-Buffer tag memory organization
KR20040093432A (ko) 화상 렌더링 디바이스 및 화상 렌더링 방법
US5043921A (en) High speed Z-buffer control
GB2293079A (en) Computer graphics system having high performance multiple layer z-buffer
KR970071365A (ko) 컴퓨터 그래픽 시스템
KR950006578A (ko) 고속 카피 수단을 갖는 프레임 버퍼를 구성하기 위한 방법 및 장치
JPH1079043A (ja) テクスチャ・データ読出装置およびレンダリング装置
KR970071323A (ko) 그래픽 서브시스템
US6614443B1 (en) Method and system for addressing graphics data for efficient data access
JPS582874A (ja) フルグラフィックディスプレイ装置の画面構成変更回路
CN86105738A (zh) 电视显示器控制电路布线
JP2003323339A (ja) メモリアクセス装置、半導体デバイス、メモリアクセス制御方法、コンピュータプログラム及び記録媒体
JP2866153B2 (ja) 文字処理装置及び方法
KR950033961A (ko) 화상생성방법 및 장치
JPS5846459A (ja) 画信号格納方式
JP3110975B2 (ja) 文字マスク機能付表示装置
JPS59143194A (ja) 画像表示装置
JP2910154B2 (ja) 文字発生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application