JPS6169093A - トグルｖｒａｍ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、トグルｖｕｍ制御回路に関し、詳しくは、パ
ソコン等に代表されるＣＲＴ表示装置を持つマイク四コ
ンピュータ制御の装置において、問題となる画面表示メ
七りをＣＰＵのアクセス可能なメインメモリの一部と見
えるようにする一般にＶＲＡ３ｉ（（Ｖｉｄｅｏ　ＲＡ
Ｍ）と呼ばれる未示データを格納するメモリにおけるＣ
ＰＵアクセスとＣＲＴ表示の間に起る競合と待ちの問題
を解決するＶＲＡＭ制御回路に関する。

従来の技術 ＣＲＴ画面に表示を行なう為のデータを格納するメモリ
は一般にリフレッシュメモリと呼ばれている。このメモ
リはラスクスキャン蛮ディスプレイにおいては５０〜６
０Ｈｚの周期で読出し動作が行なわれている。これはこ
れ以下の周期での表示動作では画面のちらつ話が発生し
、人間工学的に利用者への目の負担をかけるからである
。

一方、す７レツシユメモリはＣＰＵ側よ）常に新しいデ
ータを瞬時に入換えて表示しなければならない。この表
示画面を変更する時１画面にちらつき又はフラッシュ（
表示画面の乱れ）を発生させないためには、ＣＲＴ＝ｒ
ントローツ（ＣＲＴＣ）が■Ｗをアクセスしていない時
に、　ＣＰＵがＶＲＡＭの内容を更新しなければならな
い。この時、リフレッシュメモリがＣＰＵが直接アクセ
スできるメモリ空間の一部にマツピングされていること
が、プログラムの作成者にとって非□常に便利である。

従って、一般にはリフレッシュメモリがＣＰＵのアクセ
ス可能なメモリ空間の一部にマツピングするビデオＲＡ
Ｍ（ＶＲＡＭ）方式を採用する場合が多い。

又、単にメそす空間の一部にマツピングされるに止まら
すＣＰＵがこのＶＲＡＭをアクセスした時には画面上の
表示がちらつくようなことがあっては非常に使いにくい
のでこのちらつきを防がねばならない。

このように、　ＣＰＵメモリ空間ヘマツビングする方法
とちらつき防止対策として以下に示す方法がある。

■１１時分割方法 これは−文字の表示に要する時間を二分割し、半ｆ分を
ＣＰＵアク、セスに手分をＣＢ’Ｉ’表示に利用する方
法である。この方法の欠点は表示文字数が増加ｐ　　　
　　して−文字表示時間が短かくなると、高速メモリを
利用しなければならず、大容量で廉価なダイナミックＲ
ＡＭの採用が出来なくなる。□時分割の他の方法として
、１回のＣ几ＴＣのアクセスで複数の表示データをリー
ドする方式があるが、これはスピードアップできる反面
、メモリ容量と周辺回路の増大につながるほか、制御方
式自体複雑になる。つまシ、１回のアクセスでリードし
、ていた表示データのＮ倍のデータを同時に読み出すに
は、Ｎ倍のＶＲＡＭを持たなければならず、読み出し開
始アドレスによってアクセスするエリアを判別し、出力
データも鷹序正しくパラレル／シリアル変換しなければ
ならない等、冨シックが複雑にな）、実用上部品コスト
面で欠点がある。

時分割方法の一例を第１図に示している。

■、リトレース期間利用法 とれは画面の表示を行なっていないブランキングの時間
を利用する方法である。しかしながら。

ブランキングタイミング検出する方法とブランキング期
間は繰返し表示期間の１０％程度しかとれない為に、　
ＣＰＵの待が発生し効率が悪い。

■、　ＤＭＡ転送方式 これは−行の表示用のラインバッファを２本持ちＤＭＡ
でデータをラインバッファに転送し、２本のバッファで
切替て表示とＤＭＡ転送に割当て利用する方式である。

しかるに、との方式はＣＰＵが常にＤＭＡ転送によっで
ある１度の能力、をとられてしまう為に使いにくい欠点
がある。

発明の目的 本発明は前に説明した種々の欠点を改良する為になされ
たものであり、従って本発明の目的は。

ＣＰＵの処理能力をダウンさせることなく、高速動作に
も廉価なダイナミックＲＡＭの利用を可能とし、かつＣ
ＰＵが表示動作と関係なくアクセスできるようにした新
規なトグルＶＲＡＭ制御回路を提供することにちる。

発明の構成 上記目的を達成する為に、本発明においては。

画面表示用のメモリを二面持ち、一方をＣＲＴへの表示
用に専有し、もう一方はＣＰＵからのアク七ス時におけ
る代替用に使用するものであり、両メモリは常に同じデ
ータが格納されねばならず、この為に表示動作中宮に他
のメモリへデータのＣ０ＰＹ動作を行なうようにすると
とを特徴としている。

本発明では、上述の如く、ＣＲＴ画面表示用メ倚すを二
面持つ。−厘を表示メモリ、もう−面を制御メモリと呼
ぶ。通常の表示動作では表示メ％９から表示データは読
み出されてＣＲＴ画面に表示される。この時、同時に表
示データは常にもう一面の制御メモリにｃｏｐｙされる
。ＣＰＵが表示メモリに対してアクセス動作を行なうと
１表示メモリは表示タイミングによｊり　ＣＰＵ側バス
に切替ｊＤ、ＣＰｔ７からのアクセスが可能となる。

ＣＰＵアクセスが終了すると、表示メモリは表示タイミ
ングによ）表示動作に切替えられる。ＣＰＵが表示メモ
リをアダセスする間は画面表示は制御メモリよシ行なわ
れる。従って、　ＣＰＵアクセスによる画面のちらつき
は発生しない。又％ＣＰＵよ）表示メモリに書込まれ九
データはその後の表示動作中に制御メモリＫ　Ｃ０ＰＹ
されるので、制御メモリは表示メモリを常に同じデータ
が格納されるように修正されている。

この方法ではＣＰＵ　＃１ＣＲＴ表示のタイミングに同
期するわずかな期間にＣＰＵがＷ人ＩＴするのみでＣＰ
Ｕの処理能力に影響を与えない。又、表示メモリ、制御
メモリ共に一文字表示に必要な時間を満足するアクセス
タイムのメモリで十分に利用できる。この為に、相当高
速な表示においても一般的ダイナミック貼瓦、サイクル
タイム２７０　ｍｓのものが利用可能である。

発明の原理と作用 本発明は、　ＣＲＴディスプレイ装置に文字や図形を表
示するための表示データを格納するＶＲＡＭへのアクセ
スをフリーとすることによシ、フラッシュを発生せずに
、高速画面変更を可能にしたものである。

発明の実施例 次に本発明をその好ましい各実施例について図面を参照
し、なから具体的に説明する。

本発明に係るｖＲＡ１１１！アクセス方式では、一画面
ｆ　分のη見瓦エリアしか持っていない装置で、ＣＰＵ
］　とＣＲＴＣとが同時にとのＶ几、にＭをアクセスし
た時にどちらか一方（ＣＰＵ又はＣＲＴＣ）がクエイト
状態になることによる時間損失を改善するために、第２
図又は第４図に示すようにＶル因２−氏ＶＲＡＭ２−　
Ｂなる表示データ格納用メモリを持つことによ＃）実現
している。

第２図は本発明の第１の実施例を示すブロック構成図、
第３図はその動作タイムチャートでちる。

本実施例は本発明をハードウェア的に構成した例である
。

通常の表示動作の場合ＣＲＴコントａ−ラＣＲＴＣよシ
出力される表示メモリアクセスアドレスは表示）　−Ｔ
：　ＩＪ　ＶＲＡＭ２−Ａ　色制御）　モ１７　ＶＲＡ
Ｍ２−Ｂ　ｃＤ両方に供給される。表示メモリＶＲＡＭ
２−人よ）の読出しデータは文字発生器ＣＧをアクセス
し、パジレＮ／シリアル変換器Ｐ／８によシバラ／シリ
変換されて表示装置ＣＲＴに表示される。表示メモＩＪ
　ＶＲＡＭ２−人よりの読出しデータは、同時に、書込
信号によって制御メモリＶＲＡＭ２−　Ｂに書込まれる
。ＣＰＵよシアクセスがあると、アドレスバスＡＤＤＲ
Ｂ８ＳＢＵ８ｒｃｃＰＵｃｓｌＥ出Ｌ７　）’レスカ発
生り、　ＣＰＵトＣＲＴ表示が非同期動作の場合には、
　ＣＲＴタイミングへの同期化を行なう為に、との間Ｃ
ＰＵｖｃ　ＷＡ　Ｉ　Ｔが挿入される。その後、表示メ
モすＶＲＡＭ２−ＡのアドレスはＭＲＱ信号（ＣＲＴタ
イミングに同期後の）によって切替えられ、即ち、ＣＰ
Ｕが表示メモ１．Ｉ　ＶＲＡＭ２−Ａをアクセスすると
きに発生するＭＲＱ　１号によって、セレクタ８ＢＬ１
がアドレスバスＡＤＤＲＥ８ｆ５　ＢＵＳ上のアドレス
が選択され、　ＣＰＵアドレスが表示メモリＶＲＡＭ２
−人に供給される。この時、制御メモ’Ｊ　ＶＲＡＭ２
−Ｂ　ｕ　ＣＲＴ　：２　ン）　ロー　ラＣＲＴＣカラ
ａ：）　７ドレスのままである。同時に、　ＭＲＱ信号
によってセレクタ５ＥＬ２は制御メモリＶＲＡＭ２−Ｂ
を選択し。

制御メモリＶＲＡＭ２−Ｂは続出しデータを文字発生器
ＣＧに与えパラレル／′７・リアル変換器φを通して表
示装置ＣＲＴに表示動作を行なう。この間、表示メモリ
ＶＲＡＭ２−人はＣＰＵによシアクセスしたデータをＣ
ＰＵによる読出し又は書込に使用する。

ＣＰＵのアクセスがなくなると１表示は又表示メモす側
をアクセスするデータに切替えられる。表示メモリＶＲ
ＡＭ２−Ａに新しいデータが書込まれると約−回の表示
動作の間に制御メモリＶＲＡＭ２−　Ｂに同一のデータ
が書込まれているので１表示メそすＶＲＡＭ２−Ａ　色
制御）ｔ　モリＶＲＡＭ２−Ｂ　ｆｉ　ｆ’、　トント
同じデータが入っていると考えられる。

第４＠は本発明の第２の実晦例を示すブロック構成図で
あり１本実捲例は本発明をソフトウェア的に構成し九例
である。

メ−ｅ　リＶＲＡＭ２−Ａ　、　ＶＲＡＭ２−Ｂｕイず
れも一画面分の表示データを格納できるメモリナイズと
なっておｆｉ　、　ＣＰ［Ｊ　、　ＣＲＴコントローラ
ＣＲ’ｌ’Ｃからそれぞれアクセス可能である。従来方
式ではＶＲＡＭ２−Ａ又は”ｖ’ＲＡＭ２−　Ｂのどち
らか一方しか持っていなかった（第１図のＶＲＡＭ１に
相、当する）。

さて表示装置ＣＲＴに表示を行なう場合、まず。

ＣＰＵはメそすＶＲＡＭ２−人に表示データを書込む（
メモＩＪ　ＶＩ’ＬＡＭ２−Ｂに先に書いてもよい）。

この時、アドレスセレクタ８ＢＬ１はＣＰＵからのアド
レスをメモリＶＲＡＭ２−Ａにアドレスセレクタ８ＥＬ
２はＣＲＴコントは一？ＣＲＴＣからのアドレスをメモ
リＶＲＡＭ２−　Ｂに供給するように制御する。又、デ
ータの衝突を回避するために、バスドライバＤＲＶ４と
ＤＲＶＴをアクティブとし、パスドライバＤＲＶ５　、
　ＤＲＶ６はインヒビットする。ＣＰＵがメモリＶＲＡ
Ｍ２−Ａへのアクセスを終了した時点で（表示データを
書き終えた時点で）、ＣＰＵのアクセスがメモリＶＲＡ
Ｍ２−　Ｂに、　ＣＲＴコントローラＣＲＴＣのアクセ
スがメモリＶＲＡＭ２−人に向くようにアドレスセレク
タ及びパスドライバを制御することによシ、表示装置Ｃ
ＲＴにはメモリＶＲＡＭ２−Ａの内容が表示される。こ
の時、　　ＣＰＵｔｆ　メ−ｅ：　１７　ＶＲＡＭ２−
ＢＫ　）　モＩ）　ＶＲＡＭ２−ＡＯ内容をＣ０ＰＹ　
して書込んでおくことによ、９．ＣＰＵとＣＲＴ３ント
ｃｒ−ｔｃＲ’ｌ’ｃＨメモ！７　ＶＲＡＭ２−ＡとＶ
ＲＡＭ２−Ｂを意識することなく、常に同一のメモリを
アクセスしているように見える。

次に画面を変更する時には、　ＣＰＵはメモリ■訓２−
Ｂの内容を変更することになるが、この時点でのＣＲＴ
コントローラＣＲＴＣのアクセスはメモリＶＲＡＭ２−
Ａ　−ｃｈ　ルたメｖｃ　、　　ＣＰＵｏ　）ｌ　％　
＋）　ＶＲＡＭ２−ＢＦＫ対するアクセスはＣ几Ｔコン
トロー、ｙ　ＣＲＴＣ（Ｄ　動作に対して全く独立した
ものとなる。つ−＊Ｊ　、ＣＲＴコントローラＣＲＴＣ
がアクセスしているためにウェイト状態になった）、ア
ドレスのぶつかシで画面が乱れたシすることがなくなり
、高速でしかもフラッシュの発生しない画面変更を可能
とするものである。

発明の詳細 な説明したように１本発明によれば、ＣＲＴディスプレ
イ装置への表示データを格納するＶＲＡＭを二面面分持
つことにより、フラッシュを発生せず、しかも高速に画
面変更ができる効果が得られる。

【図面の簡単な説明】

第１図は従来技術による時分割方式の一例を示すブロッ
ク図、第２図は本発明のＮ１の実施例を示すブロック構
成図、第３図は第１の実施例を説明する為の動作タイム
チャート、第４図は本発明の第２の実施例を示すブロッ
ク模式図である。 ＡＤＤ几Ｅ８８　ＢＵＳ・・・アドレスバス（ＣＰＵが
データをアクセスする為の共通パス）、ＤＡＴＡ　ＢＵ
Ｓ・・・デ　　□−タパス（ＣＰＵその他が共通に利用
するパス〕、ＶＲＡＭ　１．・・メモリ、　’ＶＲＡＭ
２−人・・・制御メモリー（表示データを格納するメモ
’）　）、　ＶＲＡ？ｖ１２−Ｂ・・・表示メモリ（表
示データを格納し表示とＣＰＵアクセスの両方に利用さ
れるメモＩＪ）、ＣＰＵ・・・端末装置の中央処理部分
％ＣＲＴＣ・・・ＣＲＴコントローラ（文字表示用制御
コントローラ）、　ＣＧ・・・キャラクタジェネレータ
（文字発生器）、クト・・パラレル／シリアル変換回路
、ＣＲＴ・・・ＣＲＴ表示装置、　５ＥＬ１．８ＥＬ２
・・・セレクタ、ＤＲＶＩ〜ＤＲＶ７・・・ドライバ特
許出願人　　　日本電気株式会社 代　理　人　　　弁理士　熊谷雄太部 Ｎ４図

Claims (1)

【特許請求の範囲】
1. ＣＲＴ表示用メモリをＣＰＵメモリ空間の一部に見せる
   ＶＲＡＭ方式において、二面の同一データを格納するメ
   モリ又はメモリエリアを持つことにより、一般の表示動
   作には前記二面のメモリ又はメモリエリアの内の一面を
   使用し、ＣＰＵアクセス動作時には他の一面で表示を行
   ない、使用しない一面をＣＰＵアクセスに利用すること
   でＣＰＵアクセスの待時間を短縮し、メモリの使用条件
   にマージンを持たせることを特徴とするトグルＶＲＡＭ
   制御方式。