JPS62293291A - 画像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ６、　発明の詳細な説明 〔産業上の利用分野〕 本発明はブロック着色表示とビットマツプ表示。

を実現する画像表示装置に係り、特に効率的な表。

示メモリの利用と、高速な画面表示書き換え圧好、−適
な画像表示装置に関するものである。

〔従来の技術〕

ブロック着色表示とビットマツプ表示とを同一の表示処
理回路構成で実現している画像表示装置゛としては、特
開昭６０−４９８８号に記載のものがある。。

・　３　・ この従来例においてはまずブロック着色表示モー。

ドは、１バイトのパターンデータを２分割してそ。

れぞれが４画素分のパターンを表わすものとし、。

１バイトのカラーデータが文字色と背景色を表わ。

すものとしている。それに対してビットマツプ表。

示モードは、１バイトの表示データを２分割して。

それぞれが１画素分の表示色を表わすものとして。

いる。こうすることで、表示モードに応じた切り。

換えを行なうことにより、同一表示処理回路構成。

で両方の表示が実現可能となる。　　　　　　　　１（
１〔発明が解決しようとする問題点〕　　　　　　。

しかし上記従来技術では、表示データを記憶保。

持する表示メモリに対するＭＰＵアクセスは表示。

期間では不可能で帰線期間のみに制限されていた。

ので画面表示変更の高速１化が難しかった。

ブロック着色表示においては、１ブロツクで１度指定す
ればよい色属性（前景色や背景色等）のデータを各縦ラ
インについてそれぞれ持っており、本来必要なデータの
Ｎ倍（Ｎは１ブロツクにおける縦ライン数）のメモリ容
量を必要としていた。

・　４　・ その結果、表示メモリ容量が増加して画像表示装。

置のコスト上昇を招いていた。

また、ブロック着色表示とビットマツプ表示の。

画表示モードに応じた、表示メモリへ供給するア。

ドレスの切り、換え方法に関しては言及されていな−い
。

本発明の目的は、上記問題点をなりシ、ブロク。

り着色表示とビットマツプ表示の両方を実現する。

画像表示装置において、表示メモリ容量の削減と。

高速な画面表示を可能とすることにある。　　　１，１
〔問題点を解決するための手段〕 上記目的を達成するために本発明では、ＤＲＡ。

Ｍで構成される表示メモリから読み出す表示デー。

りの種類に応じて、表示メモリに供給する表示読。

み出し時のアドレス（以下表示アドレスと呼ぶ）の生成
方法を切り換える表示アドレス生成手段と、表示メモリ
に書き込む表示データの種類に応じて、表示メモリに供
給するＭＰＵ書き込み時のアドレスを以下の３つの条件
に従って切り換えるＭＰＵアドレス変換手段を設けるこ
とにより達成される。

（１）　　ブロック着色表示モード（ブロックの縦ライ
。

ン数を２ラインとする）の色属性の表示アドレスにおい
て、垂直ラインカウンタ（以下Ｖカフ。

ンタと呼ぶ）の出力の下位九ピントを敗り除いて、残り
のＶカウンタの上位ビットの更に上位。

に各色属性情報切り換えのビットを付は加え、。

パターンの表示アドレスにおけるＶカウンタ出力の下位
ｎビットと対応させる。

）２）表示アドレスにおいて、ＤＲＡＭのロウアト。

レスのビット幅以上のビットを、表示モードや１．。

表示データ種類にかかわらず常に一致させて、各表示デ
ータのロウアドレスを同一とする。

＋３１ＭＰＵアドレスにおいて、ブロック着色表示モー
ドでは水平サイクルカウンタ（以下■１カウンタと呼ぶ
）の出力、Ｖカウンタ出力、各画像情報を切り換えるビ
ットの各下位から上位へ順に対応するように、ビットマ
ツプ表示モードでは各画像情報を切り換えるビット、Ｈ
カウンタ出力、Ｖカウンタ出力の各下位から上位へ順に
対応するように、ＭＰＵから供給されるアドレスを下位
ピントから順にＭＰＵアドレスに割り。

当てる。

〔作用〕

以上のような表示アドレス生成手段とＭ　Ｐ　ＴＪアド
レス変換手段を設けることにより、ブロック着色表示モ
ードの場合に色属性の表示アドレスおよびＭ　Ｐ　Ｕア
ドレスは同一ブロックの縦２″Ｌラインにおいて同一と
なるので、容色属性のデータ領域の容量をパターンデー
タ領域の容量の／に削減することができる。

また、１表示すイクルに絖み出すべき複数の表示データ
において表示アドレスに含まれるＤＲＡＭのロウアドレ
スが同一となるので、最初の表示メモリサイクルでは通
常と同様にロウアドレスとカラムアドレスを与えるが引
き続く表示メモリサイクルではカラムアドレスのみを与
えて高速にアクセスするページモードを利用した表示読
み出しを行なうことにより、衆示読み出し時間を短縮し
てＭＰＵ割り当て時間をふやすことができる。

さらに、各表示データに対するＭＰＵのアドレ・　７　
・ スが表示走査順に連続となるので、ＭＰＵが表示。

メモリのアクセスを行なうときに表示位置に応じた複雑
なアドレス計算をする必要をなくすことができる。

〔実施例〕

以下、本発明を図面を用いて説明する。

第１図は本発明の一実施例である画像表示装置。

のブロック図である。この画像表示装着は、横２゜５６
×縦１９２ドツトの表示を行ない横４×縦４゜ドツト単
位で１６色の前景色、背景色と４ピツトの衣示属件（フ
ラッシング等）を指定できるブロック着色の表示モード
と、横２５６×縦２００ドツトの表示を行ない１ドツト
単位で１６色を指定できるピントマツプの表示モードの
２つのモードで動作する。

１はλ４　Ｐ　ｔＪブロック、２は光示回路ブロック、
６はクロック発振回路、４はＣＲＴモニタ、５は表示メ
モリである。そして、表示回路ブロック２は、タイミン
グ生成回路６、アクセスコントロール回路７、表示アド
レス生成回路８、ＭＰＵアドレ・　８　・ ス変換回路９、アドレス出力回路１０、ＭＰＵデータ入
出力回路１１、データ入出力回路１２、および表示処理
回路１６から成る。

ＭＰＵブロック１は、ＭＰＵと、そのアドレスから表示
メモリ５のアドレス領域信号Ｖ　Ｓ　Ｅ’Ｌや各種レジ
スタの選択信号を生成する回路とから成。

る。クロック発振回路３は画像表示装置の原クロツク信
号である２　２．９　ＭＨｚのクロック信号を生成し、
表示回路ブロック２に供給する。ＣＲＴモニタ４は表示
回路ブロック２から出力される映像信号を受けて画像を
表示する。また表示メモリ５は画像表示する表示データ
を記憶する表示メモリで、２ブロツク（１ブロツクは２
個の１６に×４ビットＤＲＡＭから成る）の構成で３２
　ＫＢの容量である。

次に表示回路ブロック２について説明する。タイミング
生成回路６は、クロック発振回路３で生成される原クロ
ツク信号からアクセスコントロール回路７、アドレス出
力回路１０、表示処理回路１３に供給する各種タイミン
グのクロック信号を生成すると共に、■１カウンタやＶ
カウンタ等を備えその出力を表示アドレス生成回路８に
供給する。ア。

クセスコントロール回路７は、ＭＰＵブロック１゜に供
給するＭＰＵクロックとウェイト信号ＷＡＩ。

〒、ＭＰＵデータ入出力回路１１とデータ入出力回路１
２と表示処理回路１３に供給するコントロール信、号、
表示メモリ５を制御するロウアドレスストロ。

−ブ信号ＲＡＳと各ブロックに対応したカラムア。

ドレスストローブ信号ＣＡＳｏ’でτ）１とライ６トイ
ネーブル信号ＷＥを生成すると共に、表示モ。

−ドレジスタ等のＭＰＵからアクセスされるレジスタを
備える。

表示アドレス生成回路８は、アクセスコントロール回路
７からのレジスタ出力信号とコントロール信号に応じて
、タイミング生成回路６から与えられるＨカラ・り出力
信号や■カラ・り出力信号１を使用して表示アドレスＤ
Ａを生成する。それに対して、ＭＰＵアドレス変換回路
９は、アクセスコントロール回路７からのレジスタ出力
信号とＭＰＵブロック１からのＭＰＵのアドレスＡに応
じて、ＭＰＵのアドレスＡをＭＰＵアドレスＮＡに変換
する。アドレス出力回路１０は、タイミング化。

成回路６からのクロック信号に従って表示アドレ。

スＤＡとＭＰＵアドレスＮＡを時分割で切り換え。

て表示メモリアドレスＭＡとし、さらにロウアト。

レスとカラムアドレスとに多重して表示メモリ５−に供
給する。

ＭＰＵデータ入出力回路１１は、Ｍ　Ｐ　Ｕが表示メ。

モリ５をアクセスするときにＭ　Ｐ　Ｕブロック１と。

データ入出力回路１２０間のデータ入出力を行なう。。

データ入出力回路１２は、表示メモ９５のデータをＭＰ
Ｕデータ入出力回路１１との間で入出力するか、または
表示処理回路１３に与える。表示処理回路１６は、デー
タ入出力回路１２からの表示読み出しデータを表示モー
ドに応じた表示処理によって映像信号に変換しＣＲＴモ
ニタ４に供給する５゜第２図にブロック着色表示モード
における表示メモリ５のアドレス割り付けを示す。表示
メモリ５の容量は３２ＫＢであるから、表示メモリアド
レスＭＡ、表示アドレスＤＡ、ＭＰＵアドレスＮＡ。

およびＭＰＵのアドレスＡはすべて１５ビツトであ、１
１゜ す、例えばＭＰＬＴのアドレスＡはＡＯ〜Ａ１４（アト
。

レスの値は１６進数で００００〜７ＦＦＦ）と表わされ
る。。

表示メモリ５はＡ１４０ビツトの値に応じて２つの。

領域に分けられ、それぞれが１画面分の表示デー、夕格
納領域になる。、１６ＫＢの表示データ格納領域は、Ａ
１３０ビツトによって２つの領域に分けらｔｔ　、Ａ１
５　。

二〇の領域がｓＫＢのパターンデータ格納領域、Ａ１ｊ
＝１の領域が５ＫＢＯ色属性（前景色、背景色、表８示
属性）のデータ格納領域になる。色属性データ。

格納領域はさらに２ＫＢずつの領域に４分割され、前景
色、背景色、表示属性のデータ格納領域と空。

き領域になる。なお、パターンデータは１バイトで８画
素の表示パターンを表わし、前景色データ。

と背景色データは各１バイトで２ブロツクの前景色と背
景色（４ピツトで１６色を示す）を表わし、表示属性デ
ータは１バイトで２ブロツクの表示属性（４ピツトでフ
ラッシング等を示す）を表わす。

第３図にビットマツプ表示モードにおける表示メモリ５
０割り付けを示す。５２ＫＢの表示メモリ５は１画面分
の画素表示色データを格納できる。画・　１２・ 素表示色データは１バイトで２ドツトの画素表示。

色（４ピツトで１６色を示す）を表わす。

１水平表示期間は■］カウンタの３２力クント分、すな
わち５２表示すイクルであり、８画素表示期間。

である１表示すイクルは１４μｓである。１表示す、１
イクルに４回の表示読み出しと１回のＭＰＵアク。

セスが行なわれる。第４図に表示すイクルにおけ。

る表示メモリのアクセスタイミングを示す。前半。

の４表示メモリサイクルで４バイトの表示データ。

が表示読み出しされ、後半の１表示メ、モリナイク、。

ルで１バイトの表示データがＭＰＵによって読み。

書きされる。表示読み出しはページモードにより行なわ
れ、ブロック着色表示モードではパターンデータ、前景
色データ、背景色データ、表示属性データの順に４バイ
トが読み出され、ビットマツプ表示モードでは表示走査
順に４バイトの画素表示色データが読み出される。ＳＯ
・Ｓｌ・ＰＣ−ＩＱ・１１はアクセスコントロール回路
７で生成される表示データカウント信号であり、表示ア
ドレス生成回路８に供給される。ＳＯ・Ｓｌはブロック
着色表示モ−ドで使用される色属性データ種類切り換え
信号、・ＰＣはブロック着色表示モードで使用されるバ
タ・−ン色属性切り換え信号、■０・■１はビットマツ
・ブ表示モードで使用される画素表示色データ切り・換
え信号である。

次に、表示アドレス生成回路８とＭＰＵアドレ・ス変換
回路９の構成と動作について詳しく説明する。第５図は
本実施例における表示アドレス生成・回路８０回路図、
第６図は本実施例におけるＭＰＵアドンス変換回路９０
回路図である。ここで、１゜第５図の１４〜１６と第６
図の１７〜２２は２チヤンネルマルチプレクサ（例えば
複数個のＨＤ７４Ｌ８１５Ｂ　。

）である。また、ＤＭＲはブロック着色表示モー。

ドとビットマツプ表示モードを切り換える表示モ。

−ドレジスタ出力信号である。そして、ＰＣ−８ｏ。

・Ｓｌ・■０・１１は第４図に示した表示データカウン
ト信号である。

表１は、第５図に示した表示アドレス生成回路８と第６
図に示したＭＰＵアドレス生成回路９の動作を示す表で
ある。ここで、ＨＯ〜Ｈ４はＨカウンタ出力、■０〜■
７はＶカウンタ出力、ＲＯ〜。

Ｒ７はＤＲＡＭのロウアドレス、０１〜Ｃ６はり。

ＲＡＭのカラムアドレス、ＭＳはカラムアドレス。

ストローブ信号のＣＡＳｏとＣＡＳｌの切り換え。

ビットである。また、ＰＣ−８ｏ−８１・■０・１１は
第４図に示した表示データカウント信号の値であり、Ｐ
Ｃはパターン色属性切り換えビット、ＳＯ・Ｓｌは色属
性データ種類切り換えビット、ＩＯ・１１は画素表示色
データ切り換えビットである。そして、この表示アドレ
ス生成とＭＰＵアドレス生成の様子を、ブロック着色表
示モードのパターンデータの場合には第７図に、色属性
データの場合には第８図に示す。

第７図、第８図は２画面ある内の１画面分のアドレス等
のデータを示すので、画面切り換えの第１４ピツ）ＤＡ
１４は省略しである。

ブロック着色表示モードにおいて、各色属性のデータ領
域容量をパターンデータ領域容量の２に削減するために
、色属性の表示アドレス（−６）を生成する際にＶカク
ンタの下位２ビツトのデータｖＯ・　１５・ ・ｖｌを使用せず、パターンの表示アドレス＋ａ）の。

ＶＯ−Ｖｌに対応したビット位置に色属性データ。

種類切り換えピッ）Ｓｏ・Ｓｌを割り当てる。　。

また、第２図と第６図に示した表示メモリの割。

り付けを実現し、かつ各表示データに対するＭＰＵのア
ドレスＡを表示走査順に連続とするために、各表示デー
タにおいて次のように表示アドレス（α）〜ｔＧ）とＭ
ＰＵアドレス（ｄ）〜（ｆ）とのビット対応をと。

る。すなわち、ブロック着色モードのパターンデ。

−タにおいては、表示アドレスｔａ）のＨカウンタ出ｌ
。

力ＨＯ〜Ｈ４と■カウンタ出力■０〜■７のビット割り
付は位置に対応して、ＭＰＵのアドレスＡＯ〜Ａ１２を
下位ビットからＭＰＵアドレス（ｄ）に割り付ける。ブ
ロック着色表示モードの色属性データにおいては、表示
アドレス（褐のＨカウンタ出力）コ０〜Ｈ４とＶカウン
タ出力■２〜■７と色属性データ種類切り換えピッ）Ｓ
ｏ・Ｓｌのビット割り付は位置に対応して、ＭＰＵのア
ドレスＡＯ〜Ａ１２を下位ビットからＭＰＵアドレス（
−）Ｋ割り付ける。そして、ブロック着色表示モードの
バター・　１６・ 一ンデータと色属性データの両方において共通な、表示
アドレス（−）・（→のパターン色属性ビットＰＣのビ
ット割り付は位置に対応して、ＭＰＵのアドレスＡ１３
をＭＰＵアドレス（ｄ）・（Ｌ）に割り当てる。

また、ビットマツプ表示モードの画素表示色データにお
いては、表示アドレス（Ｇ）の画素表示色データ切り換
えビットＩＯ・１１とＨカウンタ出力ＨＯ〜Ｈ４と■カ
ウンタ出力ｖＯ〜■７のビット割り付は位置に対応して
、Ｍ）’［１のアドレスＡｎ〜Ａ１４を下位ビットから
ＭＰＵアドレス（ｒに割り当てる。

さらに、ページモードを利用した表示読み出しを実現す
るために、各表示データの表示アドレス（ｃＬ）〜（Ｇ
）に対して、Ｈカウンタ出力Ｉ（０〜Ｈ４とＶカウンタ
出力の一部分■２〜ｖ４を下位から８ビツト共通に割り
当てる。

以上説明したように動作する、第５図の表示アドレス生
成回路８の出力である表示アドレスＤＡと、第６図のＭ
ＰＵアドレス変換回路９の出力であるＭＰＵアドレスＮ
Ａば、アドレス出力回路１０において表示すイクル信号
により切り換えられて表示メモリアドレスＭＡとなる。

そして、さらにロウアドレスとカラムアドレスとに多重
されて表示メモリに供給され、第４図に示したように表
示読１み出しとＭＰＵアクセスが行なわれる。

以上のような表示アドレス生成回路８とＭＰＵアドレス
変換回路９の構成によれば、ブロック着色表示モー　ド
における各色属性（前景色、背景色、表示属性）のデー
タ領域容量をバメーンのデータ領域容量の名に抑えるこ
とができるので、表示メモリ容量を削減できる。また、
各表示データが表示走査順にアドレス連続となって並ぶ
ので、ソフトウェア処理の負担が小さくなり高速な画像
表示が可能となる。表示アドレスの下位８ピツ）（ＤＲ
Ａ　Ｍのロウアドレス）が、１衣示すイクル１．４μ８
に表示読み出しされる４バイトの表示データに対して同
一であるので、ページモードを利用して前半の０．８７
．αＳで表示読み出しを済ませる後半のα。

５６μｓをＭＰＵアクセスに割り当てることができる。

゛なおこのとき、ページモードに限らすスタティッ。

フカラムモード等を使用してもよい。

さらに、表示アドレスのロウアドレス８ピツト。

にＨＯ〜Ｈ４と■２〜■４が下位ビットから割り。

付けられているので、表示読み出しにより約１．８゜、
Ｓで２５６アドレス、および約ｏ、ｓ＋ｍｓで１２８ア
ドレスがアクセスされ、表示メモリを構成するＤＲＡ。

Ｍがリフレッシュされる。したがって、ＤＲＡＭのリフ
レッシュを行なうために特別なリフレッシュ回路を用意
する必要がない。また、ページモード表示読み出しのと
きに最初に表示メモリに供給する必要のあるロウアドレ
スには、表示モードや表示データ種類による切り換えが
介在しないので、表示すイクルごとに変化するＨカウン
タ出力の遅延時間を短縮してロウアドレスセットアツプ
時間に余裕をとることができる。

なお、ブロック着色表示モードにおいて、１ブロツクの
大きさが縦４×横４ドツトではないときにも本発明が有
効であることは明らかである。またブロック単位の前景
色、背景色、表示属性が各４ビツトではない場合忙も容
易に対応できる。ま・　１９・ た、ビットマツプ表示モードにおいて、画素表示。

色が４ビツトでないときにも本発明は有効である。。

さらに、表示アドレス生成回路８とＭＰＵアト。

レス変換回路９をディスクリ一トの論理素子では。

なくＰＬＡやＲＯＭ等で構成することもできる。

（以下余白） ・　２０・ 〔発明の効果〕 本発明によれば、ブロック着色表示モードにお。

いて、色属性データ領域容量を減るすことにより、表示
メそり容量を削減することができる。

また、ブロック着色表示モードとビットマツプ表示モー
ドの両方において、各表示データを表示。

走査順にアドレス連続で並べることにより、画像。

表示ソフトウェアの処理を軽減して高速表示を実現する
ことができる。

さらに、各表示データの表示アドレスのロウアドレスが
共通であり表示読み出しにページモード等の高速読み出
しモードを利用することができるので、表示読み出し時
間を短縮してＭＰＵ割り当て時間をふやし高速表示を実
現することができる。

【図面の簡単な説明】

第１図は本発明による画像表示装置の一実施例を示すブ
ロック図、第２図はブロック着色表示モードにおける表
示メモリ割り付けを示す模式図、第６図はビットマツプ
表示モードにおける表示メモリ割り付けを示す模式図、
第４図は表示メモリーアクセスのタイミング図、第５図
は表示アドレス。 生成回路の詳細な回路図、第６図はＭＰＵアドレ。 ス変換回路の詳細な回路図、第７図はパターンデ。 −タに対する表示メモリアドレス生成の説明図、。 第８図は色属性データに対する表示メモリアドレス生成
の説明図である。 １・・・ＭＰＵブロック、５・・・表示メモリ、８・・
・表。 示アドレス生成回路、９・・・ＭＰＵアドレス変換変換
路、１０・・・アドレス出力回路、１４〜２２・・・２
チヤンネルマルチプレクサ。 箪　５図 （プロ１．２り１臣／ヒ′１．７トマ・・）つ第　６　
図 Ｃフ゛ロ１１．り２石色／ビ゛、・７トマ・ソフ′〕手
続補正書〔自発〕 事件の表示 昭和　６１　年特許願第　１３５９１７　　　号発明の
名称 画儂表示装置 補正をする者 事件との関係　　　特許　　出　願　人名　　称　　　
（５１０）株式会ｔ±　　日　　立　製　作　所代　　
理　　　人 図面の第４図、第７図、第８図 補正の内容　　、〈匡ｉｄ〒〉、 （１）　　明細書の第５頁第１行に記載の「においては
゛まず」を「においては、まず」と訂正する。　。 （２）　　明細書の第５頁、第１８行に記載の「縦ライ
ン゛」を「ライン」と訂正する。 （３）　　明細書の第５頁、第２０行に記載の「縦ライ
ン５」を「ライン」と訂正する。 （４）　　明細書の第６頁、第１８行から第１９行に記
載・の「アドレスを以下の３つの条件に従って」を・「
アドレス（以下ＭＰＵアドレスと呼ぶ）の変・換方法」
と訂正する。　　　　　　　　　　　　】０（５）明細
書の第６頁、第２０行に記載の「を設ける。 」を「を設け、以下の３つの条件に従って表示。 アドレスとＭＰＵアドレスを生成する」と訂正。 する。 （６）　　明細書の第１５頁、第６行に記載の「ビット
」１゜を「ビットの値」と訂正する。 （７）明細書の第１５頁、第１２行に記載の「ＨＤ７４
ＬＳ１５８Ｊをｒ　ＨＤ７４Ｌ　Ｓ　１５７　Ｊと訂正
する。 （８）明細書の第１６頁、第１５行に記載の「等のデー
タ」を「の情報」と訂正する。　　　　　　２゜（９）
　　明細書の第１６匹カ第１６行に記載のｒＤＡ１４・
」をｒＭＡ１４Ｊと訂正する。 （１０）明細書の第１６頁、第２０行に記載の「データ
・」を「情報」と訂正する。 （１１）明細書の第１９頁、第５行に記載の「行なわれ
５る」を「行われる」と訂正する。 （１２）明細書の第１９頁、第１８行に記載の「済ませ
。 る」を「済ませて」と訂正する。 ０６）明細書の第２３頁、第３行に記載の「減るす」。 を「減らす」と訂正する。　　　　　　　　　　１．。 （１４）明細書の第７頁、第１行から第２行に記載の。 「縦ライン数」を「ライン数」と訂正する。　　。 （１５）明細書の第８頁、第７行に記載の「縦２フイ。 ン」を「２ｎライン」と訂正する。 （１６）図面の第４図を別紙の通り補正する。 （図番を「第４」から「第４図コと訂正した。）（１７
）図面の第７図、第８図を別紙の通り補正する。 （表示メモリアドレスケ追別し、ｒＤＡ１３〜１）Ａｎ
　Ｊの記載を削除した。） 以上 ・　５　・

Claims (1)

1. 【特許請求の範囲】 １、中央演算処理装置と、表示走査に従い読み出される
   複数種類の画像情報を記憶する表示メモリとを備え、複
   数画素からなるブロック単位で着色が行なわれるブロッ
   ク着色表示と、画素単位で着色が可能なビットマップ表
   示の両方を実現する画像表示装置において、ブロック着
   色表示とビットマップ表示とを切り換える表示モード信
   号を出力する表示モード切り換え手段と、上記表示メモ
   リから表示走査に従い画像情報を読み出す際に、画像情
   報の種類を指示する読み出し情報指示信号を出力する第
   １の画像情報切り換え手段と、上記表示メモリに対して
   上記中央演算処理装置が読み書きする際に、画像情報の
   種類を識別する読み書き情報識別信号を出力する第２の
   画像情報切り換え手段と、上記表示モード信号と上記読
   み出し情報指示信号に応じて、表示走査に従いカウント
   される水平カウンタの出力と垂直カウンタの出力を元に
   生成される表示アドレスの生成方法を切り換える第１の
   アドレス生成手段と、上記表示モード信号と上記読み書
   き情報識別信号に応じて、上記中央演算処理装置が読み
   書きする画像情報のアドレスから変換されるＭＰＵアド
   レスの生成方法を切り換える第２のアドレス生成手段と
   、上記第１のアドレス生成手段からの表示アドレスと上
   記第２のアドレス生成手段からのＭＰＵアドレスを時分
   割で切り換えて上記表示メモリに供給するアドレス切り
   換え手段を設けたことを特徴とする画像表示装置。 ２、上記第１のアドレス生成手段は、ブロック着色表示
   モードの場合には、ブロック単位で指定される画像情報
   を表示走査に従い読み出す際に、予め定められたブロッ
   クの垂直画素数２＾ｎの指数ｎのビット数だけ垂直カウ
   ンタの出力の下位ビットを省略して表示アドレスを生成
   する手段を持つと共に、上記第２のアドレス生成手段は
   、上記中央演算処理装置が上記表示メモリに対して読み
   書きする際に、各画像情報に対する中央演算処理装置の
   アドレスを、ブロック着色表示モードでは下位からのビ
   ット順位が水平カウンタ出力、垂直カウンタ出力、読み
   出し情報指示信号の各下位から上位へ順に対応するよう
   に、またビットマップ表示モードでは下位からのビット
   順位が読み出し情報指示信号、水平カウンタ出力、垂直
   カウンタ出力の各下位から上位へ順に対応するように、
   ＭＰＵアドレスに割り当てる手段を持ち、中央演算処理
   装置から見た場合に各画像情報が個別の領域にそれぞれ
   表示走査順に連続となって並ぶように各画像情報のＭＰ
   Ｕアドレスを生成することを特徴とする特許請求の範囲
   第１項記載の画像表示装置。 ３、上記表示メモリはそのアドレスが行アドレスと列ア
   ドレスとに分けて供給される型式のメモリ素子から構成
   されていて、上記第１のアドレス生成手段はさらに、表
   示走査に従い表示メモリから読み出される各画像情報に
   共通に使用される水平カウンタ出力と垂直カウンタ出力
   の中から、行アドレスのビット幅以上のビット数を同一
   ビット位置に共通に割り付けて表示アドレスを生成する
   手段を持ち、上記アドレス切り換え手段はさらに、第１
   のアドレス生成手段からの画像情報の表示アドレスにお
   ける、同一ビット位置で各画像情報に共通なビットを行
   アドレスに割り当て表示メモリに供給する手段を持つこ
   とを特徴とする特許請求の範囲第２項記載の画像表示装
   置。