KR920002109Y1 - 고해상도 비디오장치 - Google Patents

고해상도 비디오장치 Download PDF

Info

Publication number
KR920002109Y1
KR920002109Y1 KR2019890007433U KR890007433U KR920002109Y1 KR 920002109 Y1 KR920002109 Y1 KR 920002109Y1 KR 2019890007433 U KR2019890007433 U KR 2019890007433U KR 890007433 U KR890007433 U KR 890007433U KR 920002109 Y1 KR920002109 Y1 KR 920002109Y1
Authority
KR
South Korea
Prior art keywords
controller
display buffer
crt
memory
attribute
Prior art date
Application number
KR2019890007433U
Other languages
English (en)
Other versions
KR900020870U (ko
Inventor
김영찬
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019890007433U priority Critical patent/KR920002109Y1/ko
Publication of KR900020870U publication Critical patent/KR900020870U/ko
Application granted granted Critical
Publication of KR920002109Y1 publication Critical patent/KR920002109Y1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/28—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using colour tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.

Description

고해상도 비디오장치
제 1 도는 본 고안의 회로도.
제 2 도는 종래의 메모리 사용영역 예시도.
제 3 도는 본 고안에 따는 사용영역 예시도.
제 4 도는 본 고안에 따른 디스플레이 버퍼의 어드레스할당 예시도.
* 도면의 주요부분에 대한 부호의 설명
10 : CRT 컨트롤러 MuX : 멀티플렉서
20 : 타이밍 시퀀스 DAC : 디지탈/아날로그변환부
30 : 그래픽 컨트롤러 40 : 어트리뷰트 컨트롤러
50 : 디스플레이 버퍼 100 : 비디오 컨트롤러
본 고안은 개인용 퍼스널 컴퓨터나 워크스테이션의 그래픽 디스플레이 장치에 관한 것으로 특히 800×600×4비트의 해상도를 갖는 비디오장치에 관한 것이다.
일반적으로 CRT화면에 텍스트(Text)나 그래픽(Graphic)을 표시하기 위해서는 디스플레이 버퍼 혹은 프레임 버퍼라고 하는 메모리를 사용한다.
상기 디스플레이 버퍼의 내용은 CRT화면의 도트(Dot)에 매핑(mapping)되고 이 매핑을 구현하는 것이 비디오 컨트롤러이다.
그런데 PC에서는 상기 디스플레이 버퍼의 내용을 맵시키고 이 메모리의 내용을 CPU가 직접 억세스해서 갱신(updata)하게 되므로 비디오 컨트롤러는 CPU와의 충돌을 피하기 위해서 인터페이스 로직을 가지고 있게 된다.
이러한 비디오 컨트롤러가 종래의 경우에는 640×480×4비트모드로 동작하여 307200픽셀(640×480)을 저장할 수 있는 메모리가 필요하였는데 64k×8비트의 4개의 맵(0-4)을 비디오 메모리를 구성할 경우에는 제 2 도에 도시된 바와같이 307200÷8=38400바이트(byte)를 사용하여 각 메모리 맵(0-4)의 사용가능한 메모리 영역의 59% 정도밖에 이용하고 있지 않게 되어 메모리 운용상 효율적이지 못한 단점이 있었다.
따라서 본 고안의 목적은 800×600×4비트의 해상도를 갖는 소형 컴퓨터의 비디오 장치를 제공함에 있다.
이하 본 고안은 첨부한 도면을 참조하여 상세히 설명한다.
제 1 도는 본 고안의 회로도로서, 제1-제4맵(51-54)으로 이루어지며 이미지 데이타를 저장하는 디스플레이 버퍼(50)와, 수직 및 수평동기 펄스와 메모리 어드레스 리플레시 어드레스등을 발생하며 하기만 멀티플렉서(Mux)를 통해 상기 디스플레이 버퍼(50)를 주기적으로 억세스하는 CRT컨트롤러(10)와 CPU(도시하지 않았음)와 상기 CRT컨트롤러(10)의 메모리 사이클을 발생하여 하기한 멀티플렉서(Mux)의 선택을 제어하는 타이밍 시퀀스(20)와, 상기 디스플레이 버퍼(50)와 하기한 어트리뷰트 컨트롤러(40)혹은 CPU와 상기 디스플레이 버퍼(50)간을 인터페이스하는 그래픽 컨트롤러(30)와 상기 그래픽 컨트롤러(30)로부터 입력된 데이타에 속성을 첨가하여 데이타 변환후 하기한 디지탈/아날로그 변환부(DAC)로 출력하는 어트리뷰트 컨트롤러(40)로 이루어지며 시스템 버스를 통해 CPU와 접속된 비디오 컨트롤러(100)와, 상기 타이밍 시퀀스(20)의 제어를 받아 상기 디스플레이 버퍼(50)로 CPU 혹은 상기 CRT컨트롤러(10)의 억세스 메모리 어드레스를 선택하는 멀티플렉서(Mux)와, 상기 CRT컨트롤러(10)의 제어를 받아 상기 어트리뷰트 컨트롤러(40)출력을 입력하여 CRT아날로그 RGB신호를 발생시키는 디지탈/아날로그 변환부(DAC)로 구성된다.
상술한 구성에 의거 본 고안을 상세히 설명한다.
제 1 도에서 비디오 메모리 즉 디스플레이 버퍼(50)는 64k 8비트의 맵 4개로 구성되는데 전체 메모리 크기는 256k바이트이며 CRT스크린에 표시되어야 하는 이미지 데이타만을 가지고 있다.
상기 이미지 데이타는 비디오 컨트롤러(100)에 의해 주기적으로 읽혀져 CRT화면상에 디스플레이 되어지는데 상기 비디오 컨트롤러(100)는 CRT컨트롤러(10) 및 타이밍 시퀀스(20), 그래픽 컨트롤러(30), 어트리뷰트 컨트롤러(40)로 구성되어 상기와 같이 이미지 데이타를 읽어냄과 동시에 비디오 동기신호 즉 블랭크 펄스(blank pulse), 수직 및 수평동기 펄스를 발생시켜 상기 디스플레이 버퍼(50)의 로지컬 포지션(logical position)에 맞추어 CRT화면상의 피지컬 포지션(physical position)을 결정한다.
이와같이 비디오 컨트롤러(100)가 디스플레이 버퍼(50)를 주기적으로 읽어냄으로써 비디오신호를 만들어 주기위해서는 CPU(도시하지 않았음)가 상기 비디오 컨트롤러(100)를 초기화(initialize)시켜야 하고 또한 디스플레이 버퍼(50)의 내용을 독출/기록해야하므로 상기 비디오 컨트롤러(100)의 각부(10-40)로 시스템 버스의 어드레스 버스, 데이타 버스, 버스 컨트롤 신호등을 연결한다.
그러므로 멀티플렉서(Mux)는 CPU나 타이밍 시퀀스(20)의 제어를 받아 CRT컨트롤러(10)들중의 하나의 어드레스로 상기 디스플레이 버퍼(80)를 억세스할 수 있도록 한다.
여기서 상기 비디오 컨트롤러(100)가 디스플레이 버퍼(50)를 읽어내어 CRT상에 디스플레이하는 경우 각부의 기능에 대하여 상세히 설명하면, CRT컨트롤러(10)가 수직 및 수평 동기펄스와 비디오 메모리 어드레스와 리플레시 어드레스등을 발생시켜 디스플레이 버퍼(50)를 억세스하면 그래픽 컨트롤러(30)는 상기 디스플레이 버퍼(50)로부터 데이타를 읽어와 어트리뷰트 콘트롤러(40)로 전송한다.
이때 상기 어트리뷰트 컨트롤러(40)는 상기 그래픽 컨트롤러(30)로부터 입력한 데이타를 노말 모드(normal mode), 리버스 모드(Reverse Mode), 블랭크(Blink), 커서(Cuser), 칼라(Color), 그래이(gray)등의 속성을 갖도록 데이타 변환하여 디지탈/아날로그 변환부(DAC)로 전송한다.
이때 상기 디지탈/아날로그 변환부(DAC)는 상기 CRT컨트롤러(10)로부터 발생되는 비디오 동기신호에 맞추어 상기 속성이 첨가된 8비트 데이타를 어드레스로 사용하는 256 by 18비트 칼라 룩업 테이블(color look up table)을 가지고 있어 이 룩업 테이블의 출력이 각 6비트씩 디지탈/아날로그 변환하여 아날로그 R(적), G(녹), B(청)신호를 발생시켜 31.5KHz의 아날로그 모니터를 구동한다.
상기와 같이 CRT컨트롤러(10)가 디스플레이 버퍼(50)를 억세스할시에는 타이밍 시퀀스(20)의 제어를 받게 되는데 상기 타이밍 시퀀스(20)의 주된 역할은 비디오 컨트롤러가 사용할 클럭을 발생시킴과 동시에 다이나믹 디램(Dynamic DRAM)의 로우 어드레스 스트로브 및 칼럼 어드레스 스트로브(RAS, CAS)신호를 비디오 컨트롤러가 현재 동작중인 모드에 맞추어 발생시키는 기능이다.
뿐만아니라 기준클럭에 준하여 상기 CRT컨트롤러(10)와 CPU가 메모리를 억세스할 수 있는 구간을 정한다. 그러므로 상기 CRT컨트롤러(10)는 자신에게 할당된 억세스 구간을 이용하여 CPU와는 무관하게 디스플레이 버퍼(50)를 억세스할 수 있고 CPU의 메모리 억세스는 상기 CRT컨트롤러(10)클럭에 비동기되어 들어오므로 CPU억세스 구간이 될 때까지 기다리게 된다.
그러므로 상기와 같이 비디오 컨트롤러의 동작주파수를 고려하여 제 3 도와 같이 92%까지 비디오 메모리를 사용할 수 있는 800×600 4비트의 모드를 설계할 수 있으며 이 모드를 제공하기 위한 비디오 메모리의 실제 어드레스는 제 4 도와 같이 할당된다.
상술한 바와같이 구성 및 동작토록하므로서 해상도의 향상효과를 얻을 수 있다.

Claims (1)

  1. 이미지 데이타를 저장하는 디스플레이 버퍼(50), 상기 디스플레이 버퍼(50)의 메모리 어드레스를 선택하는 멀티플렉서(Mux), CRT로 R, G, B 신호를 출력하는 디지탈/아날로그 변환부(DAC)를 구비한 비디오 시스템에 있어서, 수직 및 수평동기 펄스와 메모리 어드레스와 리플레시 어드레스등을 발생하며 상기 멀티플렉서(Mux)를 통해 상기 디스플레이 버퍼(50)를 주기적으로 억세스하는 CRT컨트롤러(10)와, 상기 CPU와 상기 CRT컨트롤러(10)의 메모리 사이클을 발생하여 상기 멀티플렉서(Mux)의 선택을 제어하는 타이밍 시퀀스(20)와, 상기 디스플레이 버퍼(50)와 하기한 어트리뷰트 컨트롤러(40)혹은 상기 CPU와 상기 디스플레이 버퍼(50)간을 인터페이스하는 그래픽 컨트롤러(30)와, 상기 그래픽 컨트롤러(30)로부터 입력된 데이타에 속성을 첨가하여 데이타 변환부 상기 디지탈/아날로그 변환부(DAC)로 출력하는 어트리뷰트 컨트롤러(4)로 구성됨을 특징으로 하는 회로.
KR2019890007433U 1989-05-31 1989-05-31 고해상도 비디오장치 KR920002109Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890007433U KR920002109Y1 (ko) 1989-05-31 1989-05-31 고해상도 비디오장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890007433U KR920002109Y1 (ko) 1989-05-31 1989-05-31 고해상도 비디오장치

Publications (2)

Publication Number Publication Date
KR900020870U KR900020870U (ko) 1990-12-14
KR920002109Y1 true KR920002109Y1 (ko) 1992-03-28

Family

ID=19286677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890007433U KR920002109Y1 (ko) 1989-05-31 1989-05-31 고해상도 비디오장치

Country Status (1)

Country Link
KR (1) KR920002109Y1 (ko)

Also Published As

Publication number Publication date
KR900020870U (ko) 1990-12-14

Similar Documents

Publication Publication Date Title
US5500654A (en) VGA hardware window control system
US4704697A (en) Multiple station video memory
EP0071725B1 (en) Method for scrolling text and graphic data in selected windows of a graphic display
US5218274A (en) Flat panel display controller using dual-port memory
US6172669B1 (en) Method and apparatus for translation and storage of multiple data formats in a display system
US4574277A (en) Selective page disable for a video display
JP2572373B2 (ja) カラ−デイスプレイ装置
US4570161A (en) Raster scan digital display system
US5086295A (en) Apparatus for increasing color and spatial resolutions of a raster graphics system
US4591845A (en) Character and graphic signal generating apparatus
JPS646478B2 (ko)
US4626839A (en) Programmable video display generator
US5642138A (en) Display control system using a different clock in the graphics mode from that in the text mode in accessing an image memory
KR920002109Y1 (ko) 고해상도 비디오장치
US5699498A (en) Technique and apparatus for color expansion into a non-aligned 24 bit RGB color-space format
US5376949A (en) Display system with graphics cursor
US5555460A (en) Method and apparatus for providing a reformatted video image to a display
JP3017882B2 (ja) 表示制御システム
US5416499A (en) Bit map display controlling apparatus
JPH07234773A (ja) 表示制御装置
KR940000603B1 (ko) 디스플레이제어장치
JP2856037B2 (ja) メモリコントローラ
JPS61190624A (ja) グラフイツク表示画面のハ−ドコピ−方式
REGISTERS SR Sequencer Registers
EP0473789A1 (en) Bit map display controller

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee