JPS62223789A - 動画表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は表示装置に関し特に表示機器の画面上の任意の
位置に複数の文字、記号２図形等を表示する動画表示装
置に関する。

〔従来の技術〕

ラスク走査型陰極線ブラウン管（以下ＣＲＴという）を
表示機器に使用し表示メモリ（例えばダイナミックメモ
リを用いたリフレッシュメモリ）に格納された文章（テ
キスト）２図形１画像等の情報を表示する機能は情報処
理装置の重要な機能の１つとなってｈる。

最近では特にパーソナルコンピュータやテレビゲーム機
器などの分野で時間的にその表示すべき画面上の位置を
任意に移動させて表示するところの動画情報の表示機能
が要求されている。第２図は文字、記号や図形をＣＲＴ
ｉ面上の任意の位置に表示する従来の動画表示装置の主
要部を示すブロック図である。この装置は動画図形の形
状データを出力する形状データメモＩＪ　１０１　、表
示すべき動画のＣＲＴ画面上での垂直表示位道（Ｙ）　
、水平表示位置（Ｘ）の情報、動画図形固有の形状デー
タを指定する識別情報（Ｎ）、色情報、表示優先順位等
が記憶されている属性メモリ１０２と、１性メモリ１０
２のアドレスを供給する動画検索カウンタ１０３、各走
査線上で表示すべき動画を検出する動画検出回路１０４
及びその周辺回路から構成されている。

まず動画検出制御では垂直方向の走査毎に動画検索カラ
／り１０３でアドレス指定して、属性メモリ１０２から
垂直表示位置情報（Ｙ）を表示優先順位に応じて順番に
読み出し動画検出回路１０４によって垂直方向の走査位
ｆ（ＶＣ）との比較を行ない動画を検索する。垂直方向
の表示位置情報は垂直走査カウンタ１０９によ抄供給さ
れる。一般に動画検出回路１０４は減算回録及び比較回
路から構成されており、まず減算回路によってｖｃ　−
ｙ＝Δｙ（ｖｃとＹとの差）を求め次にあらかじめ指定
さｎている動画の垂直表示サイズとΔＹとを比較し０≦
ΔＹ＜（垂直表示サイズ）の条件を満す動画をその走査
線上において表示すべきであるとして検出する。表示す
べき動画が検出されるとその＠画に付加さ几ている他の
属性情報、すなわち、水平表示位置情報（Ｘ）、識別情
報（Ｎ）、色情報が同様にして属性メモリ１０２から読
出さ几、水平表示位置カウンタ（以下Ｘカウンタ）１０
６、識別情報レジスタ（Ｎレジスタ）１０７、カラーレ
ジスタ１０８にそ九ぞｎ格納される。

次に識別情報とΔＹをアドレス合成回路１０５に入力し
て形状データメモリ１０１のアドレス指定情報を生成し
、形状データメモリ１０１をアドレス指定して形状デー
タを読み出し形状データレジスタ１１０に格納する。こ
のようにして動画検出毎に各動画の表示に必要なデータ
を形状データメモＩＪ　１０１及び属性メモリ１０２か
ら読み出し各機能レジスタに格納する。

次にＣＲＴの走査系に同期したタイミングで表示が行な
われる。表示制御では水平走査の表示期間の開始時より
画素クロック周期でＸカウンタ１０６をカウントダウン
し値が１０”になるタイミングから形状データレジスタ
１１０を起動し形状データを１画素毎にシフトアウトす
る。形状データレジスタ１１０の出力は合成回路１１１
に入力されカラーレジスタ１０８からの色情報を付加さ
れた後、静止画の映像信号１１２と表示優先順位に応じ
てマルチプレクスなどの合成処理が施され直列映像信号
となる。直列映像信号は映像信号発生回路１１３に供給
され同期信号発生回路１１４の出力と合成さ几表示に反
映される。動画の移動制御は、動画検出が行なわれてい
ない垂直帰線期間などにＣＰＵによって表示位置情報を
書き替え、ることによって１画面表示毎にその表示位置
を変化させる。

かかる従来の動画表示装置では形状データメモリ１０１
のアドレス情報を生成するアドレス合成回路１０５は第
３図に示すように表示検出された動画の識別情報（Ｎ）
と動画検出回路の出力（ΔＹ）とを単に結合レアドレス
指定１ｎ報として出力しているだけである。従って、例
えば垂直表示サイズを１６ラスクとし形状データメモリ
の容量を４にバイトとすると識別情報は上位８ビツト、
ΔＹは下位４ビツトのアドレス情報として合成される。

すなわち、識別情報を１６進表現で２０（以下１６進表
現は（Ｈ）を記す）とするとΔＹ＝４となる走査線上で
表示する形状データは２０４（Ｈ）　　に格納されるこ
とになる。この場合、各動画の形状データ格納領域は１
６バイトであり、２５６ａ［類の動画が定義される。

〔発明が解決しようとする問題点〕

このように上述した従来の動画表示装置では、形状デー
タメモリのアドレス指定情報を識別情報と動画検出回路
のΔＹ出力の合成により生成しているため各動画の形状
データ格納領域はアドレス合成回路や動画検出回路のハ
ードウェア構成によって２のべき乗の数に固定されてし
まい各動画毎に任意の格納領域を定義することはできな
かった。

このため第４図のような格納領域の全形状データは必要
としない動画図形にも一定のメモリ領域が確保さｎ表示
されるため、形状データとして不要なデータ（図中、Ｄ
、Ｅ、Ｆ　）を透明表示にするなどの処置を施さなけ九
ばならず不都合であった。

また、未使用領域を他の目的に利用することは、ソフト
ウェア操作にかかわるメモリ管理上の問題が多く、結局
余剰領域は無駄となりメモリの使用効率が低下していた
。

さらに大きなサイズの動画を表示するときには複数の動
画をつなぎ合せて表示する必要がありＣＰＵの動画制御
が複雑になるなど著しい障害となっていた。

また、任意の格納領域を形成できるように各動画に領域
指定情報等を定義しこ几らを基にして形状データメモリ
のアドレス情報を算出する方法が考えられるがアドレス
生成に規則性が失われるため、乗算回路を用いた複雑な
アドレス演算が要求さｎ１ハードウエア規模からいって
も現実的ではない。

本発明は上記欠点を除去し識別情報により生成される一
走査線毎の読み出しアドレス情報を記憶することにより
、任意サイズの動画形状データを連続したアドレスのメ
モリに格納でき大きさの異なる動画図形の混在表示を容
易に実現可能な動画表示装置を提供することを目的とし
ている。

〔問題点を解決するための手段〕

本発明の動画表示装置は動画の表示データを記憶する表
示メモリと動画図形の種類を示す識別情報と表示位置情
報と表示サイズ情報とを記憶する属性メモリと、表示位
置情報と表示サイズ情報を基にして複数の動画から各走
査線上で表示すべき動画を検出する動画検出回路と検出
された動画の識別情報を読み出して前記表示メモリのア
ドレス情報を順次生成する動画アドレス発生回路と、１
走査線毎に前記アドレス情報を識別情報として前記属性
メモリに格納し識別情報を更新する手段と、１画面走査
毎に前記識別情報を初期化する手段とを有し、任意の動
画表示データを表示メモリの連続したアドレスに格納し
表示サイズの異なる動画図形を表示する。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック構成図である。実
施例の動画表示装置は動画の形状データを記憶する形状
データメモリ１と形状データメモリのアドレス指定情報
であるところの識別情報、表示位置情報（ｘ、ｙ）　、
表示サイズ（Ｘ８ＩＺＩ　、　Ｙｓｘｚ１！り及びその
他動画表示に必要な属性情報を記憶する属性メモリ２と
属性情報を指定する動画検索カウンタ３と表示位置情報
から各走査線上で表示すべき動画を検出する動画検出回
路４と識別情報を基にして形状データメモリ１のアドレ
ス情報を生成するｍｉｄアドレス発生回路５と水平方向
の表示位置情報を発生し編集メモリ８のアドレス情報と
して供給する動画位置ｉｆ報発生回路６と表示サイズ情
報によって形状データの読み出し及び編集メモシ８への
書き込みを制御する表示サイズ制御回路７と各動向の形
状データを映像信号出力に対応したデータに変換編集し
て記憶する編集メモリ８と編集メモリ８のアドレス及び
データを制御する。

編集メモリ制御回路９とＣＲＴの走査タイミングを発生
する同期信号発生回路１０と走査系に同期して編集メモ
リ８から読み出した表示データを並列−直列変換して直
列映像信号を発生する映像データレジスタ１１と直列映
像信号及び走査タイミングを基にＣＲＴ１３を直接駆動
する映像信号を生成する映像信号発生回路１２から構成
される。

形状データメモリ１にはアドレス選択回路１４の出力及
びデータ入出カライン１８が接続され、中央処理装置（
以下ＣＰＵという）からの書き込み操作を指示するメモ
リ書き込み信号及び読み出し操作を指定するメモリ読み
出し信号が供給される。また属性メモリ２にもアドレス
選択回路１６の出力及びデータ入出力ライ／１９が接続
される。

形状データメモリ１及び属性メモリ２にデータを書き込
む場合にはまずアドレス選択回路１４．１６でＣＰＵの
アドレスバス２０の値がアドレス指定情報として伝達さ
れるようにし、データバッファ１５．１７を介してデー
タの入出カライン１８　、１９がデータバス２１に接続
さｎるようにする。ＣＰＵはこれらの制御ラインを介し
て形状データメモリｌ及び属性メモリ２に対してアクセ
スする。編集メモリ８は少なくとも１走査線の表示に必
要な表示データを記憶できる容量を持ち書き込み動作時
には編集メモリ制御回路９で動画位置情報発生回路６の
出力を選択して書き込みアドレスとして供給し形状デー
タメモリ１から読み出された形状データを表示タイミン
グや映像信号レベルなど直接表示に対応する表示データ
に変換、編集して記憶する。読み出し動作時には、編集
メモリ制御回路９で同期信号発生回路１０の出力が読み
出しアドレスとして選択され、走査系のタイミングに同
期して連続したアドレスが周期的に供給され編集メモリ
８の表示データが順次読み出される。編集メモリ８の出
力は映像データレジスタ１１にロードされ画素クロック
に同期してシフトされ直列映像信号となる。直列映像信
号は、アナログ変換器、増幅器などを含む映像信号発生
回路１２を経由してＣＲＴ１３に供給さｎる。

動画表示処理はまずアドレス選択回路１６で動画検索カ
ウンタ３の出力を属性メモリ２のアドレス指定情報とし
て選択し、属性メモリ２から動画属性情報を順次読み出
し、垂直表示位置情報（Ｙ）及び垂直表示サイズ（Ｙ８
ＩＺＥ）と同期信号発生回路１０から供給される垂直走
査位置情報（ＶＣ）とを基にして動画構出回路４で走査
線上に表示すべき動画図形であるかの検出を行う。動画
が検出された場合には、動画検索カウンタ３の更新を保
留して属性メモリ２のアドレス情報を保持し、動画位置
情報発生回路６で属性メモリ２から読み出された水平表
示位置情報（Ｘ）を基にして走査線上での表示位置情報
を生成し、アドレス情報として編集メモリ８に供給する
。動画アドレス発生回路５はインクリメンタから構成さ
れ、表示すべき動画が検出されると、その動画の識別情
報を取り込み形状データメモリ１のアドレス指定情報を
生成する。

形状データメモリ１から読み出された形状データは編集
メモリ制御回路９で動画位置情報発生回路６の出力を選
択して動画の表示位置に対応したアドレスの編集メモリ
８に格納さ九る。

ここで形状データメモリ１には第５図で示すように第１
番目の走査線（図中■）で表示すべき形状データが５Ｐ
ＤＡｎ番地から第２番目の走ｆ線（図中■）の形状デー
タがＳＰＤＡｎ−１−Ｘｓｒｚｇ番地から格納されてい
る。このＬうに形状データメモリ１は第Ｎ番目の走査線
で表示すべき形状データを５ＰＤＡｎ＋（Ｎ−１）ｘＸ
８ＩＺＩ！Ｘ８ＩＺ１！し、動画形状データを全て連続
したアドレスに格納している。また、動画表示処理を開
始する前にこの動画の識別情報として５ＰＤＡｎが属性
メモリ２に記憶されている。動画表示処理中にこの動画
が検出されると５ＰＤＡｎは動画アドレス発生回路５に
取り込まれ、第１番目の走査線で表示すべき形状データ
の先頭アドレスとして形状データメモＩＪ　１に供給さ
れる。５ＰＤＡｎは動画アドレス発生回路によって形状
データ読み出し毎にインクリメントされ更新される。例
えば動画の水平表示サイズ（Ｘ８ＩＺ１！　）を定義し
、形状データメモリｌから水平表示サイズ分の形状デー
タを順次読み出し編集メモ１７８に連続して格納する場
合にはＸｇＩＺＥ回形状データの読み出しが操シ返され
、形状データメモリ１０７）”Ｌ’ス１青報は順次５Ｐ
ＤＡｎから５ＰＤＡｎ＋Ｘ８ＩＺＩ！に更新される。形
状データ読み出しの最終サイクルで生成されたアドレス
情報（ＳＰＤＡｎ　＋Ｘｓｘｚｇ）　は次走査線■で表
示すべき形状データのアドレス情報であり、バッファ１
７を介して属性メモリ２に出力され識別情報として記憶
される。

従って次走査期間の処理において再度この動画が検出さ
れた場合には、識別情報は走査線■に表示すべき形状デ
ータの先頭アドレスを示しており、前走を期間に続いて
連続したメモリの形状データを読み出すことができる。

以上の動作を各走査期間毎に繰り返すことによって表示
処理する。

１画面分の表示が終了した場合には、垂直・１帯線期間
などの非表示期間にＣＰＵにより属性メモリ２の識別情
報を各動画の形状データ格納領域の先頭アドレスに再び
書き替え初期化する。このようにして次画面でも同様の
処理を繰り返し動画表示を行なう。

〔発明の効果〕

以上説明したように本発明は属性メモリに動画識別情報
として各動画の形状データ格納領域の先頭アドレス（Ｓ
ＰＤＡ）を格納しておき動画が検出された場合に形状デ
ータメモリのアドレス指定情報として供給し走査線上に
必要なデータを読み出す毎に５ＰＤＡをインクリメント
し、更新したアドレス情報を識別情報として属性メモリ
に再記憶し次走査線で表示すべき形状データの先頭アド
レスとして使用することにより各動画の形状データを連
続したアドレスのメモリに格納できる効果がある。

このため各動画毎に異なる大きさを定義し混在表示する
場合にも従来の動画表示装置に比ベメモリの使用効率が
著しく向上し支障なく実現できる。

また、実際に表示に反映さｎるデータだけが形状データ
メモリの領域に集中して形成されるためソフトウェア操
作にかかわる負担も軽減できる。

このように本発明によれば任意の表示サイズの動画表示
を最小限のハードウェアで実現でき多目的に活用できる
安価な動画表示装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図、第２
図は従来の動画表示装置のブロック構成図、第３図は従
来の動画表示装置における形状データメモリのアドレス
情報構成図、第４図は従来の動画表示装置における形状
データと動画表示図形の相関図、第５図は、本発明の実
施例における各走査線と形状データ格納領域の相関図で
ある。 １．１０１・・・・・・形状データメモリ、２，１０２
・・・・・・属性メモ’）、３９１０３・・・・・・動
画検素カウンタ、４゜１０４・・・・・・動画検出回路
、５・・・・・・動画アドレス発生回路、６・・・・・
・動画位置情報発生回路、７・・・・・・表示サイズ制
御回路、８・・・・・・編集メモリ、９・・・・・・編
集メモリ制御回路、１０，１１４　・・・・・・同期信
号発生回路、１１・・・・・・映像データレジスタ、１
２，１１３・・・・・・映像信号発生回路、１３・・・
・・・ＣＲＴ、１４゜１６・・・・・・アドレス選択回
路、１５．１７・・・・・・データバッファ、１８．１
９・・・・・−データ入力ライン、２０゜１１５・・・
・・・アドレスバス、２１，１１６　・・・・・・デー
タバス、１０５・・・・・・アドレス合成回路、１０６
・・・・・・Ｘカウンタ、１０７・へ・・・Ｎレジスタ
、１０８・・・・・・カラーレジスタ、１０９・・・・
・・垂直走査カウンタ、１１０・・・・・・形状データ
レジスタ、１１１・・・・・・合成回路、１１２・・・
・・・静止画の映像信号。 代理人　弁理士　　内　原　　　晋・′″″２＋　図 づ９町ｉＺ　固（従来イダリ） ｌデＳＢ　　　　　　　　　　　　　　　　　　　　　
　　　ど５ＳｙＦＪ４図（従来を１１）

Claims (1)

【特許請求の範囲】
1. 表示メモリに記憶される動画用の表示データを読み出し
   て表示部に表示する動画表示装置であって、少なくとも
   動画の種類を示す識別情報と表示位置情報と表示サイズ
   情報とを記憶する属性メモリと、前記表示位置情報と表
   示サイズ情報を基にして複数の動画の中から各走査線上
   で表示すべき動画を検出する動画検出回路と、検出され
   た動画の識別情報を基にして前記表示メモリのアドレス
   情報を生成する動画アドレス発生回路と、１走査線毎に
   前記アドレス情報を識別情報として前記属性メモリに格
   納し、識別情報を更新する手段と、１画面走査毎に前記
   識別情報に各動画表示データの先頭アドレスを再設定す
   る手段とを有し、任意サイズの動画表示データを前記表
   示メモリの連続したアドレスに格納することを特徴とす
   る動画表示装置。