JPH0636146B2 - 動画表示装置 - Google Patents
動画表示装置Info
- Publication number
- JPH0636146B2 JPH0636146B2 JP61067845A JP6784586A JPH0636146B2 JP H0636146 B2 JPH0636146 B2 JP H0636146B2 JP 61067845 A JP61067845 A JP 61067845A JP 6784586 A JP6784586 A JP 6784586A JP H0636146 B2 JPH0636146 B2 JP H0636146B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- memory
- information
- moving image
- shape data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は表示装置に関し特に表示機器の画面上の任意の
位置に複数の文字，記号，図形等を表示する動画表示装
置に関する。
位置に複数の文字，記号，図形等を表示する動画表示装
置に関する。
ラスタ走査型陰極線ブラウン管（以下ＣＲＴという）を
表示機器に使用し表示メモリ（例えばダイナミックメモ
リを用いたリフレッシュメモリ）に格納された文章（テ
キスト），図形，画像等の情報を表示する機能は情報処
理装置の重要な機能の１つとなっている。
表示機器に使用し表示メモリ（例えばダイナミックメモ
リを用いたリフレッシュメモリ）に格納された文章（テ
キスト），図形，画像等の情報を表示する機能は情報処
理装置の重要な機能の１つとなっている。
最近では特にパーソナルコンピュータやテレビゲーム機
器などの分野で時間的にその表示すべき画面上の位置を
任意に移動させて表示するところの動画情報の表示機能
が要求されている。第２図は文字，記号や図形をＣＲＴ
画面上の任意の位置に表示する従来の動画表示装置の主
要部を示すブロック図である。この装置は動画図形の形
状データを出力する形状データメモリ１０１、表示すべ
き動画のＣＲＴ画面上での垂直表示位置(Y)、水平表示
位置(X)の情報、動画図形固有の形状データを指定する
識別情報(N)、色情報、表示優先順位等が記憶されてい
る属性メモリ１０２と、属性メモリ１０２のアドレスを
供給する動画検索カウンタ１０３、各走査線上で表示す
べき動画を検出する動画検出回路１０４及びその周辺回
路から構成されている。
器などの分野で時間的にその表示すべき画面上の位置を
任意に移動させて表示するところの動画情報の表示機能
が要求されている。第２図は文字，記号や図形をＣＲＴ
画面上の任意の位置に表示する従来の動画表示装置の主
要部を示すブロック図である。この装置は動画図形の形
状データを出力する形状データメモリ１０１、表示すべ
き動画のＣＲＴ画面上での垂直表示位置(Y)、水平表示
位置(X)の情報、動画図形固有の形状データを指定する
識別情報(N)、色情報、表示優先順位等が記憶されてい
る属性メモリ１０２と、属性メモリ１０２のアドレスを
供給する動画検索カウンタ１０３、各走査線上で表示す
べき動画を検出する動画検出回路１０４及びその周辺回
路から構成されている。
まず動画検出制御では垂直方向の走査毎に動画検索カウ
ンタ１０３でアドレス指定して、属性メモリ１０２から
垂直表示位置情報(Y)を表示優先順位に応じて順番に読
み出し動画検出回路１０４によって垂直方向の走査位置
(VC)との比較を行ない動画を検索する。垂直方向の表示
位置情報は垂直走査カウンタ１０９により供給される。
一般に動画検出回路１０４は減算回録及び比較回路から
構成されており、まず減算回路によってVC-Y＝△Ｙ（VC
とＹとの差）を求め次にあらかじめ指定されている動画
の垂直表示サイズと△Ｙとを比較し０≦△Ｙ＜（垂直表
示サイス）の条件を満す動画をその走査線上において表
示すべきであるとして検出する。表示すべき動画が検出
されるとその動画に付加されている他の属性情報、すな
わち、水平表示位置情報(X)、識別情報(N)、色情報が同
様にして属性メモリ１０２から読出され、水平表示位置
カウンタ（以下Ｘカウンタ）１０６、識別情報レジスタ
（Ｎレジスタ）１０７、カラーレジスタ１０８にそれぞ
れ格納される。
ンタ１０３でアドレス指定して、属性メモリ１０２から
垂直表示位置情報(Y)を表示優先順位に応じて順番に読
み出し動画検出回路１０４によって垂直方向の走査位置
(VC)との比較を行ない動画を検索する。垂直方向の表示
位置情報は垂直走査カウンタ１０９により供給される。
一般に動画検出回路１０４は減算回録及び比較回路から
構成されており、まず減算回路によってVC-Y＝△Ｙ（VC
とＹとの差）を求め次にあらかじめ指定されている動画
の垂直表示サイズと△Ｙとを比較し０≦△Ｙ＜（垂直表
示サイス）の条件を満す動画をその走査線上において表
示すべきであるとして検出する。表示すべき動画が検出
されるとその動画に付加されている他の属性情報、すな
わち、水平表示位置情報(X)、識別情報(N)、色情報が同
様にして属性メモリ１０２から読出され、水平表示位置
カウンタ（以下Ｘカウンタ）１０６、識別情報レジスタ
（Ｎレジスタ）１０７、カラーレジスタ１０８にそれぞ
れ格納される。
次に識別情報と△Ｙをアドレス合成回路１０５に入力し
て形状データメモリ１０１のアドレス指定情報を生成
し、形状データメモリ１０１をアドレス指定して形状デ
ータを読み出し形状データレジスタ１１０に格納する。
このようにして動画検出毎に各動画の表示に必要なデー
タを形状データメモリ１０１及び金属メモリ１０２から
読み出し各機能レジスタに格納する。
て形状データメモリ１０１のアドレス指定情報を生成
し、形状データメモリ１０１をアドレス指定して形状デ
ータを読み出し形状データレジスタ１１０に格納する。
このようにして動画検出毎に各動画の表示に必要なデー
タを形状データメモリ１０１及び金属メモリ１０２から
読み出し各機能レジスタに格納する。
次にＣＲＴの走査系に同期したタイミングで表示が行な
われる。表示制御では水平走査の表示期間の開始時より
画素クロック周期でＸカウンタ１０６をカウントダウン
し値が“０”になるタイミングから形状データレジスタ
１１０を起動し形状データを１画素毎にシフトアウトす
る。形状データレジスタ１１０の出力は合成回路１１１
に入力されカラーレジスタ１０８からの色情報を付加さ
れた後、静止画の映像信号１１２と表示優先順位に応じ
てマルチプレクスなどの合成処理が施され直列映像信号
となる。直列映像信号は映像信号発生回路１１３に供給
され同期信号発生回路１１４の出力と合成され表示に反
映される。動画の移動制御は、動画検出が行なわれてい
ない垂直帰線期間などにＣＰＵによって表示位置情報を
書き替えることによって１画面表示毎にその表示位置を
変化させる。
われる。表示制御では水平走査の表示期間の開始時より
画素クロック周期でＸカウンタ１０６をカウントダウン
し値が“０”になるタイミングから形状データレジスタ
１１０を起動し形状データを１画素毎にシフトアウトす
る。形状データレジスタ１１０の出力は合成回路１１１
に入力されカラーレジスタ１０８からの色情報を付加さ
れた後、静止画の映像信号１１２と表示優先順位に応じ
てマルチプレクスなどの合成処理が施され直列映像信号
となる。直列映像信号は映像信号発生回路１１３に供給
され同期信号発生回路１１４の出力と合成され表示に反
映される。動画の移動制御は、動画検出が行なわれてい
ない垂直帰線期間などにＣＰＵによって表示位置情報を
書き替えることによって１画面表示毎にその表示位置を
変化させる。
かかる従来の動画表示装置では形状データメモリ１０１
のアドレス情報を生成するアドレス合成回路１０５は第
３図に示すように表示検出された動画の識別情報(N)と
動画検出回路の出力（△Ｙ）とを単に結合しアドレス指
定情報として出力しているだけである。従って、例えば
垂直表示サイズを１６ラスタとし形状データメモリの容
量を４Ｋバイトとすると識別情報は上位８ビット、△Ｙ
は下位４ビットのアドレス情報として合成される。すな
わち、識別情報を１６進表現で２０（以下１６進表現は
(H)と記す）とすると△Ｙ＝４となる走査線上で表示す
る形状データは２０４(H)に格納されることになる。こ
の場合、各動画の形状データ格納領域は１６バイトであ
り、２５６種類の動画が定義される。
のアドレス情報を生成するアドレス合成回路１０５は第
３図に示すように表示検出された動画の識別情報(N)と
動画検出回路の出力（△Ｙ）とを単に結合しアドレス指
定情報として出力しているだけである。従って、例えば
垂直表示サイズを１６ラスタとし形状データメモリの容
量を４Ｋバイトとすると識別情報は上位８ビット、△Ｙ
は下位４ビットのアドレス情報として合成される。すな
わち、識別情報を１６進表現で２０（以下１６進表現は
(H)と記す）とすると△Ｙ＝４となる走査線上で表示す
る形状データは２０４(H)に格納されることになる。こ
の場合、各動画の形状データ格納領域は１６バイトであ
り、２５６種類の動画が定義される。
このように上述した従来の動画表示装置では、形状デー
タメモリのアドレス指定情報を識別情報と動画検出回路
の△Ｙ出力の合成により生成しているため各動画の形状
データ格納領域はアドレス合成回路や動画検出回路のハ
ードウェア構成によって２のべき乗の数に固定されてし
まい各動画毎に任意の格納領域を定義することはできな
かった。このため第４図のような格納領域の全形状デー
タは必要としない動画図形にも一定のメモリ領域が確保
され表示されるため、形状データとして不要なデータ
（図中、Ｄ，Ｅ，Ｆ）を透明表示にするなどの処置を施
さなければならず不都合であった。
タメモリのアドレス指定情報を識別情報と動画検出回路
の△Ｙ出力の合成により生成しているため各動画の形状
データ格納領域はアドレス合成回路や動画検出回路のハ
ードウェア構成によって２のべき乗の数に固定されてし
まい各動画毎に任意の格納領域を定義することはできな
かった。このため第４図のような格納領域の全形状デー
タは必要としない動画図形にも一定のメモリ領域が確保
され表示されるため、形状データとして不要なデータ
（図中、Ｄ，Ｅ，Ｆ）を透明表示にするなどの処置を施
さなければならず不都合であった。
また、未使用領域を他の目的に利用することは、ソフト
ウェア操作にかかわるメモリ管理上の問題が多く、結局
余剰領域は無駄となりメモリの使用効率が低下してい
た。
ウェア操作にかかわるメモリ管理上の問題が多く、結局
余剰領域は無駄となりメモリの使用効率が低下してい
た。
さらに大きなサイズの動画を表示するときには複数の動
画をつなぎ合せて表示する必要がありＣＰＵの動画制御
が複雑になるなど著しい障害となっていた。
画をつなぎ合せて表示する必要がありＣＰＵの動画制御
が複雑になるなど著しい障害となっていた。
また、任意の格納領域を形成できるように各動画に領域
指定情報等を定義しこれらを基にして形状データメモリ
のアドレス情報を算出する方法が考えられるがアドレス
生成に規則性が失われるため、乗算回路を用いた複雑な
アドレス演算が要求され、ハードウェア規模からいって
も現実的ではない。
指定情報等を定義しこれらを基にして形状データメモリ
のアドレス情報を算出する方法が考えられるがアドレス
生成に規則性が失われるため、乗算回路を用いた複雑な
アドレス演算が要求され、ハードウェア規模からいって
も現実的ではない。
本発明は上記欠点を除去し識別情報により生成される一
走査線毎の読み出しアドレス情報を記憶することによ
り、任意サイズの動画形状データを連続したアドレスの
メモリに格納でき大きさの異なる動画図形の混在表示を
容易に実現可能な動画表現装置を提供することを目的と
している。
走査線毎の読み出しアドレス情報を記憶することによ
り、任意サイズの動画形状データを連続したアドレスの
メモリに格納でき大きさの異なる動画図形の混在表示を
容易に実現可能な動画表現装置を提供することを目的と
している。
本発明の動画表示装置は動画の表示データを記憶する表
示メモリと動画図形の種類を示す識別情報と表示位置情
報と表示サイズ情報とを記憶する属性メモリと、表示位
置情報と表示サイズ情報を基にして複数の動画から各走
査線上で表示すべき動画を検出する動画検出回路と検出
された動画の識別情報を読み出して前記表示メモリのア
ドレス情報を順次生成する動画アドレス発生回路と、１
走査線毎に前記アドレス情報を識別情報として前記属性
メモリに格納し識別情報を更新する手段と、１画面走査
毎に前記識別情報を初期化する手段とを有し、任意の動
画表示データを表示メモリの連続したアドレスに格納し
表示サイズの異なる動画図形を表示する。
示メモリと動画図形の種類を示す識別情報と表示位置情
報と表示サイズ情報とを記憶する属性メモリと、表示位
置情報と表示サイズ情報を基にして複数の動画から各走
査線上で表示すべき動画を検出する動画検出回路と検出
された動画の識別情報を読み出して前記表示メモリのア
ドレス情報を順次生成する動画アドレス発生回路と、１
走査線毎に前記アドレス情報を識別情報として前記属性
メモリに格納し識別情報を更新する手段と、１画面走査
毎に前記識別情報を初期化する手段とを有し、任意の動
画表示データを表示メモリの連続したアドレスに格納し
表示サイズの異なる動画図形を表示する。
次に本発明について図面を参照して説明する。第１図は
本発明の一実施例のブロック構成図である。実施例の動
画表示装置は動画の形状データを記憶する形状データメ
モリ１と形状データメモリのアドレス指定情報であると
ころの識別情報、表示位置情報(X,Y)、表示サイズ(X
SIZE,YSIZE)及びその他動画表示に必要な属性情報を記
憶する属性メモリ２と属性情報を指定する動画検索カウ
ンタ３と表示位置情報から各走査線上で表示すべき動画
を検出する動画検出回路４と識別情報を基にして形状デ
ータメモリ１のアドレス情報を生成する動画アドレス発
生回路５と水平方向の表示位置情報を発生し編集メモリ
８のアドレス情報として供給する動画位置情報発生回路
６と表示サイズ情報によって形状データの読み出し及び
編集メモり８への書き込みを制御する表示サイズ制御回
路７と各動画の形状データを映像信号出力に対応したデ
ータに変換編集して記憶する編集メモリ８と編集メモリ
８のアドレス及びデータを制御する。編集メモリ制御回
路９とＣＲＴの走査タイミングを発生する同期信号発生
回路１０と走査系に同期して編集メモリ８から読み出し
た表示データを並列−直列交換して直列映像信号を発生
する映像データレジスタ１１と直列映像信号及び走査タ
イミングを基にCRT13を直接駆動する映像信号を生成す
る映像信号発生回路１２から構成される。
本発明の一実施例のブロック構成図である。実施例の動
画表示装置は動画の形状データを記憶する形状データメ
モリ１と形状データメモリのアドレス指定情報であると
ころの識別情報、表示位置情報(X,Y)、表示サイズ(X
SIZE,YSIZE)及びその他動画表示に必要な属性情報を記
憶する属性メモリ２と属性情報を指定する動画検索カウ
ンタ３と表示位置情報から各走査線上で表示すべき動画
を検出する動画検出回路４と識別情報を基にして形状デ
ータメモリ１のアドレス情報を生成する動画アドレス発
生回路５と水平方向の表示位置情報を発生し編集メモリ
８のアドレス情報として供給する動画位置情報発生回路
６と表示サイズ情報によって形状データの読み出し及び
編集メモり８への書き込みを制御する表示サイズ制御回
路７と各動画の形状データを映像信号出力に対応したデ
ータに変換編集して記憶する編集メモリ８と編集メモリ
８のアドレス及びデータを制御する。編集メモリ制御回
路９とＣＲＴの走査タイミングを発生する同期信号発生
回路１０と走査系に同期して編集メモリ８から読み出し
た表示データを並列−直列交換して直列映像信号を発生
する映像データレジスタ１１と直列映像信号及び走査タ
イミングを基にCRT13を直接駆動する映像信号を生成す
る映像信号発生回路１２から構成される。
形状データメモリ１にはアドレス選択回路１４の出力及
びデータ入出力ライン１８が接続され、中央処理装置
（以下ＣＰＵという）からの書き込み走査を指示するメ
モリ書き込み信号及び読み出し操作を指定するメモリ読
み出し信号が供給される。また属性メモリ２にもアドレ
ス選択回路１６の出力及びデータ入出力ライン１９が接
続される。形状データメモリ１及び属性メモリ２にデー
タを書き込む場合にはまずアドレス選択回路１４，１６
でＣＰＵのアドレスバス２０の値がアドレス指定情報と
して伝達されるようにし、データバッファ１５，１７を
介してデータの入出力ライン１８，１９がデータバス２
１に接続されるようにする。ＣＰＵはこれらの制御ライ
ンを介して形状データモメリ１及び属性メモリ２に対し
てアクセスする。編集メモリ８は少なくとも１走査線の
表示に必要な表示データを記憶できる容量を持ち書き込
み動作時には編集メモリ制御回路９で動画位置情報発生
回路６の出力を選択して書き込みアドレスとして供給し
形状データメモリ１から読み出された形状データを表示
タイミングや映像信号レベルなど直接表示に対応する表
示データに変換、編集して記憶する。読み出し動作時に
は、編集メモリ制御回路９で同期信号発生回路１０の出
力が読み出しアドレスとして選択され、走査系のタイミ
ングに同期して連続したアドレスが周期的に供給され編
集メモリ８の表示データが順次読み出される。編集メモ
リ８の出力は映像データレジスタ１１にロードされ画素
クロックに同期してシフトされ直列映像信号となる。直
列映像信号は、アナログ変換器、増幅器などを含む映像
信号発生回路１２を経由してCRT13に供給される。
びデータ入出力ライン１８が接続され、中央処理装置
（以下ＣＰＵという）からの書き込み走査を指示するメ
モリ書き込み信号及び読み出し操作を指定するメモリ読
み出し信号が供給される。また属性メモリ２にもアドレ
ス選択回路１６の出力及びデータ入出力ライン１９が接
続される。形状データメモリ１及び属性メモリ２にデー
タを書き込む場合にはまずアドレス選択回路１４，１６
でＣＰＵのアドレスバス２０の値がアドレス指定情報と
して伝達されるようにし、データバッファ１５，１７を
介してデータの入出力ライン１８，１９がデータバス２
１に接続されるようにする。ＣＰＵはこれらの制御ライ
ンを介して形状データモメリ１及び属性メモリ２に対し
てアクセスする。編集メモリ８は少なくとも１走査線の
表示に必要な表示データを記憶できる容量を持ち書き込
み動作時には編集メモリ制御回路９で動画位置情報発生
回路６の出力を選択して書き込みアドレスとして供給し
形状データメモリ１から読み出された形状データを表示
タイミングや映像信号レベルなど直接表示に対応する表
示データに変換、編集して記憶する。読み出し動作時に
は、編集メモリ制御回路９で同期信号発生回路１０の出
力が読み出しアドレスとして選択され、走査系のタイミ
ングに同期して連続したアドレスが周期的に供給され編
集メモリ８の表示データが順次読み出される。編集メモ
リ８の出力は映像データレジスタ１１にロードされ画素
クロックに同期してシフトされ直列映像信号となる。直
列映像信号は、アナログ変換器、増幅器などを含む映像
信号発生回路１２を経由してCRT13に供給される。
動画表示処理はまずアドレス選択回路１６で動画検索カ
ウンタ３の出力を属性メモリ２のアドレス指定情報とし
て選択し、属性メモリ２から動画属性情報を順次読み出
し、垂直表示位置情報(Y)及び垂直表示サイズ(YSIZE)と
同期信号発生回路１０から供給される垂直走査位置情報
(VC)とを基にして動画検出器回路４で走査線上に表示す
べき動画図形であるかの検出を行う。動画が検出された
場合には、動画検索カウンタ３の更新を保留して属性メ
モリ２のアドレス情報を保持し、動画位置情報発生回路
６で属性メモリ２から読み出された水平表示位置情報
(X)を基にして走査線上での表示位置情報を生成し、ア
ドレス情報として編集メモリ８に供給する。動画アドレ
ス発生回路５はインクリメンタから構成され、表示すべ
き動画が検出されると、その動画の識別情報を取り込み
形状データメモリ１のアドレス指定情報を生成する。形
状データメモリ１から読み出された形状データは編集メ
モリ制御回路９で動画位置情報発生回路６の出力を選択
して動画の表示位置に対応したアドレスの編集メモリ８
に格納される。
ウンタ３の出力を属性メモリ２のアドレス指定情報とし
て選択し、属性メモリ２から動画属性情報を順次読み出
し、垂直表示位置情報(Y)及び垂直表示サイズ(YSIZE)と
同期信号発生回路１０から供給される垂直走査位置情報
(VC)とを基にして動画検出器回路４で走査線上に表示す
べき動画図形であるかの検出を行う。動画が検出された
場合には、動画検索カウンタ３の更新を保留して属性メ
モリ２のアドレス情報を保持し、動画位置情報発生回路
６で属性メモリ２から読み出された水平表示位置情報
(X)を基にして走査線上での表示位置情報を生成し、ア
ドレス情報として編集メモリ８に供給する。動画アドレ
ス発生回路５はインクリメンタから構成され、表示すべ
き動画が検出されると、その動画の識別情報を取り込み
形状データメモリ１のアドレス指定情報を生成する。形
状データメモリ１から読み出された形状データは編集メ
モリ制御回路９で動画位置情報発生回路６の出力を選択
して動画の表示位置に対応したアドレスの編集メモリ８
に格納される。
ここで形状データメモリ１には第５図で示すように第１
番目の走査線（図中）で表示すべき形状データがSPDA
n番地から第２番目の走査線（図中）の形状データがS
PDAn+XSIZE番地から格納されている。このように形状デ
ータメモリ１は第Ｎ番目の走査線で表示すべき形状デー
タをSPDAn+(N-1)×XSIZE番地から格納し、動画形状デー
タを全て連続したアドレスに格納している。また、動画
表示処理を開始する前にこの動画の識別情報としてSPDA
nが属性メモリ２に記憶されている。動画表示処理中に
この動画が検出されるとSPDAnは動画アドレス発生回路
５に取り込まれ、第１番目の走査線で表示すべき形状デ
ータの先頭アドレスとして形状データメモリ１に供給さ
れる。SPDAnは動画アドレス発生回路によって形状デー
タ読み出し毎にインクリメントされ更新される。例えば
動画の水平表示サイズ(XSIZE)を定義し、形状データメ
モリ１から水平表示サイズ分の形状データを順次読み出
し編集メモリ８に連続して格納する場合にはXSIZE回形
状データの読み出しが繰り返され、形状データメモリ１
のアドレス情報は順次SPDAnからSPDAn+XSIZEに更新され
る。形状データ読み出しの最終サイクルで生成されたア
ドレス情報(SPDAn+XSIZE)は次走査線で表示すべき形
状データのアドレス情報であり、バッファ１７を介して
属性メモリ２に出力され識別情報として記憶される。従
って次走査期間の処理において再度この動画が検出され
た場合には、識別情報は走査線に表示すべき形状デー
タの先頭アドレスを示しており、前走査期間に続いて連
続したメモリの形状データを読み出すことができる。以
上の動作を各走査期間毎に繰り返すことによって表示処
理する。
番目の走査線（図中）で表示すべき形状データがSPDA
n番地から第２番目の走査線（図中）の形状データがS
PDAn+XSIZE番地から格納されている。このように形状デ
ータメモリ１は第Ｎ番目の走査線で表示すべき形状デー
タをSPDAn+(N-1)×XSIZE番地から格納し、動画形状デー
タを全て連続したアドレスに格納している。また、動画
表示処理を開始する前にこの動画の識別情報としてSPDA
nが属性メモリ２に記憶されている。動画表示処理中に
この動画が検出されるとSPDAnは動画アドレス発生回路
５に取り込まれ、第１番目の走査線で表示すべき形状デ
ータの先頭アドレスとして形状データメモリ１に供給さ
れる。SPDAnは動画アドレス発生回路によって形状デー
タ読み出し毎にインクリメントされ更新される。例えば
動画の水平表示サイズ(XSIZE)を定義し、形状データメ
モリ１から水平表示サイズ分の形状データを順次読み出
し編集メモリ８に連続して格納する場合にはXSIZE回形
状データの読み出しが繰り返され、形状データメモリ１
のアドレス情報は順次SPDAnからSPDAn+XSIZEに更新され
る。形状データ読み出しの最終サイクルで生成されたア
ドレス情報(SPDAn+XSIZE)は次走査線で表示すべき形
状データのアドレス情報であり、バッファ１７を介して
属性メモリ２に出力され識別情報として記憶される。従
って次走査期間の処理において再度この動画が検出され
た場合には、識別情報は走査線に表示すべき形状デー
タの先頭アドレスを示しており、前走査期間に続いて連
続したメモリの形状データを読み出すことができる。以
上の動作を各走査期間毎に繰り返すことによって表示処
理する。
１画面分の表示が終了した場合には、垂直帰線期間など
の非表示期間にＣＰＵにより属性メモリ２の識別情報を
各動画の形状データ格納領域の先頭アドレスに再び書き
替え初期化する。このようにして次画面でも同様の処理
を繰り返し動画表示を行なう。
の非表示期間にＣＰＵにより属性メモリ２の識別情報を
各動画の形状データ格納領域の先頭アドレスに再び書き
替え初期化する。このようにして次画面でも同様の処理
を繰り返し動画表示を行なう。
以上説明したように本発明は属性メモリに動画識別情報
として各動画の形状データ格納領域の先頭アドレス(SPD
A)を格納しておき動画が検出された場合に形状データメ
モリのアドレス指定情報として供給し走査線上に必要な
データを読み出す毎にSPDAをインクリメントし、更新し
たアドレス情報を識別情報として属性メモリに再記憶し
次走査線で表示すべき形状データの先頭アドレスとして
使用することにより各動画の形状データを連続したアド
レスのメモリに格納できる効果がある。このため各動画
毎に異なる大きさを定義し混在表示する場合にも従来の
動画表示装置に比べメモリの使用効率が著しく向上し支
障なく実現できる。また、実際に表示に反映されるデー
タだけが形状データメモリの領域に集中して形成される
ためソフトウェア操作にかかわる負担も軽減できる。
として各動画の形状データ格納領域の先頭アドレス(SPD
A)を格納しておき動画が検出された場合に形状データメ
モリのアドレス指定情報として供給し走査線上に必要な
データを読み出す毎にSPDAをインクリメントし、更新し
たアドレス情報を識別情報として属性メモリに再記憶し
次走査線で表示すべき形状データの先頭アドレスとして
使用することにより各動画の形状データを連続したアド
レスのメモリに格納できる効果がある。このため各動画
毎に異なる大きさを定義し混在表示する場合にも従来の
動画表示装置に比べメモリの使用効率が著しく向上し支
障なく実現できる。また、実際に表示に反映されるデー
タだけが形状データメモリの領域に集中して形成される
ためソフトウェア操作にかかわる負担も軽減できる。
このように本発明によれば任意の表示サイズの動画表示
を最小限のハードウェアで実現でき多目的に活用できる
安価な動画表示装置を提供することができる。
を最小限のハードウェアで実現でき多目的に活用できる
安価な動画表示装置を提供することができる。
第１図は本発明の一実施例を示すブロック構成図、第２
図は従来の動画表示装置のブロック構成図、第３図は従
来の動画表示装置における形状データメモリのアドレス
情報構成図、第４図は従来の動画表示装置における形状
データと動画表示図形の相関図、第５図は、本発明の実
施例における各走査線と形状データ格納領域の相関図で
ある。 １，１０１……形状データメモリ、２，１０２……属性
メモリ、３，１０３……動画検素カウンタ、４，１０４
……動画検出回路、５……動画アドレス発生回路、６…
…動画位置情報発生回路、７……表示サイズ制御回路、
８……編集メモリ、９……編集メモリ制御回路、１０，
１１４……同期信号発生回路、１１……映像データレジ
スタ、１２，１１３……映像信号発生回路、１３……Ｃ
ＲＴ、１４，１６……アドレス選択回路、１５，１７…
…データバッファ、１８，１９……データ入力ライン、
２０，１１５……アドレスバス、２１，１１６……デー
タバス、１０５……アドレス合成回路、１０６……Ｘカ
ウンタ、１０７……Ｎレジスタ、１０８……カラーレジ
スタ、１０９……垂直走査カウンタ、１１０……形状デ
ータレジスタ、１１１……合成回路、１１２……静止画
の映像信号。
図は従来の動画表示装置のブロック構成図、第３図は従
来の動画表示装置における形状データメモリのアドレス
情報構成図、第４図は従来の動画表示装置における形状
データと動画表示図形の相関図、第５図は、本発明の実
施例における各走査線と形状データ格納領域の相関図で
ある。 １，１０１……形状データメモリ、２，１０２……属性
メモリ、３，１０３……動画検素カウンタ、４，１０４
……動画検出回路、５……動画アドレス発生回路、６…
…動画位置情報発生回路、７……表示サイズ制御回路、
８……編集メモリ、９……編集メモリ制御回路、１０，
１１４……同期信号発生回路、１１……映像データレジ
スタ、１２，１１３……映像信号発生回路、１３……Ｃ
ＲＴ、１４，１６……アドレス選択回路、１５，１７…
…データバッファ、１８，１９……データ入力ライン、
２０，１１５……アドレスバス、２１，１１６……デー
タバス、１０５……アドレス合成回路、１０６……Ｘカ
ウンタ、１０７……Ｎレジスタ、１０８……カラーレジ
スタ、１０９……垂直走査カウンタ、１１０……形状デ
ータレジスタ、１１１……合成回路、１１２……静止画
の映像信号。
Claims (1)
- 【請求項１】表示メモリに記憶される動画用の表示デー
タを読み出して表示部に表示する動画表示装置であっ
て、少なくとも動画の種類を示す識別情報と表示位置情
報と表示サイズ情報とを記憶する属性メモリと、前記表
示位置情報と表示サイズ情報を基にして複数の動画の中
から各走査線上で表示すべき動画を検出する動画検出回
路と、検出された動画の識別情報を基にして次の走査線
で表示すべき表示データを示す前記表示メモリのアドレ
ス情報を生成する動画アドレス発生回路と、１走査線毎
に前記アドレス情報を識別情報として前記属性メモリに
格納し、識別情報を更新する手段と、１画面走査毎に前
記識別情報に各動画表示データの先頭アドレスを再設定
する手段とを有し、任意サイズの動画表示データを前記
表示メモリの連続したアドレスに格納することを特徴と
する動画表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61067845A JPH0636146B2 (ja) | 1986-03-25 | 1986-03-25 | 動画表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61067845A JPH0636146B2 (ja) | 1986-03-25 | 1986-03-25 | 動画表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62223789A JPS62223789A (ja) | 1987-10-01 |
| JPH0636146B2 true JPH0636146B2 (ja) | 1994-05-11 |
Family
ID=13356692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61067845A Expired - Lifetime JPH0636146B2 (ja) | 1986-03-25 | 1986-03-25 | 動画表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0636146B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2106012C1 (ru) * | 1990-02-05 | 1998-02-27 | Нинтендо Ко. Лтд. | Устройство дисплея подвижного изображения и внешнее запоминающее устройство, используемое для него |
-
1986
- 1986-03-25 JP JP61067845A patent/JPH0636146B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62223789A (ja) | 1987-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1317041C (en) | Apparatus for creating a cursor pattern by strips related to individual scan lines | |
| JPH0830948B2 (ja) | イメージ表示装置 | |
| JP2001195230A (ja) | 描画処理システム、及び描画演算を行う半導体集積回路 | |
| WO1987005428A1 (en) | Image display device | |
| JP2637724B2 (ja) | 表示制御装置 | |
| JPH0636146B2 (ja) | 動画表示装置 | |
| JP2687100B2 (ja) | オンスクリーンディスプレイ回路 | |
| JP3354725B2 (ja) | 表示装置 | |
| JP2765141B2 (ja) | 外部同期制御装置 | |
| JP2609628B2 (ja) | メモリアドレス制御装置 | |
| JP3272463B2 (ja) | 画像作成装置およびその使用方法 | |
| JPH0443595B2 (ja) | ||
| JP2982029B2 (ja) | 映像表示装置 | |
| JP3264520B2 (ja) | 表示制御装置 | |
| JPH0679215B2 (ja) | 動画表示制御装置 | |
| JPS5935476B2 (ja) | 多端末表示制御装置に於けるハ−ドコピ−装置 | |
| JPH0443594B2 (ja) | ||
| JP2642350B2 (ja) | 表示制御装置 | |
| JP2918885B2 (ja) | 表示制御装置 | |
| KR940007824B1 (ko) | 윈도우 영역의 확대, 축소 제어회로 | |
| JPS6172331A (ja) | 画像デ−タ読出回路 | |
| JPH0388022A (ja) | 画像表示装置 | |
| JPH077266B2 (ja) | 表示制御装置 | |
| JPH06311491A (ja) | 画像変換装置 | |
| JPS60209785A (ja) | デイスプレイ装置の画面シフト器 |