JP2001183625A - 単純マトリックス型液晶表示装置 - Google Patents
単純マトリックス型液晶表示装置Info
- Publication number
- JP2001183625A JP2001183625A JP36588699A JP36588699A JP2001183625A JP 2001183625 A JP2001183625 A JP 2001183625A JP 36588699 A JP36588699 A JP 36588699A JP 36588699 A JP36588699 A JP 36588699A JP 2001183625 A JP2001183625 A JP 2001183625A
- Authority
- JP
- Japan
- Prior art keywords
- display data
- liquid crystal
- frc pattern
- type liquid
- matrix type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】回路規模を増やすことなく消費電力の削減の実
現することができる単純マトリクス型液晶表示装置を提
供する。 【解決手段】表示データを蓄えるビデオメモリ１と、そ
の表示データを読み書きするメモリ制御手段３と、この
メモリ制御手段３により読み出される１フレームの表示
データを検出する表示データ検出手段４と、メモリ制御
手段３から読み出された表示データをデコードする表示
データデコード手段５と、表示データ検出手段４から出
力される検出信号によって表示データに対応したFRC パ
ターンの発生を行うFRC パターン発生手段７と、表示デ
ータデコード手段５から出力される選択信号によりFRC
パターンを選択する選択手段８を備えたものである。
現することができる単純マトリクス型液晶表示装置を提
供する。 【解決手段】表示データを蓄えるビデオメモリ１と、そ
の表示データを読み書きするメモリ制御手段３と、この
メモリ制御手段３により読み出される１フレームの表示
データを検出する表示データ検出手段４と、メモリ制御
手段３から読み出された表示データをデコードする表示
データデコード手段５と、表示データ検出手段４から出
力される検出信号によって表示データに対応したFRC パ
ターンの発生を行うFRC パターン発生手段７と、表示デ
ータデコード手段５から出力される選択信号によりFRC
パターンを選択する選択手段８を備えたものである。
Description
【０００１】
【発明の属する技術分野】本発明は、単純マトリックス
型液晶表示装置に係り、特に階調表示制御に対して有効
な技術に関するものである。
型液晶表示装置に係り、特に階調表示制御に対して有効
な技術に関するものである。
【０００２】
【従来の技術】近年、情報処理化が進み、ワードプロセ
ッサやパーソナルコンピュータ等がオフィスや家庭に浸
透しているが、高性能・高機能化とともに小型化が進
み、映像表示装置においても高精細化とともに薄型・軽
量なものが望まれている。
ッサやパーソナルコンピュータ等がオフィスや家庭に浸
透しているが、高性能・高機能化とともに小型化が進
み、映像表示装置においても高精細化とともに薄型・軽
量なものが望まれている。
【０００３】液晶表示装置は、CRT表示装置と比較し
て、薄型・軽量かつ低消費電力であるため、携帯用ムー
ビやノートパソコン等をはじめとして各種の機器に広く
きわめて有利な表示装置として用いられている。そし
て、この液晶表示装置の中でも特に比較的内部構成が簡
単で安価な単純マトリックスと呼ばれる方式が主流を占
めている。この中でも、STN（Super Twisted Nemati
c）型液晶パネルはコントラスト比が高く、単純マトリ
ックス型液晶パネルにおける主流となっている。
て、薄型・軽量かつ低消費電力であるため、携帯用ムー
ビやノートパソコン等をはじめとして各種の機器に広く
きわめて有利な表示装置として用いられている。そし
て、この液晶表示装置の中でも特に比較的内部構成が簡
単で安価な単純マトリックスと呼ばれる方式が主流を占
めている。この中でも、STN（Super Twisted Nemati
c）型液晶パネルはコントラスト比が高く、単純マトリ
ックス型液晶パネルにおける主流となっている。
【０００４】単純マトリックス方式とは、Ｘ方向（横方
向）において所定間隔を隔てて並列に配線されたY方向
（縦方向）に沿った信号電極と、Ｙ方向において所定間
隔を隔てて並列に配線されたＸ方向に沿った走査電極と
を両者間に液晶を介在させた状態で対向させ、各信号電
極と各走査電極との交点を１画素として、多数の画素を
マトリックス状に配列し、時間経過とともに走査電極を
１ラインづつずらせながら順次走査していく表示方式で
ある。
向）において所定間隔を隔てて並列に配線されたY方向
（縦方向）に沿った信号電極と、Ｙ方向において所定間
隔を隔てて並列に配線されたＸ方向に沿った走査電極と
を両者間に液晶を介在させた状態で対向させ、各信号電
極と各走査電極との交点を１画素として、多数の画素を
マトリックス状に配列し、時間経過とともに走査電極を
１ラインづつずらせながら順次走査していく表示方式で
ある。
【０００５】しかし、単純マトリックス方式での階調表
示については、走査電極が選択されていない時期は電圧
が保持されていないために、ある走査電極が選択されて
その走査電極に電圧が印加され、このとき直交状態で対
向している複数本の信号電極それぞれにはデータ信号と
して“H"または”L"が印加されるが、その走査電極と各
信号電極との間に封入されている液晶（が形成する個々
の画素）に電圧が印加されることとなるときは液晶が光
を透過するON状態（白表示）となる。
示については、走査電極が選択されていない時期は電圧
が保持されていないために、ある走査電極が選択されて
その走査電極に電圧が印加され、このとき直交状態で対
向している複数本の信号電極それぞれにはデータ信号と
して“H"または”L"が印加されるが、その走査電極と各
信号電極との間に封入されている液晶（が形成する個々
の画素）に電圧が印加されることとなるときは液晶が光
を透過するON状態（白表示）となる。
【０００６】上記の説明は、液晶に電圧が印加されない
ときに光を遮断するノーマリブラックと呼ばれる単純マ
トリックス型液晶パネルについて述べたものであるが、
液晶に電圧が印加されないこととなるときは液晶が光を
遮断するノーマリホワイトとよばれる単純マトリックス
型液晶パネルについても、同様に２階調のみの表示とな
るこのように、単純マトリックス型液晶パネル自体は２
階調のみの表示しか行えないため、単純マトリックス方
式で多階調の表示を行う場合には、時空間的に電圧値を
変化させるFRC （Frame Rate Control；フレーム間間
引き制御）と呼ばれる多階調の階調制御方式が広く用い
られている。このようなFRCを用いた単純マトリックス
型液晶パネルについて、図４および図５を用いてその従
来の技術に係るFRC階調制御方式について説明する。
ときに光を遮断するノーマリブラックと呼ばれる単純マ
トリックス型液晶パネルについて述べたものであるが、
液晶に電圧が印加されないこととなるときは液晶が光を
遮断するノーマリホワイトとよばれる単純マトリックス
型液晶パネルについても、同様に２階調のみの表示とな
るこのように、単純マトリックス型液晶パネル自体は２
階調のみの表示しか行えないため、単純マトリックス方
式で多階調の表示を行う場合には、時空間的に電圧値を
変化させるFRC （Frame Rate Control；フレーム間間
引き制御）と呼ばれる多階調の階調制御方式が広く用い
られている。このようなFRCを用いた単純マトリックス
型液晶パネルについて、図４および図５を用いてその従
来の技術に係るFRC階調制御方式について説明する。
【０００７】図５はFRC パターン発生部のパターン選択
例として９階調用のFRC パターンの一例を示している。
ここでは１７階調の表示ができる４×４の領域のテーブ
ルをもっていることとする。つまり、単純マトリックス
型のLCD 自体の最大の階調数は１７となっている。入力
されてきたビデオ信号の階調が９階調であって、そのう
ちの２の明るさのときの表示の遷移状態を示している。
桝目は液晶画面の画素を、また、桝目中の黒は液晶素子
がONしていることを、空白はOFF していることを表して
いる。９階調のうち中間の２の明るさレベルで表示する
場合は、８フレームのうち２フレームではONデータを送
出し、６フレームではOFF データを送出することでLCD
に印加する実効電圧を調整することにより階調のレベル
２を表示すればよい。
例として９階調用のFRC パターンの一例を示している。
ここでは１７階調の表示ができる４×４の領域のテーブ
ルをもっていることとする。つまり、単純マトリックス
型のLCD 自体の最大の階調数は１７となっている。入力
されてきたビデオ信号の階調が９階調であって、そのう
ちの２の明るさのときの表示の遷移状態を示している。
桝目は液晶画面の画素を、また、桝目中の黒は液晶素子
がONしていることを、空白はOFF していることを表して
いる。９階調のうち中間の２の明るさレベルで表示する
場合は、８フレームのうち２フレームではONデータを送
出し、６フレームではOFF データを送出することでLCD
に印加する実効電圧を調整することにより階調のレベル
２を表示すればよい。
【０００８】以下に従来例の説明をする。図４におい
て、２１はビデオメモリであって、表示データを１フレ
ーム分保持する。２２は外部CPU （中央演算処理装置）
であって、表示データを出力する。２３はメモリ制御手
段であって、CPU ２２からの表示データをビデオメモリ
２１に書き込みを行うと同時に読み出しも行う。２４は
表示データデコード手段であってメモリ制御手段２３か
ら出力される表示データをデコードし選択信号を出力す
る。２５はタイミング発生手段であって、外部CPU２２
からの制御信号を入力とし、内部同期信号を出力する。
２６はFRCパターン発生手段であって、各表示データに
対応したN個のFRCパターンを生成し出力する。２７は選
択手段であって、表示データデコード手段２４から出力
される選択信号によって、FRC パターン発生手段２６か
ら出力される複数のFRCパターンを選択する。２８はLCD
（単純マトリックス）であって、選択手段２７から出
力される選択されたFRC パターンと、タイミング発生手
段２５から出力される同期信号とを入力とし、画像を表
示する。
て、２１はビデオメモリであって、表示データを１フレ
ーム分保持する。２２は外部CPU （中央演算処理装置）
であって、表示データを出力する。２３はメモリ制御手
段であって、CPU ２２からの表示データをビデオメモリ
２１に書き込みを行うと同時に読み出しも行う。２４は
表示データデコード手段であってメモリ制御手段２３か
ら出力される表示データをデコードし選択信号を出力す
る。２５はタイミング発生手段であって、外部CPU２２
からの制御信号を入力とし、内部同期信号を出力する。
２６はFRCパターン発生手段であって、各表示データに
対応したN個のFRCパターンを生成し出力する。２７は選
択手段であって、表示データデコード手段２４から出力
される選択信号によって、FRC パターン発生手段２６か
ら出力される複数のFRCパターンを選択する。２８はLCD
（単純マトリックス）であって、選択手段２７から出
力される選択されたFRC パターンと、タイミング発生手
段２５から出力される同期信号とを入力とし、画像を表
示する。
【０００９】外部CPU ２２の制御信号によりメモリ制御
手段２３を介してビデオメモリ２１に１フレーム分の表
示データを書き込む。書き込まれた表示データはメモリ
制御手段２３によって読み出され、表示データデコード
手段２４に入力され現在表示データに対応したFRCパタ
ーンを選択する選択信号を出力する。タイミング発生手
段２５は外部CPU ２２の制御信号によって内部同期信号
を生成し、FRC パターン発生手段２６に出力し、FRC パ
ターン発生手段２６は内部同期信号に同期して全ての表
示データに対応したFRC パターンを発生させる。選択手
段２７では選択信号によってN 個のFRC パターンの中か
ら表示データに対応したFRCパターンを選択し階調デー
タとして出力する。LCD （単純マトリックス）２８は同
期信号と階調データを入力とし、画像の表示を行ってい
た。
手段２３を介してビデオメモリ２１に１フレーム分の表
示データを書き込む。書き込まれた表示データはメモリ
制御手段２３によって読み出され、表示データデコード
手段２４に入力され現在表示データに対応したFRCパタ
ーンを選択する選択信号を出力する。タイミング発生手
段２５は外部CPU ２２の制御信号によって内部同期信号
を生成し、FRC パターン発生手段２６に出力し、FRC パ
ターン発生手段２６は内部同期信号に同期して全ての表
示データに対応したFRC パターンを発生させる。選択手
段２７では選択信号によってN 個のFRC パターンの中か
ら表示データに対応したFRCパターンを選択し階調デー
タとして出力する。LCD （単純マトリックス）２８は同
期信号と階調データを入力とし、画像の表示を行ってい
た。
【００１０】
【発明が解決しようとする課題】しかしながら、パソコ
ンやワープロ等の表示データの階調は、その表示データ
によっては、例えばテキスト（文字データ）といったよ
うな全ての階調データを１フレームで使わない場合があ
る。例えば、４階調、８階調、１６階調といった具合に
変化する。上記のような従来の単純マトリックス型液晶
表示装置では自然画のような全ての階調データを使った
画像でも、テキストのような一部の階調データを使った
画像でも同じように電力を消費しており、現在のように
強く低消費電力化を求められる機器において問題となっ
ていた。
ンやワープロ等の表示データの階調は、その表示データ
によっては、例えばテキスト（文字データ）といったよ
うな全ての階調データを１フレームで使わない場合があ
る。例えば、４階調、８階調、１６階調といった具合に
変化する。上記のような従来の単純マトリックス型液晶
表示装置では自然画のような全ての階調データを使った
画像でも、テキストのような一部の階調データを使った
画像でも同じように電力を消費しており、現在のように
強く低消費電力化を求められる機器において問題となっ
ていた。
【００１１】本発明は、上述の問題点に鑑みてなされた
もので、表示データに対応した必要最小限のFRCパター
ン発生手段で、回路規模を増やすことなく消費電力の削
減を実現することができる単純マトリクス型液晶表示装
置を提供することを目的としている。
もので、表示データに対応した必要最小限のFRCパター
ン発生手段で、回路規模を増やすことなく消費電力の削
減を実現することができる単純マトリクス型液晶表示装
置を提供することを目的としている。
【００１２】この目的を達成するため、例えば外部CPU
よりビデオメモリに書き込まれた１フレームの表示デー
タを読み出すと同時に表示データ検出手段で1フレーム
に使われている表示データを検出し、検出された表示デ
ータに対応したFRCパターンのみの発生をFRCパターン発
生手段で行い、上述の処理を外部CPUによりビデオメモ
リに１フレーム及び一部分の表示データが書き込まれた
時のみに行う。
よりビデオメモリに書き込まれた１フレームの表示デー
タを読み出すと同時に表示データ検出手段で1フレーム
に使われている表示データを検出し、検出された表示デ
ータに対応したFRCパターンのみの発生をFRCパターン発
生手段で行い、上述の処理を外部CPUによりビデオメモ
リに１フレーム及び一部分の表示データが書き込まれた
時のみに行う。
【００１３】
【発明が解決するための手段】請求項１記載の単純マト
リクス型液晶表示装置は、表示データを蓄えるビデオメ
モリと、このビデオメモリの表示データを読み書きする
メモリ制御手段と、このメモリ制御手段により読み出さ
れる所定量の表示データを検出する表示データ検出手段
と、メモリ制御手段から読み出された表示データをデコ
ードする表示データデコード手段と、表示データ検出手
段から出力される検出信号によって表示データに対応し
たFRC パターンの発生を行うFRC パターン発生手段と、
表示データデコード手段から出力される選択信号により
FRCパターンを選択する選択手段を備えたものである。
リクス型液晶表示装置は、表示データを蓄えるビデオメ
モリと、このビデオメモリの表示データを読み書きする
メモリ制御手段と、このメモリ制御手段により読み出さ
れる所定量の表示データを検出する表示データ検出手段
と、メモリ制御手段から読み出された表示データをデコ
ードする表示データデコード手段と、表示データ検出手
段から出力される検出信号によって表示データに対応し
たFRC パターンの発生を行うFRC パターン発生手段と、
表示データデコード手段から出力される選択信号により
FRCパターンを選択する選択手段を備えたものである。
【００１４】請求項１記載の単純マトリクス型液晶表示
装置によれば、例えば外部CPU によりビデオメモリに１
フレーム及び一部分の表示データが書き込まれるたび
に、表示データを読み出すと同時に表示データ検出手段
で１フレームに使われている表示データの検出を行い、
検出された表示データに対応したFRC パターンの発生を
FRCパターン発生手段で行うことによって、表示データ
に対応した必要最小限のFRC パターン発生で回路規模を
増やすことなしに、消費電力の削減を行うことができ
る。
装置によれば、例えば外部CPU によりビデオメモリに１
フレーム及び一部分の表示データが書き込まれるたび
に、表示データを読み出すと同時に表示データ検出手段
で１フレームに使われている表示データの検出を行い、
検出された表示データに対応したFRC パターンの発生を
FRCパターン発生手段で行うことによって、表示データ
に対応した必要最小限のFRC パターン発生で回路規模を
増やすことなしに、消費電力の削減を行うことができ
る。
【００１５】請求項２記載の単純マトリクス型液晶表示
装置は、請求項１において、表示データ検出手段はメモ
リ制御手段を介してビデオメモリへの書き込みする時の
み表示データの検出を行うものである。
装置は、請求項１において、表示データ検出手段はメモ
リ制御手段を介してビデオメモリへの書き込みする時の
み表示データの検出を行うものである。
【００１６】請求項２記載の単純マトリクス型液晶表示
装置によれば、請求項１と同様な効果がある。
装置によれば、請求項１と同様な効果がある。
【００１７】請求項３記載の単純マトリクス型液晶表示
装置は、請求項１または請求項２において、FRC パター
ン発生手段は、表示データに対応したFRCパターンのみ
を発生させるものである。
装置は、請求項１または請求項２において、FRC パター
ン発生手段は、表示データに対応したFRCパターンのみ
を発生させるものである。
【００１８】請求項３記載の単純マトリクス型液晶表示
装置によれば、請求項１または請求項２と同様な効果が
ある。
装置によれば、請求項１または請求項２と同様な効果が
ある。
【００１９】
【発明の実施の形態】本発明の一実施の形態を図１から
図３により説明する。図１において、１はビデオメモリ
であって、表示データを１フレーム分保持する。２は外
部CPU（中央演算処理装置）であって、表示データを出
力する。３はメモリ制御手段であって、CPU２からの表
示データをビデオメモリ１に書き込み、表示データの1
フレーム書き込み完了を検出し出力すると同時に読み出
しも行う。４は表示データ検出手段であって、メモリ制
御手段３から出力される書き込み完了信号と表示データ
を入力とし、表示データの検出を行いFRCパターン発生
制御信号を出力する。５は表示データデコード手段であ
ってメモリ制御手段３から出力される表示データをデコ
ードし選択信号を出力する。６はタイミング発生手段で
あって、外部CPU２からの制御信号を入力とし、内部同
期信号を出力する。７はFRCパターン発生手段であっ
て、表示データ検出手段４から出力されるFRCパターン
発生制御信号によって各表示データに対応したFRCパタ
ーンの生成を制御し出力する。８は選択手段であって、
表示データデコード手段５から出力される選択信号によ
って、FRCパターン発生手段７から出力される複数のFRC
パターンを選択する。９はLCD（単純マトリックス）で
あって、選択手段８から出力される選択されたFRCパタ
ーンと、タイミング発生手段６から出力される同期信号
とを入力とし、画像を表示する。
図３により説明する。図１において、１はビデオメモリ
であって、表示データを１フレーム分保持する。２は外
部CPU（中央演算処理装置）であって、表示データを出
力する。３はメモリ制御手段であって、CPU２からの表
示データをビデオメモリ１に書き込み、表示データの1
フレーム書き込み完了を検出し出力すると同時に読み出
しも行う。４は表示データ検出手段であって、メモリ制
御手段３から出力される書き込み完了信号と表示データ
を入力とし、表示データの検出を行いFRCパターン発生
制御信号を出力する。５は表示データデコード手段であ
ってメモリ制御手段３から出力される表示データをデコ
ードし選択信号を出力する。６はタイミング発生手段で
あって、外部CPU２からの制御信号を入力とし、内部同
期信号を出力する。７はFRCパターン発生手段であっ
て、表示データ検出手段４から出力されるFRCパターン
発生制御信号によって各表示データに対応したFRCパタ
ーンの生成を制御し出力する。８は選択手段であって、
表示データデコード手段５から出力される選択信号によ
って、FRCパターン発生手段７から出力される複数のFRC
パターンを選択する。９はLCD（単純マトリックス）で
あって、選択手段８から出力される選択されたFRCパタ
ーンと、タイミング発生手段６から出力される同期信号
とを入力とし、画像を表示する。
【００２０】上記の構成において、タイミングチャート
を示す図２およびＮ階調のフローチャートを示す図３を
参照しながら説明する。図３において、ステップＳ１の
ＣＰＵ表示データ書き込み開始で、外部CPU２の制御信
号によりメモリ制御手段３を介してビデオメモリ１に１
フレーム分及び一部分の表示データを書き込む。ステッ
プＳ２でメモリ制御手段３は１フレーム分及び一部分の
最終表示データのアドレスが入力されてきた場合（図２
（ｆ））、CPU書き込み完了信号を出力する。書き込ま
れた表示データはメモリ制御手段３によって読み出され
る（図２（ｄ））。CPU２からの書き込み動作はおもに
水平帰線期間及び垂直帰線期間の非表示期間に行われる
（図２（ａ）〜（ｃ））。
を示す図２およびＮ階調のフローチャートを示す図３を
参照しながら説明する。図３において、ステップＳ１の
ＣＰＵ表示データ書き込み開始で、外部CPU２の制御信
号によりメモリ制御手段３を介してビデオメモリ１に１
フレーム分及び一部分の表示データを書き込む。ステッ
プＳ２でメモリ制御手段３は１フレーム分及び一部分の
最終表示データのアドレスが入力されてきた場合（図２
（ｆ））、CPU書き込み完了信号を出力する。書き込ま
れた表示データはメモリ制御手段３によって読み出され
る（図２（ｄ））。CPU２からの書き込み動作はおもに
水平帰線期間及び垂直帰線期間の非表示期間に行われる
（図２（ａ）〜（ｃ））。
【００２１】ステップＳ３で表示データの検出処理が行
なわれる。表示データ検出手段４では図２のタイミング
チャートに示してあるように、CPU書き込み完了信号が
出力された次のフレーム期間中に現在の1フレームに使
用されている表示データを検出する。ステップＳ４でＦ
ＲＣパターン１〜Ｎのどれかに対応する表示データであ
るかを判断し、ステップＳ５でフレームの垂直帰線期間
に表示データに対応したFRC パターンの発生を制御する
FRC パターン制御信号を出力する。FRC パターン制御信
号とは、図３のフローチャートに示してあるように、１
フレームに使用されている表示データを検出した場合に
はFRC パターン発生をスタートさせる信号を、また、検
出されなかった場合はFRC パターン発生をストップさせ
る信号である。ステップＳ６においてFRCパターン発生
手段７は、FRC パターン発生をストップする信号とFRC
パターン発生をスタートさせる信号によって、N 階調で
ある場合にはN 個のFRCパターン発生回路を動作及び停
止させる。
なわれる。表示データ検出手段４では図２のタイミング
チャートに示してあるように、CPU書き込み完了信号が
出力された次のフレーム期間中に現在の1フレームに使
用されている表示データを検出する。ステップＳ４でＦ
ＲＣパターン１〜Ｎのどれかに対応する表示データであ
るかを判断し、ステップＳ５でフレームの垂直帰線期間
に表示データに対応したFRC パターンの発生を制御する
FRC パターン制御信号を出力する。FRC パターン制御信
号とは、図３のフローチャートに示してあるように、１
フレームに使用されている表示データを検出した場合に
はFRC パターン発生をスタートさせる信号を、また、検
出されなかった場合はFRC パターン発生をストップさせ
る信号である。ステップＳ６においてFRCパターン発生
手段７は、FRC パターン発生をストップする信号とFRC
パターン発生をスタートさせる信号によって、N 階調で
ある場合にはN 個のFRCパターン発生回路を動作及び停
止させる。
【００２２】ステップＳ７において、表示データデコー
ド手段５は、N 個のFRC パターンから現在の表示データ
に対応した一つのFRC パターンを選択する選択信号を出
力し、外部CPU ２の制御信号によってタイミング発生手
段６で生成された内部同期信号に同期して選択手段８で
選択されたFRCパターンを階調データとして出力する。
ド手段５は、N 個のFRC パターンから現在の表示データ
に対応した一つのFRC パターンを選択する選択信号を出
力し、外部CPU ２の制御信号によってタイミング発生手
段６で生成された内部同期信号に同期して選択手段８で
選択されたFRCパターンを階調データとして出力する。
【００２３】LCD( 単純マトリックス）９は同期信号と
階調データを入力とし、画像の表示を行う。
階調データを入力とし、画像の表示を行う。
【００２４】上記のように、外部CPU ２によりビデオメ
モリに1 フレーム及び一部分の表示データが書き込まれ
るたびに、表示データを読み出すと同時に表示データ検
出手段４で1 フレームに使われている表示データの検出
を行い、検出された表示データに対応したFRC パターン
のみの発生をFRC パターン発生手段７で行うことによっ
て表示データに対応した必要最小限のFRCパターン発生
で回路規模を増やすことなしに、消費電力の削減を行う
ことができる。
モリに1 フレーム及び一部分の表示データが書き込まれ
るたびに、表示データを読み出すと同時に表示データ検
出手段４で1 フレームに使われている表示データの検出
を行い、検出された表示データに対応したFRC パターン
のみの発生をFRC パターン発生手段７で行うことによっ
て表示データに対応した必要最小限のFRCパターン発生
で回路規模を増やすことなしに、消費電力の削減を行う
ことができる。
【００２５】なお、ＦＲＣパターン発生手段は表示デー
タに対応したＦＲＣパターンのみを発生する場合に限ら
ない。
タに対応したＦＲＣパターンのみを発生する場合に限ら
ない。
【００２６】
【発明の効果】請求項１記載の単純マトリクス型液晶表
示装置によれば、例えば外部CPU によりビデオメモリに
１フレーム及び一部分の表示データが書き込まれるたび
に、表示データを読み出すと同時に表示データ検出手段
で1フレームに使われている表示データの検出を行い、
検出された表示データに対応したFRC パターンの発生を
FRCパターン発生手段で行うことによって、表示データ
に対応した必要最小限のFRC パターン発生で回路規模を
増やすことなしに、消費電力の削減を行うことができ
る。
示装置によれば、例えば外部CPU によりビデオメモリに
１フレーム及び一部分の表示データが書き込まれるたび
に、表示データを読み出すと同時に表示データ検出手段
で1フレームに使われている表示データの検出を行い、
検出された表示データに対応したFRC パターンの発生を
FRCパターン発生手段で行うことによって、表示データ
に対応した必要最小限のFRC パターン発生で回路規模を
増やすことなしに、消費電力の削減を行うことができ
る。
【００２７】請求項２記載の単純マトリクス型液晶表示
装置によれば、請求項１と同様な効果がある。
装置によれば、請求項１と同様な効果がある。
【００２８】請求項３記載の単純マトリクス型液晶表示
装置によれば、請求項１と同様な効果がある。
装置によれば、請求項１と同様な効果がある。
【図１】本発明の一実施の形態の単純マトリクス型液晶
表示装置を示すブロック図である。
表示装置を示すブロック図である。
【図２】単純マトリクス型液晶表示装置のタイミングチ
ャート図である。
ャート図である。
【図３】単純マトリクス型液晶表示装置のＮ階調の処理
フローチャートである。
フローチャートである。
【図４】単純マトリクス型液晶表示装置の従来例を示す
ブロック図である。
ブロック図である。
【図５】単純マトリクス型液晶表示装置のFRCパターン
発生を示す説明図である。
発生を示す説明図である。
１ ビデオメモリ ２ CPU （中央演算処理装置） ３ メモリ制御手段 ４ 表示データ検出手段 ５ 表示データデコード手段 ６ タイミング発生手段 ７ FRC パターン発生手段 ８ 選択手段 ９ LCD （単純マトリックス） ２１ ビデオメモリ ２２ CPU （中央演算処理装置） ２３ メモリ制御手段 ２４ 表示データデコード手段 ２５ タイミング発生手段 ２６ FRC パターン発生手段 ２７ 選択手段 ２８ LCD （単純マトリックス）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 升野 渉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H093 NA55 NC13 NC29 NC90 ND06 ND39 5C006 AA14 AF04 AF44 AF53 AF61 AF71 AF73 BB12 BF02 BF13 BF15 BF24 BF26 FA41 FA47 FA56 5C080 AA10 BB05 DD04 DD22 DD26 EE29 FF12 JJ02 JJ04 JJ05 JJ07
Claims (3)
- 【請求項１】 表示データを蓄えるビデオメモリと、こ
のビデオメモリの表示データを読み書きするメモリ制御
手段と、このメモリ制御手段により読み出される所定量
の表示データを検出する表示データ検出手段と、前記メ
モリ制御手段から読み出された表示データをデコードす
る表示データデコード手段と、前記表示データ検出手段
から出力される検出信号によって表示データに対応した
FRC パターンの発生を行うFRC パターン発生手段と、前
記表示データデコード手段から出力される選択信号によ
りFRCパターンを選択する選択手段を備えた単純マトリ
クス型液晶表示装置。 - 【請求項２】 表示データ検出手段はメモリ制御手段を
介してビデオメモリへの書き込みする時のみ表示データ
の検出を行う請求項１記載の単純マトリックス型液晶表
示装置。 - 【請求項３】 FRC パターン発生手段は、表示データに
対応したFRCパターンのみを発生させる請求項１または
請求項２記載の単純マトリックス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36588699A JP2001183625A (ja) | 1999-12-24 | 1999-12-24 | 単純マトリックス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36588699A JP2001183625A (ja) | 1999-12-24 | 1999-12-24 | 単純マトリックス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001183625A true JP2001183625A (ja) | 2001-07-06 |
Family
ID=18485368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36588699A Pending JP2001183625A (ja) | 1999-12-24 | 1999-12-24 | 単純マトリックス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001183625A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7724224B2 (en) | 2004-02-25 | 2010-05-25 | Samsung Electronics Co., Ltd. | Display device |
| CN101436392B (zh) * | 2007-11-12 | 2012-06-20 | 乐金显示有限公司 | 驱动液晶显示设备的装置和方法 |
| CN103165061A (zh) * | 2011-12-13 | 2013-06-19 | 联咏科技股份有限公司 | 图像抖动模块 |
| WO2016093144A1 (ja) * | 2014-12-08 | 2016-06-16 | シャープ株式会社 | 表示制御装置、表示装置、および表示制御方法 |
-
1999
- 1999-12-24 JP JP36588699A patent/JP2001183625A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7724224B2 (en) | 2004-02-25 | 2010-05-25 | Samsung Electronics Co., Ltd. | Display device |
| CN101436392B (zh) * | 2007-11-12 | 2012-06-20 | 乐金显示有限公司 | 驱动液晶显示设备的装置和方法 |
| CN103165061A (zh) * | 2011-12-13 | 2013-06-19 | 联咏科技股份有限公司 | 图像抖动模块 |
| WO2016093144A1 (ja) * | 2014-12-08 | 2016-06-16 | シャープ株式会社 | 表示制御装置、表示装置、および表示制御方法 |
| CN107004398A (zh) * | 2014-12-08 | 2017-08-01 | 夏普株式会社 | 显示控制装置、显示装置以及显示控制方法 |
| JPWO2016093144A1 (ja) * | 2014-12-08 | 2017-10-12 | シャープ株式会社 | 表示制御装置、表示装置、および表示制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926173A (en) | Circuit for driving liquid crystal display having power saving feature | |
| JP4245028B2 (ja) | 電気光学装置及び電子機器 | |
| JP2004287087A (ja) | 液晶表示装置およびその駆動方法 | |
| US5710570A (en) | Information processing unit having display functions | |
| TW200421245A (en) | Device for driving a display apparatus | |
| US6340959B1 (en) | Display control circuit | |
| CN100378793C (zh) | 液晶显示器显示方法与系统 | |
| US11348535B2 (en) | Display control method, display control module and display device | |
| US5905483A (en) | Display control apparatus | |
| CN112017612A (zh) | 时序控制器及其控制方法、具有该时序控制器的显示装置 | |
| JP2003157060A (ja) | 表示駆動方法及び表示装置 | |
| JPH05297827A (ja) | 液晶表示装置 | |
| JP2001183625A (ja) | 単純マトリックス型液晶表示装置 | |
| US8380886B2 (en) | Computer system | |
| JP2002149131A (ja) | 表示駆動装置およびにそれを用いた電気光学装置並びに電子機器 | |
| US20210224548A1 (en) | Driving device and operation method thereof | |
| JP2008209711A (ja) | 電子ペーパー | |
| JP2000322018A (ja) | 表示装置 | |
| TWI243596B (en) | Image signal processor circuit and portable terminal device | |
| JP2003186454A (ja) | 平面表示装置 | |
| JP2002311905A (ja) | 液晶表示装置及びこれを用いた画像表示応用装置 | |
| KR100516065B1 (ko) | 저해상도 화상 데이터를 확대 표시하는 고해상도 액정 표시 장치 및 그 방법 | |
| JPH0594158A (ja) | マイクロコンピユータ | |
| JP4941446B2 (ja) | 電気光学装置及び電子機器 | |
| JPH02120791A (ja) | 強誘電性液晶表示装置および表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |