JP4941446B2 - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP4941446B2
JP4941446B2 JP2008257146A JP2008257146A JP4941446B2 JP 4941446 B2 JP4941446 B2 JP 4941446B2 JP 2008257146 A JP2008257146 A JP 2008257146A JP 2008257146 A JP2008257146 A JP 2008257146A JP 4941446 B2 JP4941446 B2 JP 4941446B2
Authority
JP
Japan
Prior art keywords
switching element
pixel
gradation
pixel electrode
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008257146A
Other languages
English (en)
Other versions
JP2009053706A5 (ja
JP2009053706A (ja
Inventor
憲一 田尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008257146A priority Critical patent/JP4941446B2/ja
Publication of JP2009053706A publication Critical patent/JP2009053706A/ja
Publication of JP2009053706A5 publication Critical patent/JP2009053706A5/ja
Application granted granted Critical
Publication of JP4941446B2 publication Critical patent/JP4941446B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、液晶表示装置などの電気光学装置及び電子機器に関する。
従来より、電気光学装置として、アクティブマトリクス型の液晶表示装置が知られてい
る。このアクティブマトリクス型の液晶表示装置は、複数の走査線及びコモン線、これら
走査線及びコモン線に略直交する複数のデータ線、ならびに、走査線及びデータ線の交差
に対応して設けられた複数の画素回路を有する第1の基板と、この第1の基板に対向して
設けられた第2の基板と、前記第1の基板及び前記第2の基板の間に設けられた電気光学
物質である液晶と、を備えている。
また、液晶表示装置には、走査線を駆動する走査線駆動回路と、データ線を駆動するデ
ータ線駆動回路と、が設けられている。
また、液晶の駆動方式には、TN(Twisted Nematic)方式、VA(V
ertical Alignment)方式及びIPS(In−Place−Switc
hing)方式等がある。
ここで、VA方式について説明する。VA方式では、図8に示すように、印加される電
圧がオフ状態のときには液晶分子が水平方向に対してほぼ垂直に直立し、背面から照射さ
れるバックライトの光が遮断され、黒表示となり(図8(A))、また、印加される電圧
が所定値(中間値)のときには液晶分子が水平方向に対して所定の角度に維持され、背面
から照射されるバックライトの光の一部を透過し(図8(B))、さらに、印加される電
圧が最大値のときには液晶分子が水平方向に対してほぼ水平に均され、背面から照射され
るバックライトの光を全て透過し、白表示となる(図8(C))。
また、VA方式は、印加される電圧がオフ状態のときにはバックライトの光が液晶分子
の影響を受けず偏光板でほぼ完全に遮断されるので、TN方式等に比べて、純粋な黒を表
現でき、また、コントラスト比を高くしやすい特徴を有している。
また、VA方式では、立ち上がり(黒表示から白表示への変化)の応答速度と、立ち下
がり(白表示から黒表示への変化)の応答速度に比べ、中間の階調を表示する際の応答速
度が遅いという傾向がある。この中間階調の応答速度を改善するために、一般的に、オー
バードライブ処理が行われている(例えば、特許文献1参照。)。
ここで、オーバードライブ処理について説明をする。液晶表示装置は、入力された画像
信号から階調データを検出し、検出した階調データを補正回路とメモリに供給する。メモ
リは、階調データを1フレーム期間記憶した後、補正回路に出力する。
補正回路は、1フレーム前の階調データと、1フレーム後の階調データとを比較し、当
該比較結果に応じて1フレーム後の階調データを補正し、当該補正に応じた印加電圧を液
晶パネルに印加する。したがって、中間階調を表示する際には、液晶パネルに印加される
電圧を大きくすることにより、中間階調の応答速度を改善している。
特開2003−143556号公報
しかしながら、このようなオーバードライブ処理を行うためには、1フレーム前の階調
データを一時的に記憶保持するためのメモリが必要となる。したがって、液晶表示装置の
駆動処理部にRAM等のメモリが搭載されていないタイプの場合には、オーバードライブ
処理のために専用のメモリを設ける必要があり、当該メモリを実装するために基板面積が
広くなり、コストアップにつながってしまう。
また、オーバードライブ処理においては、1フレーム前の階調データと、1フレーム後
の階調データとの比較演算を行うので、その分の電力が必要となる。
本発明の電気光学装置は、複数の走査線と複数のデータ線との交差に対応して画素と、低階調表示及び高階調表示への変化に要する応答と比較して、中間階調表示への応答速度が遅い電気光学物質と、を備え電気光学装置であって、各画素は、第1の画素電極と、当該第1の画素電極に対向して設けられた共通電極と、走査線から供給される選択電圧に応じて、データ線と第1の画素電極とを電気的に接続する第1のスイッチング素子と、を備える第1のサブ画素と、第2の画素電極と、当該第2の画素電極に対向して設けられた共通電極と、第1の画素電極と第2の画素電極とに接続される第2のスイッチング素子と、共通電極と第2の画素電極に接続される第3のスイッチング素子と、を備える第2のサブ画素と、を一組としてそれぞれ構成され、外部から供給された画像データの階調値を検出する階調値検出部と、階調値検出部により検出された階調値が中間階調とみなし得る所定の範囲内に入っているかどうかを判断する判断部と、複数の走査線を所定の順番で選択するための選択電圧を生成し、走査線に供給する走査線駆動回路と、判断部による判断結果に基づいて、画像データから所定の画像信号を生成し、生成した画像信号をデータ線に供給するデータ線駆動回路と、判断部において、階調値が中間階調とみなし得る所定の範囲内に入っていると判断された場合には、1水平走査期間内で、第2のスイッチング素子をオフ状態とし、第3のスイッチング素子をオン状態とし、判断部において、階調値が中間階調とみなし得る所定の範囲内に入っていないと判断された場合には、1水平走査期間内で、第2のスイッチング素子をオン状態とし、第3のスイッチング素子をオフ状態とする信号を第2のスイッチング素子と第3のスイッチング素子とに共通して接続される制御線に供給する切換部と、を有する
本発明では、1フレーム前の階調値が中間階調とみなし得る所定の範囲内に入っていると判断された場合には、一組のサブ画素により構成される画素全体で、中間階調表示が行われるように、データ線に供給される画像信号を変調し、データ線に供給する。そして、切換が、制御線を介して、1水平走査期間内で、第2のスイッチング素子をオフ状態とし、第3のスイッチング素子をオン状態する。また、1フレーム前の階調値が中間階調とみなし得る所定の範囲内に入っていないと判断された場合には、切換が、制御線を介して、1水平走査期間内で、第2のスイッチング素子をオン状態とし、第3のスイッチング素子をオフ状態とする。したがって、本発明では、オーバードライブ処理を行わずに、面積階調により応答速度の改善を図ることができるので、オーバードライブ処理を行うために必要であったメモリを不要とし、装置全体を縮小化でき、コストを低廉にすることができる。また、本発明によれば、オーバードライブ処理に必要であった電力を省くことができる。
また、上述の電気光学装置では切により第2のスイッチング素子がオフ状態で、かつ、第3のスイッチング素子がオン状態である場合、第1のサブ画素及び第2のサブ画素により構成される画素全体で、中間階調表示が行われるように、第1の画素電極は、データ線を介して、データ線駆動回路から画像信号に応じた電圧が供給され、第2の画素電極は、共通電極と同電位とされ、切により第2のスイッチング素子がオン状態で、かつ、第3のスイッチング素子がオフ状態である場合、第1の画素電極および第2の画素電極は、データ線を介して、データ線駆動回路から画像信号に応じた同じ電圧が供給されることが好ましい。
本発明では、切換により第2のスイッチング素子がオフ状態で、かつ、第3のスイッチング素子がオン状態である場合、第1のサブ画素及び第2のサブ画素により構成される画素全体で、中間階調表示が行われるように、第1の画素電極に、データ線を介して、データ線駆動回路から画像信号に応じた電圧供給し、第2の画素電極は、共通電極と同電位とする。また、切換により第2のスイッチング素子がオン状態で、かつ、第3のスイッチング素子がオフ状態である場合、第1の画素電極及び第2の画素電極に、データ線を介して、データ線駆動回路から画像信号に応じた同じ電圧供給する。したがって、第1のサブ画素と第2のサブ画素とにより1画素全体の階調を表現する構成であるため、オーバードライブ処理を行うことなく中間階調の表現を行うことができ、オーバードライブ処理不要となり、オーバードライブ処理を行うために必要であったメモリを不要とするので、装置全体を縮小化でき、コストを低廉にすることができ、液晶の応答速度を改善することもできる。また、本発明によれば、オーバードライブ処理に必要であった電力を省くことができる。
また、上述の電気光学装置では、第2のスイッチング素子および第3のスイッチング素子のいずれか一方は、Nチャネルトランジスタで構成され、他方は、Pチャネルトランジスタで構成されることが好ましい。
本発明では、第2のスイッチング素子および第3のスイッチング素子のいずれか一方は、Nチャネルトランジスタで構成され、他方は、Pチャネルトランジスタで構成される。従って、第2のスイッチング素子をオフ状態でかつ第3のスイッチング素子をオン状態と、第2のスイッチング素子をオン状態でかつ第3のスイッチング素子をオフ状態とを容易に切り換えることができるので、第1の画素電極に画像信号に応じた電圧が供給でき、第2の画素電極は共通電極と同電位とすることができ、1フレーム前の階調値が中間階調とみなし得る所定の範囲内に入っていないと判断された場合には、第1の画素電極と第2の画素電極に画像信号に応じた同じ電圧供給することができる。したがって、本発明では、オーバードライブ処理を行わずに、面積階調により応答速度の改善を図ることができるので、オーバードライブ処理を行うために必要であったメモリを不要とし、装置全体を縮小化でき、コストを低廉にすることができる。また、本発明によれば、オーバードライブ処理に必要であった電力を省くことができる。
本発明では、1フレーム前の階調値が中間階調とみなし得る所定の範囲内に入っている
と判断された場合には、画素全体で中間階調表示が行われるように、第2のスイッチング
素子をオフ状態に切り換え、第3のスイッチング素子をオン状態に切り換えて、第1のサ
ブ画素及び第2のサブ画素の一方に低階調の画像信号を供給し、他方に高階調の画像信号
を供給する。したがって、本発明では、オーバードライブ処理を行わずに、面積階調によ
り応答速度の改善を図ることができるので、オーバードライブ処理を行うために必要であ
ったメモリを不要とし、装置全体を縮小化でき、コストを低廉にすることができる。また
、本発明によれば、オーバードライブ処理に必要であった電力を省くことができる。
また、本発明の電子機器は、上述の電気光学装置を備えたことを特徴とする。
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の実施の形態及び変
形例の説明にあたって、同一の構成要件については同一符号を付し、その説明を省略若し
くは簡略化する。
ここで、図1を参照して、階調値と、液晶の応答時間との関係について説明する。いま
、1フレーム前の画像信号の階調値が「0」であって、1フレーム後の階調値が「64」
になる場合には、液晶の応答時間は、81msecとなる。同様に、1フレーム前の画像
信号の階調値が「0」であって、1フレーム後の階調値がそれぞれ「128」、「192
」、及び「255」になる場合には、液晶の応答時間は、それぞれ59msec、44m
sec、及び24msecとなる。同様に、1フレーム前の画像信号の階調値がそれぞれ
「64」、「128」、「192」、及び「255」である場合には、図1に示すように
、1フレーム後の階調値によってその応答時間が決まる。
また、図1から理解できるように、低い階調値から高い階調値に変化する場合や、高い
階調値から低い階調値に変化する場合の応答時間に比べて、低い階調値から中間の階調値
に変化する場合の応答時間や、高い階調値から中間の階調値に変化する場合の応答時間が
遅いことが分かる。
本発明では、中間の階調値に変化する場合において、オーバードライブ処理を行わず、
分割画素による面積階調を行うことにより、液晶の応答速度の改善を図ることを目的とす
る。
<第1の実施の形態>
ここで、図2は、電気光学装置1の断面図を示している。電気光学装置1は、例えば、
MVA(Multi Domain Vertical Alignment)方式を採
用しており、図2に示すように、複数の走査線Yと複数のデータ線Xとの交差に対応して
画素電極が設けられた第1の基板10と、画素電極に対向して共通電極が設けられた第2
の基板11と、第1の基板10と第2の基板11との間に挟持された電気光学物質12と
を備える。
また、電気光学装置1は、図3に示すように、複数の画素を有する表示領域から構成さ
れる画素部A1と、複数の走査線Yを所定の順番で選択する走査線駆動回路40と、共通
電極22,32に印加する電圧を供給する共通電極駆動回路41と、一の走査線Yが選択
されたときにデータ線Xに画像信号を供給するデータ線駆動回路42と、画像信号の階調
値を検出する階調値検出手段としての階調値検出部43と、階調値検出部43により検出
された階調値が中間階調とみなし得る所定の範囲内に入っているかどうかを判断する判断
手段としての判断部44とを備えている。また、電気光学装置1は、図示しないが、画素
部A1を背面から照射するバックライトユニットを備えている。なお、図3においては、
画素部A1は、一部(4画素)のみを示している。また、判断部44は、タイミング・コ
ントローラも兼ねているものとする。
ここで、画素部A1の構成について詳細に説明する。本発明に係る各画素は、隣接され
る2以上のサブ画素を一組としてそれぞれ構成されている。以下では、各画素は、第1の
サブ画素20と第2のサブ画素30の2つのサブ画素により構成されるものとして説明を
行う。
第1のサブ画素20は、図3に示すように、画素電極21と、画素電極21に対向して
設けられた共通電極22と、蓄積容量23と、走査線Yから供給される選択電圧に応じて
、データ線Xと画素電極21とを電気的に接続するスイッチング素子(例えば、TFT(
Thin Film transistor))24と、から構成されている。なお、本
実施の形態では、スイッチング素子をTFTとして説明するが、これに限られず、TFD
(Thin Film Diode)により構成されても良い。また、画素電極21と共
通電極22とにより画素容量を構成している。
また、スイッチング素子24は、第1の端子(ソース端子又はドレイン端子)を介して
画素電極21に接続され、第2の端子(ゲート端子)を介して走査線Y1aに接続され、
第3の端子(ドレイン端子又はソース端子)を介してデータ線X1に接続されている。
また、第2のサブ画素30は、図3に示すように、画素電極31と、画素電極31に対
向して設けられた共通電極32と、蓄積容量33と、走査線Yから供給される選択電圧に
応じて、データ線Xと画素電極31とを電気的に接続するスイッチング素子34と、から
構成されている。また、画素電極31と共通電極32とにより画素容量を構成している。
なお、共通電極22と共通電極32とは、一体的に構成されている。
また、スイッチング素子34は、第1の端子(ソース端子又はドレイン端子)を介して
画素電極31に接続され、第2の端子(ゲート端子)を介して走査線Y1bに接続され、
第3の端子(ドレイン端子又はソース端子)を介して、スイッチング素子24の第3の端
子と同様に、データ線X1に接続されている。
したがって、例えば、1水平走査期間内において、第1のサブ画素20に低階調による
表示をさせ、第2のサブ画素30に高階調による表示をさせるように走査線Yを切り換え
ることにより、面積階調が行われ、中間の階調を表現することができる。
また、本発明に係る電気光学装置1では、2以上のサブ画素を一組とし、1水平走査期
間内で順次切り換えられる各サブ画素に対応する走査線Y1a、Y1bを一組の走査線と
し、1水平期間ごとに各一組の走査線Y1、Y2を切り換える。
また、走査線駆動回路40は、スイッチング素子24又はスイッチング素子34を導通
状態にする選択電圧を走査線に線順次で供給する。
共通電極駆動回路41は、第1電圧と、この第1電圧よりも電位の高い第2電圧とを1
水平期間ごとに交互に共通電極22,32に供給する。
データ線駆動回路42は、画像信号をデータ線Xに供給し、オン状態のスイッチング素
子24又はスイッチング素子34を介して、この画像信号に基づく画像電圧を画素電極2
1又は画素電極31に書き込む。
ここで、データ線駆動回路42は、共通電極22,32の電圧よりも電位の高い正極性
の画像信号をデータ線に供給して、この正極性の画像信号に基づく画像電圧を画素電極2
1,31に書き込む正極性書き込みと、共通電極22,32の電圧よりも電位の低い負極
性の画像信号をデータ線に供給して、この負極性の画像信号に基づく画像電圧を画素電極
21,31に書き込む負極性書き込みと、を1水平走査線ごとに交互に行う。
階調値検出部43は、入力される画像信号の階調値を検出し、検出結果を判断部44に
供給する。なお、本実施の形態においては、階調値検出部43は、256階調で画像信号
の階調値を検出するが、特にこれに限られない。
判断部44は、階調値検出部43から供給された階調値に基づいて、当該階調値が中間
階調とみなし得る所定の範囲内(例えば、64乃至128)かどうかの判断を行う。判断
部44は、当該階調値が中間階調とみなし得る所定の範囲内にあると判断した場合には、
面積階調による表示を行うように、走査線駆動回路40とデータ線駆動回路42に対して
適宜制御を行う。また、判断部44は、当該階調値が中間階調とみなし得る所定の範囲内
にないと判断した場合には、面積階調を行う必要がないので、通常の階調表示を行うよう
に、走査線駆動回路40とデータ線駆動回路42に対して適宜制御を行う。
ここで、判断部44によって階調値検出部43により検出された階調値が中間階調とみ
なし得る所定の範囲内に入っていると判断された場合の走査線駆動回路40及びデータ線
駆動回路42の動作について図4を参照しながら説明する。なお、図4は、1水平走査期
間内において、走査線Y1aと、走査線Y1bを選択するタイミングと、データ線に供給
されるデータの出力タイミングと、共通電極22,32に供給される電圧の切り換えタイ
ミングをそれぞれ示している。
走査線駆動回路40は、図4に示すように、判断部44の判断結果に基づいて、1水平
走査期間内で、1画素を構成する一組の第1のサブ画素20と第2のサブ画素30に接続
されている走査線Y1aと走査線Y1bとを所定のタイミングで順次選択する。
また、データ線駆動回路42は、一組の画素電極により構成される画素全体で、低階調
表示と高階調表示とにより面積階調が行われるように、データ線に供給される画像信号を
変調し(図4(D))、変調後の画像信号をデータ線に供給する。
例えば、検出された階調値が「64」の場合には、第1のサブ画素20を「0」階調で
表現し、第2のサブ画素30を「192」階調で表現するように画像信号を変調する。こ
のようにして、面積階調を行うことにより、画素全体で「64」階調を表現しつつ、応答
速度の改善を図ることができる。なお、上述例では、応答速度は、44msecとなる。
また、判断部44によって階調値検出部43により検出された階調値が中間階調とみな
し得る所定の範囲内に入っていないと判断された場合、つまり、検出された階調値が低階
調値又は高階調値の場合には、例えば、第1のサブ画素20と第2のサブ画素30を同じ
階調で表現するように画像信号を変調しても良いし、いずれか一方の画素電極を駆動しな
いように制御するような構成であっても良い。
このようにして、本発明に係る電気光学装置1は、一組のサブ画素により1画素全体の
階調を表現する構成であるため、オーバードライブ処理を行うことなく中間階調の表現を
行うことができ、オーバードライブ処理を不要とする。したがって、本発明によれば、オ
ーバードライブ処理を行うために必要であったメモリを不要とするので、装置全体を縮小
化でき、コストを低廉にすることができ、液晶の応答速度を改善することもできる。また
、本発明によれば、オーバードライブ処理に必要であった電力を省くことができる。
なお、第1のサブ画素20と第2のサブ画素30とは、異なる面積比で構成されても良
い。
<第2の実施の形態>
次に、本発明に係る第2の実施の形態について説明する。電気光学装置2は、図5に示
すように、複数の画素を有する表示領域から構成される画素部A2と、複数の走査線Yを
所定の順番で選択する走査線駆動回路40と、共通電極に印加する電圧を供給する共通電
極駆動回路41と、走査線Yが選択されたときにデータ線Xに画像信号を供給するデータ
線駆動回路42と、画像信号の階調値を検出する階調値検出手段としての階調値検出部8
0と、階調値検出部80により検出された階調値が中間階調とみなし得る所定の範囲内に
入っているかどうかを判断する判断手段としての判断部81と、スイッチング素子を切り
換える切換手段としての切換部82を備える。また、判断部81は、タイミング・コント
ローラも兼ねているものとする。また、電気光学装置2は、図示しないが、画素部A2を
背面から照射するバックライトユニットを備えている。なお、図5においては、画素部A
2は、一部(4画素)のみを示している。
ここで、画素部A2の構成について詳細に説明する。本発明に係る各画素は、隣接され
る2つのサブ画素を一組としてそれぞれ構成されている。以下では、各画素は、第1のサ
ブ画素60と第2のサブ画素61とにより構成されるものとして説明を行う。
第1のサブ画素60は、図5に示すように、画素電極62と、画素電極62に対向して
設けられた共通電極63と、蓄積容量64と、走査線Yから供給される選択電圧に応じて
、データ線Xと画素電極62とを電気的に接続する第1のスイッチング素子(例えば、T
FT(Thin Film transistor))65と、から構成されている。な
お、本実施の形態では、スイッチング素子をTFTとして説明するが、これに限られず、
TFD(Thin Film Diode)により構成されても良い。
また、第1のスイッチング素子65は、第1の端子(ソース端子又はドレイン端子)を
介して画素電極62に接続され、第2の端子(ゲート端子)を介して走査線Y1に接続さ
れ、第3の端子(ドレイン端子又はソース端子)を介してデータ線X1に接続されている
第2のサブ画素61は、図5に示すように、画素電極66と、画素電極66に対向して
設けられた共通電極67と、蓄積容量68と、走査線Yから供給される選択電圧に応じて
、画素電極66と第1のスイッチング素子65とを電気的に接続する第2のスイッチング
素子69と、画素電極66と共通電極67とを電気的に接続する第3のスイッチング素子
70と、から構成される。なお、共通電極63と共通電極67とは、一体的に構成されて
いる。
また、第2のスイッチング素子69は、第1の端子(ソース端子又はドレイン端子)を
介して画素電極66に接続され、第2の端子(ゲート端子)を介してコントロール線Wに
接続され、第3の端子(ドレイン端子又はソース端子)を介して第1のスイッチング素子
65の第1の端子に接続されている。
また、第3のスイッチング素子70は、第1の端子(ソース端子又はドレイン端子)を
介して画素電極66に接続され、第2の端子(ゲート端子)を介してコントロール線Wに
接続され、第3の端子(ドレイン端子又はソース端子)を介して共通電極67に接続され
ている。
したがって、例えば、第1のサブ画素60に低階調による表示をさせ、第2のサブ画素
61に高階調による表示をさせるように第2のスイッチング素子69と第3のスイッチン
グ素子70を切り換えることにより、面積階調が行われ、中間の階調を表現することがで
きる。
階調値検出部80は、入力される画像信号の階調値を検出し、検出結果を判断部81に
供給する。なお、本実施例においては、階調値検出部80は、256階調で画像信号の階
調値を検出するが、特にこれに限られない。
判断部81は、階調値検出部80から供給された階調値に基づいて、当該階調値が中間
階調とみなし得る所定の範囲内(例えば、64乃至128)かどうかの判断を行う。
切換部82は、判断部81により判断された結果に基づいて、第2のスイッチング素子
69と第3のスイッチング素子70のオン状態/オフ状態の切り換えを行う。
具体的には、切換部82は、判断部81によって階調値検出部80により検出された階
調値が中間階調とみなし得る所定の範囲内に入っていると判断された場合には、1水平走
査期間内で、第2のスイッチング素子69をオフ状態とし、第3のスイッチング素子70
をオン状態とするようにコントロール線Wに第1の切換信号を供給し、一方で、判断部8
1によって階調値検出部80により検出された階調値が中間階調とみなし得る所定の範囲
内に入っていないと判断された場合には、1水平走査期間内で、第2のスイッチング素子
69をオン状態とし、第3のスイッチング素子70をオフ状態とするようにコントロール
線Wに第2の切換信号を供給する。
また、第2のスイッチング素子69は、Nチャネルトランジスタで構成され、第3のス
イッチング素子70は、Pチャネルトランジスタで構成されている。したがって、コント
ロール線Wに第1の切換信号としてLowレベルの信号が入力された場合には、第2のス
イッチング素子69は、オフ状態となり、第3のスイッチング素子70は、オン状態とな
る。また、コントロール線Wに第1の切換信号としてHighレベルの信号が入力された
場合には、第2のスイッチング素子69は、オン状態となり、第3のスイッチング素子7
0は、オフ状態となる。なお、第2のスイッチング素子69がPチャネルトランジスタで
構成され、第3のスイッチング素子70がNチャネルトランジスタで構成されても良い。
ここで、判断部81によって階調値検出部80により検出された階調値が中間階調とみ
なし得る所定の範囲内に入っていると判断された場合と、所定の範囲内に入っていないと
判断された場合の切換部82の切り換え動作について図6を参照しながら説明する。なお
、図6は、1水平走査期間内において、走査線Yをオン状態/オフ状態にするタイミング
と、コントロール線Wに切換信号を供給するタイミングと、データ線に印加されるデータ
の出力タイミングと、共通電極63,67に印加される電圧の切り換えタイミングをそれ
ぞれ示している。また、共通電極63,67に印加される電圧(Vcom)は、1水平同
期信号ごとに反転される。
判断部81によって階調値検出部80により検出された階調値が中間階調とみなし得る
所定の範囲内に入っていると判断された場合、つまり中間の階調値であると判断された場
合には、面積階調を行うために、切換部82は、第2のスイッチング素子69をオフ状態
とし、第3のスイッチング素子70をオン状態とするようにコントロール線Wに第1の切
換信号を供給する。第2のサブ画素61は、両端の電位が共通電極63,67に印加され
る電圧と同電位となり、結果として、電圧が印加されていない状態になる。一方、第1の
サブ画素60は、第1のスイッチング素子65を介してデータ線から供給される電圧に応
じて所定の電位が液晶に印加される。このようにして、第1のサブ画素60と第2のサブ
画素61との面積階調により中間の階調値を表現することができる。
また、判断部81によって階調値検出部80により検出された階調値が中間階調とみな
し得る所定の範囲内に入っていないと判断された場合、つまり低階調値及び高階調値であ
ると判断された場合には、面積階調を行う必要がないため、切換部82は、第2のスイッ
チング素子69をオン状態とし、第3のスイッチング素子70をオフ状態とするようにコ
ントロール線Wに第2の切換信号を供給する。したがって、第1のサブ画素60と第2の
サブ画素61は、両端に同じ電位がかかることになるので、通常の階調表示が行われる。
このようにして、本発明に係る電気光学装置2は、第1のサブ画素60と第2のサブ画
素61とにより1画素全体の階調を表現する構成であるため、オーバードライブ処理を行
うことなく中間階調の表現を行うことができ、オーバードライブ処理を不要とする。した
がって、本発明によれば、オーバードライブ処理を行うために必要であったメモリを不要
とするので、装置全体を縮小化でき、コストを低廉にすることができ、液晶の応答速度を
改善することもできる。また、本発明によれば、オーバードライブ処理に必要であった電
力を省くことができる。
また、第1のサブ画素60と第2のサブ画素61とは、異なる面積比で構成されても良
い。
また、上述した第1の実施の形態及び第2の実施の形態では、1画素は、2つのサブ画
素から構成されるものとして説明を行ったが、これに限られず、3つ以上のサブ画素によ
り構成されても良い。また、それぞれのサブ画素に画像信号を供給する時間は、同一であ
っても良く、また、異なっていても良い。また、本実施の形態では、液晶の駆動方式をM
VA方式としたが、ECB(Electrically Controlled Bir
efringence)方式としても良い。なお、ECB方式とは、電界制御複屈折方式
と呼ばれており、液晶層に印加する電圧を変化させることによって、液晶分子の傾きを変
え、その結果生じる液晶層の複屈折性の変化を一対の偏光板で検出し、カラー表示に応用
する方式のことである。
<応用例>
次に、上述した実施形態に係る電気光学装置1、2を適用した電子機器について説明す
る。図7は、電気光学装置1、2を適用した携帯電話機の構成を示す斜視図である。携帯
電話機3000は、複数の操作ボタン3001及びスクロールボタン3002、ならびに
電気光学装置1、2を備える。スクロールボタン3002を操作することによって、電気
光学装置1、2に表示される画面がスクロールされる。
なお、電気光学装置1、2が適用される電子機器としては、図7に示すものの他、パー
ソナルコンピュータ、情報携帯端末、デジタルスチルカメラ、液晶テレビ、ビューファイ
ンダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電
子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッ
チパネルを備えた機器などが挙げられる。そして、これらの各種電子機器の表示部として
、前述した電気光学装置が適用可能である。
階調値と、液晶の応答時間との関係を示す図である。 本発明に係る電気光学装置の断面図である。 本発明に係る電気光学装置の第1の構成例を示すブロック図である。 1水平走査期間内において、走査線を選択するタイミングと、データ線に印加されるデータの出力タイミングと、共通電極に印加される電圧の切り換えタイミングを示す波形図である。 本発明に係る電気光学装置の第2の構成例を示すブロック図である。 1水平走査期間内において、走査線をオン状態/オフ状態にするタイミングと、コントロール線に切換信号を供給するタイミングと、データ線に印加されるデータの出力タイミングと、共通電極に印加される電圧の切り換えタイミングを示す波形図である。 上述した電気光学装置を適用した携帯電話機の構成を示す斜視図である。 VA方式の液晶分子配列の模式図である。
符号の説明
21,31,62,65…画素電極、22,32,63,67…共通電極、23,33
,64,68…蓄積容量、24,34…スイッチング素子、65…第1のスイッチング素
子、69…第2のスイッチング素子、70…第3のスイッチング素子、3000…携帯電
話機。

Claims (4)

  1. 複数の走査線と複数のデータ線との交差に対応して画素と、低階調表示及び高階調表示への変化に要する応答と比較して、中間階調表示への応答が遅い電気光学物質と、を備える電気光学装置であって、
    各画素は、第1の画素電極と、当該第1の画素電極に対向して設けられた共通電極と、前記走査線から供給される選択電圧に応じて、前記データ線と前記第1の画素電極とを電気的に接続する第1のスイッチング素子と、を備える第1のサブ画素と、第2の画素電極と、当該第2の画素電極に対向して設けられた前記共通電極と、前記第1の画素電極と前記第2の画素電極とに接続される第2のスイッチング素子と、前記共通電極と前記第2の画素電極に接続される第3のスイッチング素子と、を備える第2のサブ画素と、を一組としてそれぞれ構成され
    外部から供給された画像データの階調値を検出する階調値検出部と、
    前記階調値検出部により検出された階調値が中間階調とみなし得る所定の範囲内に入っているかどうかを判断する判断部と、
    前記複数の走査線を所定の順番で選択するための前記選択電圧を生成し、前記走査線に供給する走査線駆動回路と、
    前記判断部による判断結果に基づいて、前記画像データから所定の画像信号を生成し、生成した前記画像信号を前記データ線に供給するデータ線駆動回路と、
    前記判断部において、階調値が中間階調とみなし得る所定の範囲内に入っていると判断された場合には、1水平走査期間内で、前記第2のスイッチング素子をオフ状態とし、前記第3のスイッチング素子をオン状態とし、前記判断部において、階調値が中間階調とみなし得る所定の範囲内に入っていないと判断された場合には、1水平走査期間内で、前記第2のスイッチング素子をオン状態とし、前記第3のスイッチング素子をオフ状態とする信号を前記第2のスイッチング素子と前記第3のスイッチング素子とに共通して接続される制御線に供給する切換部と、
    を有する電気光学装置。
  2. 請求項1に記載の電気光学装置において、
    前記切換部により前記第2のスイッチング素子がオフ状態で、かつ、前記第3のスイッチング素子がオン状態である場合、前記第1のサブ画素及び前記第2のサブ画素により構成される画素全体で、中間階調表示が行われるように、前記第1の画素電極は、前記データ線を介して、前記データ線駆動回路から前記画像信号に応じた電圧が供給され、前記第2の画素電極は、前記共通電極と同電位とされ、
    前記切換部により前記第2のスイッチング素子がオン状態で、かつ、前記第3のスイッチング素子がオフ状態である場合、前記第1の画素電極および前記第2の画素電極は、前記データ線を介して、前記データ線駆動回路から前記画像信号に応じた同じ電圧が供給される電気光学装置。
  3. 請求項1または2のいずれか1項に記載の電気光学装置において、
    前記第2のスイッチング素子および前記第3のスイッチング素子のいずれか一方は、Nチャネルトランジスタで構成され、他方は、Pチャネルトランジスタで構成される電気光学装置。
  4. 請求項1乃至3のいずれか1項に記載の電気光学装置を備えた電子機器。
JP2008257146A 2008-10-02 2008-10-02 電気光学装置及び電子機器 Expired - Fee Related JP4941446B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008257146A JP4941446B2 (ja) 2008-10-02 2008-10-02 電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008257146A JP4941446B2 (ja) 2008-10-02 2008-10-02 電気光学装置及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006216511A Division JP4254820B2 (ja) 2006-08-09 2006-08-09 電気光学装置及び電子機器

Publications (3)

Publication Number Publication Date
JP2009053706A JP2009053706A (ja) 2009-03-12
JP2009053706A5 JP2009053706A5 (ja) 2009-09-10
JP4941446B2 true JP4941446B2 (ja) 2012-05-30

Family

ID=40504781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008257146A Expired - Fee Related JP4941446B2 (ja) 2008-10-02 2008-10-02 電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP4941446B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872862B2 (en) 2009-05-22 2014-10-28 Sharp Kabushiki Kaisha Image display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6223023A (ja) * 1985-07-23 1987-01-31 Nippon Telegr & Teleph Corp <Ntt> 液晶表示装置
GB9223697D0 (en) * 1992-11-12 1992-12-23 Philips Electronics Uk Ltd Active matrix display devices

Also Published As

Publication number Publication date
JP2009053706A (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
JP4245028B2 (ja) 電気光学装置及び電子機器
KR101243789B1 (ko) 액정표시장치 및 그의 구동 방법
JP4254820B2 (ja) 電気光学装置及び電子機器
JP2006084933A (ja) 液晶表示装置
JP2007047349A (ja) 電気光学装置、駆動方法および電子機器
US7969403B2 (en) Driving circuit, driving method, and liquid crystal display using same
JP4428255B2 (ja) 電気光学装置、駆動方法および電子機器
KR101621553B1 (ko) 액정표시장치 및 그 구동방법
JP2008216893A (ja) 平面表示装置及びその表示方法
JP4941446B2 (ja) 電気光学装置及び電子機器
US20070273625A1 (en) Method and apparatus for transiting display panel
JP2007047350A (ja) 電気光学装置、駆動方法および電子機器
JP2001296554A (ja) 液晶表示装置及び情報携帯機器
US20110001735A1 (en) Electro-optical device, method for driving electro-optical device and electronic apparatus
WO2010125716A1 (ja) 表示装置および表示装置の駆動方法
KR101389252B1 (ko) 액정표시장치와 그 구동방법
JP2008158385A (ja) 電気光学装置、その駆動方法および電子機器
JP2008165135A (ja) 電気光学装置、その駆動方法および電子機器
KR101457694B1 (ko) 액정표시장치와 그 구동방법
JP2008015295A (ja) 電気光学装置及び電気光学装置の駆動方法並びに電気機器
JP4695476B2 (ja) メモリ性液晶表示装置
JP4622398B2 (ja) 液晶表示装置及び液晶表示装置の駆動方法
KR100768196B1 (ko) Ocb 액정표시패널의 전이구동방법 및 그 장치
JP2007298801A (ja) 電気光学装置用駆動回路及び駆動方法並びに電気光学装置及び電子機器
KR100815896B1 (ko) 액정표시장치의 구동방법 및 장치

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090727

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

R151 Written notification of patent or utility model registration

Ref document number: 4941446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees