JP2002149131A - 表示駆動装置およびにそれを用いた電気光学装置並びに電子機器 - Google Patents
表示駆動装置およびにそれを用いた電気光学装置並びに電子機器Info
- Publication number
- JP2002149131A JP2002149131A JP2000344852A JP2000344852A JP2002149131A JP 2002149131 A JP2002149131 A JP 2002149131A JP 2000344852 A JP2000344852 A JP 2000344852A JP 2000344852 A JP2000344852 A JP 2000344852A JP 2002149131 A JP2002149131 A JP 2002149131A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- gradation
- sub
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 単一の表示駆動装置で１つまたは複数の階調
表示モードを実施する。 【解決手段】 ４本のコモン電極を順次同時に選択しな
がら駆動する液晶表示駆動装置１０で、ラッチ回路２６
の後段には、８ビットの表示データを、上位、下位の４
ビット毎に分割してデコードする第１、第２のサブデコ
ーダ２４Ａ、２４Ｂを有するデコーダ２４が設けられて
いる。４階調データのモードでは、一水平走査期間の一
方の期間Ｐ１にて、第１のサブデコーダ２４Ａからの出
力に基づいて階調電位を出力し、残りの期間Ｐでは、第
２のサブデコーダ２４Ｂからの出力に基づいて階調電位
を出力する。２階調データのモードでは、第１のサブデ
コーダ２４Ａからの出力に基づいて生成した階調電位を
第１の選択期間に出力し、第２の選択期間では、第２の
サブデコーダ２４Ｂからの出力に基づいて階調電位を出
力する。
表示モードを実施する。 【解決手段】 ４本のコモン電極を順次同時に選択しな
がら駆動する液晶表示駆動装置１０で、ラッチ回路２６
の後段には、８ビットの表示データを、上位、下位の４
ビット毎に分割してデコードする第１、第２のサブデコ
ーダ２４Ａ、２４Ｂを有するデコーダ２４が設けられて
いる。４階調データのモードでは、一水平走査期間の一
方の期間Ｐ１にて、第１のサブデコーダ２４Ａからの出
力に基づいて階調電位を出力し、残りの期間Ｐでは、第
２のサブデコーダ２４Ｂからの出力に基づいて階調電位
を出力する。２階調データのモードでは、第１のサブデ
コーダ２４Ａからの出力に基づいて生成した階調電位を
第１の選択期間に出力し、第２の選択期間では、第２の
サブデコーダ２４Ｂからの出力に基づいて階調電位を出
力する。
Description
【０００１】
【発明の属する技術分野】本発明は、表示駆動装置及び
それを用いた電気光学装置並びに電子機器に関する。
それを用いた電気光学装置並びに電子機器に関する。
【０００２】
【背景技術】近年の携帯電話、携帯情報端末またはゲー
ム装置などの電子機器に組み込まれ、画面表示制御を行
なう表示駆動装置は、低価格化、低消費電力化および高
画質化などといったそれぞれの目的に応じて使い分けら
れている。
ム装置などの電子機器に組み込まれ、画面表示制御を行
なう表示駆動装置は、低価格化、低消費電力化および高
画質化などといったそれぞれの目的に応じて使い分けら
れている。
【０００３】このような表示駆動装置は、２階調表示、
４階調表示、さらにはそれ以上の多階調表示など、階調
数に合わせて個々に製造されている。
４階調表示、さらにはそれ以上の多階調表示など、階調
数に合わせて個々に製造されている。
【０００４】
【発明が解決しようとする課題】表示駆動装置におい
て、上述した携帯電話、携帯情報端末およびゲーム装置
などの電子機器のそれぞれに必要とされる階調表示は、
使用目的あるいは用途によって異なっている。
て、上述した携帯電話、携帯情報端末およびゲーム装置
などの電子機器のそれぞれに必要とされる階調表示は、
使用目的あるいは用途によって異なっている。
【０００５】また、近年、エンドユーザーからの要求に
応えるため、あるいは、電子機器メーカーの販売戦略に
応じて、階調数および表示容量などの仕様を変更した複
数種の表示駆動装置を製造する必要がある。この場合、
異なる仕様の表示駆動装置毎に部品を用意したりするこ
とで、部品管理が煩雑となる。そればかりか、例えば、
表示駆動装置の消費電力を低減させるような回路を組み
込もうとした場合には、階調数の異なる個々の表示駆動
装置について、設計や製造工程などを見直さざるをえな
いといった煩雑さがあった。
応えるため、あるいは、電子機器メーカーの販売戦略に
応じて、階調数および表示容量などの仕様を変更した複
数種の表示駆動装置を製造する必要がある。この場合、
異なる仕様の表示駆動装置毎に部品を用意したりするこ
とで、部品管理が煩雑となる。そればかりか、例えば、
表示駆動装置の消費電力を低減させるような回路を組み
込もうとした場合には、階調数の異なる個々の表示駆動
装置について、設計や製造工程などを見直さざるをえな
いといった煩雑さがあった。
【０００６】そこで、本発明の目的は、階調数を変更で
きる汎用性を高めた表示駆動装置およびそれを用いた電
気光学装置並びに電子機器を提供することにある。
きる汎用性を高めた表示駆動装置およびそれを用いた電
気光学装置並びに電子機器を提供することにある。
【０００７】
【課題を解決するための手段】本発明の一態様は、複数
のコモン電極および複数のセグメント電極の各々の交点
にそれぞれ形成される複数の画素を有し、前記複数の画
素の各々に印加される電圧によって各画素の電気光学材
料の配列状態が制御される表示部を、Ｌ（Ｌ≧２）本の
コモン電極を順次同時に選択しながら駆動する表示駆動
装置において、Ｌ本のコモン電極を同時に選択する走査
信号を前記複数のコモン電極の各々に供給するコモン電
極駆動手段と、データ信号を前記複数のセグメント電極
の各々に供給するセグメント電極駆動手段と、前記複数
のセグメント電極の各１本毎にそれぞれＮビットの表示
データが同時に読み出される記憶手段と、前記記憶手段
から同時に読み出されたＮビットの表示データを、所定
ビット毎に分割してデコードする複数のサブデコーダを
有し、前記複数のサブデコーダから前記各１本のセグメ
ント電極に印加される電圧を出力するデコーダとを有す
る。前記記憶手段に記憶されたＮビットの表示データ
が、各１本の前記セグメント電極上のＬ個の各画素の２
A（Ａ＝Ｎ／Ｌ≧２）階調データである第１のモードで
は、一水平走査期間内をＡ個に分割した期間の各々に
て、前記複数のサブデコーダからの選ばれた一つのサブ
デコーダの出力電圧を出力する。前記記憶手段に記憶さ
れたＮビットの表示データが、ｎ（ｎ≧２）×Ｌ個の各
画素の２B（１≦Ｂ＝Ａ／ｎ）階調データである第２の
モードでは、ｎ個の一水平走査期間の各々にて、前記複
数のサブデコーダからの選ばれた一つのサブデコーダの
出力電圧を出力する。
のコモン電極および複数のセグメント電極の各々の交点
にそれぞれ形成される複数の画素を有し、前記複数の画
素の各々に印加される電圧によって各画素の電気光学材
料の配列状態が制御される表示部を、Ｌ（Ｌ≧２）本の
コモン電極を順次同時に選択しながら駆動する表示駆動
装置において、Ｌ本のコモン電極を同時に選択する走査
信号を前記複数のコモン電極の各々に供給するコモン電
極駆動手段と、データ信号を前記複数のセグメント電極
の各々に供給するセグメント電極駆動手段と、前記複数
のセグメント電極の各１本毎にそれぞれＮビットの表示
データが同時に読み出される記憶手段と、前記記憶手段
から同時に読み出されたＮビットの表示データを、所定
ビット毎に分割してデコードする複数のサブデコーダを
有し、前記複数のサブデコーダから前記各１本のセグメ
ント電極に印加される電圧を出力するデコーダとを有す
る。前記記憶手段に記憶されたＮビットの表示データ
が、各１本の前記セグメント電極上のＬ個の各画素の２
A（Ａ＝Ｎ／Ｌ≧２）階調データである第１のモードで
は、一水平走査期間内をＡ個に分割した期間の各々に
て、前記複数のサブデコーダからの選ばれた一つのサブ
デコーダの出力電圧を出力する。前記記憶手段に記憶さ
れたＮビットの表示データが、ｎ（ｎ≧２）×Ｌ個の各
画素の２B（１≦Ｂ＝Ａ／ｎ）階調データである第２の
モードでは、ｎ個の一水平走査期間の各々にて、前記複
数のサブデコーダからの選ばれた一つのサブデコーダの
出力電圧を出力する。
【０００８】このようにして、第１、第２のモードの切
り換えにより、各画素を２Aまたは２B階調にて切り換え
て表示駆動することができる。最も好適には、２階調表
示モードまたは４階調表示モードにて切り換えて、表示
駆動装置を動作させることができる。
り換えにより、各画素を２Aまたは２B階調にて切り換え
て表示駆動することができる。最も好適には、２階調表
示モードまたは４階調表示モードにて切り換えて、表示
駆動装置を動作させることができる。
【０００９】この表示駆動装置は、前記第１のモードお
よび前記第２のモードの一方を選択する端子を有するこ
とができる。この端子への接続状態によって、表示駆動
装置を第１または第２のモードの一方にて動作させるこ
とができる。
よび前記第２のモードの一方を選択する端子を有するこ
とができる。この端子への接続状態によって、表示駆動
装置を第１または第２のモードの一方にて動作させるこ
とができる。
【００１０】これに代えて、表示データを外部より入力
するインターフェース回路を設け、前記第１のモードお
よび前記第２のモードの一方を選択するモード選択信号
が前記インターフェース回路を介して入力されるように
しても良い。こうすると、モード選択信号に基づいて、
一つの表示駆動装置を、第１または第２のモードにて選
択的に切り換えて動作させることができる。
するインターフェース回路を設け、前記第１のモードお
よび前記第２のモードの一方を選択するモード選択信号
が前記インターフェース回路を介して入力されるように
しても良い。こうすると、モード選択信号に基づいて、
一つの表示駆動装置を、第１または第２のモードにて選
択的に切り換えて動作させることができる。
【００１１】また、本発明に係る表示駆動装置は電気光
学装置および電子機器に適用すれば、その汎用性を高め
ることができる。
学装置および電子機器に適用すれば、その汎用性を高め
ることができる。
【００１２】
【発明の実施の形態】以下に、本発明の実施形態につい
て、図面を用いて詳細に説明する。
て、図面を用いて詳細に説明する。
【００１３】（表示駆動装置について）図１に示すＩＣ
チップにて構成される表示駆動装置１０は、コモン駆動
回路２０、セグメント駆動回路２２、デコーダ２４、表
示データラッチ回路２６、表示データＲＡＭ３０、Ｉ／
Ｏバッファ回路３２、ページアドレス回路３４、カラム
アドレス回路３６、ＬＣＤ表示アドレス回路３８、表示
タイミング発生回路４０、発振回路４２、ＭＰＵインタ
ーフェース回路５０および入出力バッファ５２など、液
晶装置を駆動するために必要な装置を有して構成されて
いる。
チップにて構成される表示駆動装置１０は、コモン駆動
回路２０、セグメント駆動回路２２、デコーダ２４、表
示データラッチ回路２６、表示データＲＡＭ３０、Ｉ／
Ｏバッファ回路３２、ページアドレス回路３４、カラム
アドレス回路３６、ＬＣＤ表示アドレス回路３８、表示
タイミング発生回路４０、発振回路４２、ＭＰＵインタ
ーフェース回路５０および入出力バッファ５２など、液
晶装置を駆動するために必要な装置を有して構成されて
いる。
【００１４】ＭＰＵインターフェース回路５０には、外
部のＭＰＵ７０からの各種信号が入力されるための複数
の入力端子を有している。この入力端子としては、チッ
プセレクト端子、データ識別端子、データバスラッチ端
子、データ取込み端子、リセット端子およびパラレル−
シリアル入力切換え端子などが設けられている。
部のＭＰＵ７０からの各種信号が入力されるための複数
の入力端子を有している。この入力端子としては、チッ
プセレクト端子、データ識別端子、データバスラッチ端
子、データ取込み端子、リセット端子およびパラレル−
シリアル入力切換え端子などが設けられている。
【００１５】チップセレクト端子には、表示駆動装置１
０がアクティブな状態であるか否かを決定する信号が供
給される。データ識別端子には、ＭＰＵ７０から供給さ
れるデータが、コマンドデータあるいは表示データのど
ちらであるかを識別する信号が供給される。データバス
ラッチ端子に信号が供給されると、データバス６０がラ
ッチされ、データ信号がデータバス６０に出力される。
データ取込み端子に信号が供給されると、データバス６
０上のデータ信号が表示駆動装置の内部に取り込まれ
る。リセット端子に信号が供給されると、デフォルト値
に設定される。入力切換え端子には、パラレルまたはシ
リアルデータのいずれか一方への入力切替えを行なう信
号が入力される。
０がアクティブな状態であるか否かを決定する信号が供
給される。データ識別端子には、ＭＰＵ７０から供給さ
れるデータが、コマンドデータあるいは表示データのど
ちらであるかを識別する信号が供給される。データバス
ラッチ端子に信号が供給されると、データバス６０がラ
ッチされ、データ信号がデータバス６０に出力される。
データ取込み端子に信号が供給されると、データバス６
０上のデータ信号が表示駆動装置の内部に取り込まれ
る。リセット端子に信号が供給されると、デフォルト値
に設定される。入力切換え端子には、パラレルまたはシ
リアルデータのいずれか一方への入力切替えを行なう信
号が入力される。
【００１６】入出力バッファ５２には、入出力端子（例
えばＮ＝８ビットの端子Ｄ０〜Ｄ７）が設けられてい
る。この入出力端子Ｄ０〜Ｄ７を介して、外部のＭＰＵ
７０によって処理されたコマンドデータおよび表示デー
タのそれぞれが表示駆動装置１０に供給される。なお、
ビット数Ｎについては、１バイト（８ビット）に限ら
ず、１ワード（１６ビット）または１ロングワード（３
２ビット）などに変更可能である。
えばＮ＝８ビットの端子Ｄ０〜Ｄ７）が設けられてい
る。この入出力端子Ｄ０〜Ｄ７を介して、外部のＭＰＵ
７０によって処理されたコマンドデータおよび表示デー
タのそれぞれが表示駆動装置１０に供給される。なお、
ビット数Ｎについては、１バイト（８ビット）に限ら
ず、１ワード（１６ビット）または１ロングワード（３
２ビット）などに変更可能である。
【００１７】以下には、ＭＰＵインターフェース５０に
供給された各種信号による表示駆動装置１０内の動作の
一例を示す。
供給された各種信号による表示駆動装置１０内の動作の
一例を示す。
【００１８】データ識別端子に信号「０」が入力される
ことで、入出力バッファ５２にはコマンドデータが入力
される。このコマンドデータはシリアルデータとして入
出力バッファ５２に供給される。さらに、Ｎ＝８ビット
分のシリアルデータが入出力バッファ５２にラッチされ
た後に、パラレルデータに変換されてコマンドデコーダ
４４に供給される。同様に、データ識別端子に「１」が
入力されると、入出力バッファ５２には表示データが入
力される。この表示データもシリアルデータとして、入
出力バッファ５２に供給される。さらに、８ビット分の
シリアルデータが入出力バッファ５２にラッチされた後
に、パラレルデータに変換されてデータバス６０にパラ
レルに送出される。コマンドデコーダ４４でデコードさ
れたコマンドデータは、表示タイミング発生回路４０の
動作コマンドとして用いられる他、表示データＲＡＭ３
０に接続されたページアドレス回路３４およびカラムア
ドレス回路３６のそれぞれのアドレス指定などに用いら
れる。
ことで、入出力バッファ５２にはコマンドデータが入力
される。このコマンドデータはシリアルデータとして入
出力バッファ５２に供給される。さらに、Ｎ＝８ビット
分のシリアルデータが入出力バッファ５２にラッチされ
た後に、パラレルデータに変換されてコマンドデコーダ
４４に供給される。同様に、データ識別端子に「１」が
入力されると、入出力バッファ５２には表示データが入
力される。この表示データもシリアルデータとして、入
出力バッファ５２に供給される。さらに、８ビット分の
シリアルデータが入出力バッファ５２にラッチされた後
に、パラレルデータに変換されてデータバス６０にパラ
レルに送出される。コマンドデコーダ４４でデコードさ
れたコマンドデータは、表示タイミング発生回路４０の
動作コマンドとして用いられる他、表示データＲＡＭ３
０に接続されたページアドレス回路３４およびカラムア
ドレス回路３６のそれぞれのアドレス指定などに用いら
れる。
【００１９】ここで、ページアドレス回路３４およびカ
ラムアドレス回路３６は、外部のＭＰＵ７０から表示デ
ータＲＡＭ３０にアクセスする場合にアドレス制御を行
なう。
ラムアドレス回路３６は、外部のＭＰＵ７０から表示デ
ータＲＡＭ３０にアクセスする場合にアドレス制御を行
なう。
【００２０】一方、データバス６０にラッチされたパラ
レルの表示データ（Ｎ＝８ビットデータ）は、表示デー
タＲＡＭ３０のＩ／Ｏバッファ回路３２を介して、コマ
ンドにより指定されたページ及びカラムの各アドレスに
従って、表示データＲＡＭ３０内の対応するメモリセル
の各々に書き込まれる。
レルの表示データ（Ｎ＝８ビットデータ）は、表示デー
タＲＡＭ３０のＩ／Ｏバッファ回路３２を介して、コマ
ンドにより指定されたページ及びカラムの各アドレスに
従って、表示データＲＡＭ３０内の対応するメモリセル
の各々に書き込まれる。
【００２１】表示タイミング発生回路４０には、クロッ
ク信号ＣＬ、極性反転化信号ＦＲおよび階調制御信号Ｇ
ＣＰなどが供給される。クロック信号ＣＬは、発振回路
４２からの出力と階調制御信号ＧＣＰとに基づいて、表
示タイミング発生回路４０にて生成することもできる。
表示タイミング発生回路４０は、液晶パネルでの表示駆
動に必要な各種タイミング信号を生成している。
ク信号ＣＬ、極性反転化信号ＦＲおよび階調制御信号Ｇ
ＣＰなどが供給される。クロック信号ＣＬは、発振回路
４２からの出力と階調制御信号ＧＣＰとに基づいて、表
示タイミング発生回路４０にて生成することもできる。
表示タイミング発生回路４０は、液晶パネルでの表示駆
動に必要な各種タイミング信号を生成している。
【００２２】ここで、クロック信号ＣＬは、液晶パネル
の表示クロックとなる信号である。極性反転化信号ＦＲ
は、液晶パネルの各画素に印加される電圧の極性を、所
定時間毎に変化させるための信号である。階調制御信号
ＧＣＰは、階調の濃淡のレベルを制御するための信号で
ある。
の表示クロックとなる信号である。極性反転化信号ＦＲ
は、液晶パネルの各画素に印加される電圧の極性を、所
定時間毎に変化させるための信号である。階調制御信号
ＧＣＰは、階調の濃淡のレベルを制御するための信号で
ある。
【００２３】ここで、図３には、液晶パネルの構成を簡
単に示してある。この液晶パネル２００には、コモン駆
動回路２０により駆動されるコモン電極Ｙ１〜Ｙｉ（ｉ
は自然数）、およびセグメント駆動回路２２により駆動
されるセグメント電極Ｘ１〜Ｘｊ（ｊは自然数）が配置
されている。また、この交点に対応して画素が形成され
ている。
単に示してある。この液晶パネル２００には、コモン駆
動回路２０により駆動されるコモン電極Ｙ１〜Ｙｉ（ｉ
は自然数）、およびセグメント駆動回路２２により駆動
されるセグメント電極Ｘ１〜Ｘｊ（ｊは自然数）が配置
されている。また、この交点に対応して画素が形成され
ている。
【００２４】表示データＲＡＭ３０には、計ｉ×ｊ個の
メモリ素子（メモリセル）を有しているが、そのメモリ
アドレス空間は、液晶パネル２００の表示アドレス空間
と一致していない。なお、本実施形態では、ＳＲＡＭ
（スタティック・ランダム・アクセスメモリ）をメモリ
セルに用いているが、ＤＲＡＭ（ダイナミック・ランダ
ム・アクセスメモリ）などの記憶装置を適用してもよ
い。
メモリ素子（メモリセル）を有しているが、そのメモリ
アドレス空間は、液晶パネル２００の表示アドレス空間
と一致していない。なお、本実施形態では、ＳＲＡＭ
（スタティック・ランダム・アクセスメモリ）をメモリ
セルに用いているが、ＤＲＡＭ（ダイナミック・ランダ
ム・アクセスメモリ）などの記憶装置を適用してもよ
い。
【００２５】（液晶表示パネルの表示空間とＲＡＭのア
ドレス空間）本実施の形態の表示駆動装置１０は、ＭＬ
Ｓ（Multi Line Selection）駆動により、液晶パネル２
００を駆動している。ここで、ＭＬＳ駆動とは、Ｌ（Ｌ
≧２）本のコモン電極（本実施形態ではＬ＝４本）を同
時に選択する駆動法である。即ち、従来の線順次駆動で
は、１フレーム期間内に１回しか選択期間がない。この
ため、１つの選択期間と次の選択期間との間の時間間隔
が１フレーム期間と長くなり、液晶での透過率が時間経
過と共に低下してしまい、コントラストが低下する。こ
れに対して、ＭＬＳ駆動法では、Ｌ本のコモン電極を同
時に駆動することで、１フレーム期間中にＬ回の選択期
間を設けることができる。このため、１つの選択期間と
次の選択期間との間の時間間隔が短くなり、液晶での透
過率の低下が抑えられ、コントラストが向上する。
ドレス空間）本実施の形態の表示駆動装置１０は、ＭＬ
Ｓ（Multi Line Selection）駆動により、液晶パネル２
００を駆動している。ここで、ＭＬＳ駆動とは、Ｌ（Ｌ
≧２）本のコモン電極（本実施形態ではＬ＝４本）を同
時に選択する駆動法である。即ち、従来の線順次駆動で
は、１フレーム期間内に１回しか選択期間がない。この
ため、１つの選択期間と次の選択期間との間の時間間隔
が１フレーム期間と長くなり、液晶での透過率が時間経
過と共に低下してしまい、コントラストが低下する。こ
れに対して、ＭＬＳ駆動法では、Ｌ本のコモン電極を同
時に駆動することで、１フレーム期間中にＬ回の選択期
間を設けることができる。このため、１つの選択期間と
次の選択期間との間の時間間隔が短くなり、液晶での透
過率の低下が抑えられ、コントラストが向上する。
【００２６】図４に、例えば１６０×１２０の画素を有
する液晶パネル２００の表示アドレス空間を示す。表示
アドレスＡ１〜Ａ１６０はコモン電極Ｙ１上の１６０個
の画素に対応し、他の表示アドレスに各コモン電極上の
１６０個の画素に対応している。
する液晶パネル２００の表示アドレス空間を示す。表示
アドレスＡ１〜Ａ１６０はコモン電極Ｙ１上の１６０個
の画素に対応し、他の表示アドレスに各コモン電極上の
１６０個の画素に対応している。
【００２７】４ライン同時選択のＭＬＳ駆動では、図４
のＫ１、Ｋ２に示すように、第１の選択期間ではコモン
電極Ｙ１〜Ｙ４が同時選択され、次の第２の選択期間で
は例えばコモン電極Ｙ５〜Ｙ８が同時選択される。以
下、選択期間毎に４つのコモン電極の番号をシフトさ
せ、コモン電極Ｙ１１７〜Ｙ１２０が選択された後に、
コモン電極Ｙ１まで戻って同様な動作を１フレーム期間
中にさらに３回繰り返される。なお、同時選択されるコ
モン電極の数Ｌ、コモン電極の組み合わせ、コモン電極
の選択の順番については、他に種々の変形実施が可能で
ある。
のＫ１、Ｋ２に示すように、第１の選択期間ではコモン
電極Ｙ１〜Ｙ４が同時選択され、次の第２の選択期間で
は例えばコモン電極Ｙ５〜Ｙ８が同時選択される。以
下、選択期間毎に４つのコモン電極の番号をシフトさ
せ、コモン電極Ｙ１１７〜Ｙ１２０が選択された後に、
コモン電極Ｙ１まで戻って同様な動作を１フレーム期間
中にさらに３回繰り返される。なお、同時選択されるコ
モン電極の数Ｌ、コモン電極の組み合わせ、コモン電極
の選択の順番については、他に種々の変形実施が可能で
ある。
【００２８】また、図５及び図６に、図４の表示アドレ
ス空間を有する液晶パネル２００内の表示データＲＡＭ
３０のメモリアドレス空間をそれぞれ示す。図５と図６
とは、同じメモリアドレス空間内に異なる階調表示のた
めの表示データが格納されることを示している。
ス空間を有する液晶パネル２００内の表示データＲＡＭ
３０のメモリアドレス空間をそれぞれ示す。図５と図６
とは、同じメモリアドレス空間内に異なる階調表示のた
めの表示データが格納されることを示している。
【００２９】図５は、液晶パネル２００の各画素を４階
調（１画素につき２ビット表示データ）で駆動する際の
表示データＲＡＭ３０のメモリアドレス空間を示してい
る。この場合、図４の表示アドレスＡ１に対応する表示
データは、図５の２ビット表示データ（上位ビットａ１
−１及び下位ビットａ１−２）である。そして、図５の
メモリアドレス空間の１ライン上の表示データ（ａ１−
１〜ｄ１６０−２）の各２つ（上位、下位ビットの組合
わせ）が、図４の４ライン上の各表示アドレスの２ビッ
トデータに対応している。よって、図５のメモリアドレ
ス空間の１ワードライン上の表示データ（ａ１−１〜ｄ
１６０−２）は、図４の表示アドレス空間のＫ１に示す
ように、第１の選択期間のみにて用いられる。換言すれ
ば、ＭＰＵより供給されるＮビットデータを、同時選択
されるＬ本のコモン電極と１本のセグメント電極との交
点のＬ個の画素の２A階調データとすると、Ａ＝Ｎ／Ｌ
が成立する。本実施例では、８（Ｎ＝８）ビットデータ
は、同時選択される４（Ｌ＝４）本のコモン電極と１本
のセングメント電極との交点の４個の画素の２2（２A＝
２8/4＝４）階調データとなる図６は、液晶パネル２０
０の各画素を２階調（１画素につき１ビット表示デー
タ）で駆動する際の表示データＲＡＭ３０のメモリアド
レス空間を示している。この場合、図４の表示アドレス
Ａ１に対応する表示データは、図６の１ビット表示デー
タａ１である。そして、図６のメモリアドレス空間の１
ライン上の表示データ（ａ１〜ｈ１６０）の各々が、図
４の８ライン上の各表示アドレスの１ビットデータに対
応している。よって、図６のメモリアドレス空間の１ワ
ードライン上の表示データ（ａ１〜ｈ１６０）は、図４
の表示アドレス空間のＫ１，Ｋ２に示すように、第１、
第２の選択期間の双方にて用いられる。換言すれば、Ｍ
ＰＵより供給されるＮビットデータを、ｎ×Ｌ本のコモ
ン電極と１本のセグメント電極との交点のｎ×Ｌ個の画
素の２B階調データとすると、Ｂ＝Ａ／ｎが成立する。
本実施例では、８（Ｎ＝８）ビットデータは、８個の画
素の２1（２B＝２2/2＝２）階調データとなる。
調（１画素につき２ビット表示データ）で駆動する際の
表示データＲＡＭ３０のメモリアドレス空間を示してい
る。この場合、図４の表示アドレスＡ１に対応する表示
データは、図５の２ビット表示データ（上位ビットａ１
−１及び下位ビットａ１−２）である。そして、図５の
メモリアドレス空間の１ライン上の表示データ（ａ１−
１〜ｄ１６０−２）の各２つ（上位、下位ビットの組合
わせ）が、図４の４ライン上の各表示アドレスの２ビッ
トデータに対応している。よって、図５のメモリアドレ
ス空間の１ワードライン上の表示データ（ａ１−１〜ｄ
１６０−２）は、図４の表示アドレス空間のＫ１に示す
ように、第１の選択期間のみにて用いられる。換言すれ
ば、ＭＰＵより供給されるＮビットデータを、同時選択
されるＬ本のコモン電極と１本のセグメント電極との交
点のＬ個の画素の２A階調データとすると、Ａ＝Ｎ／Ｌ
が成立する。本実施例では、８（Ｎ＝８）ビットデータ
は、同時選択される４（Ｌ＝４）本のコモン電極と１本
のセングメント電極との交点の４個の画素の２2（２A＝
２8/4＝４）階調データとなる図６は、液晶パネル２０
０の各画素を２階調（１画素につき１ビット表示デー
タ）で駆動する際の表示データＲＡＭ３０のメモリアド
レス空間を示している。この場合、図４の表示アドレス
Ａ１に対応する表示データは、図６の１ビット表示デー
タａ１である。そして、図６のメモリアドレス空間の１
ライン上の表示データ（ａ１〜ｈ１６０）の各々が、図
４の８ライン上の各表示アドレスの１ビットデータに対
応している。よって、図６のメモリアドレス空間の１ワ
ードライン上の表示データ（ａ１〜ｈ１６０）は、図４
の表示アドレス空間のＫ１，Ｋ２に示すように、第１、
第２の選択期間の双方にて用いられる。換言すれば、Ｍ
ＰＵより供給されるＮビットデータを、ｎ×Ｌ本のコモ
ン電極と１本のセグメント電極との交点のｎ×Ｌ個の画
素の２B階調データとすると、Ｂ＝Ａ／ｎが成立する。
本実施例では、８（Ｎ＝８）ビットデータは、８個の画
素の２1（２B＝２2/2＝２）階調データとなる。
【００３０】この表示データＲＡＭ３０に記憶された表
示データのうち、液晶パネル２００内の４本または８本
のコモン電極に対応するメモリセルの情報の各々は、Ｌ
ＣＤ表示アドレス回路３８の制御に基づいて、順次、表
示データラッチ回路２６に読み出される。この読み出し
は、例えば階調制御信号ＧＣＰに基づいて実施できる。
表示データラッチ回路２６には、図５及び図６に示すよ
うに、同時に読み出される８ビットデータをラッチする
ラッチ素子２６Ａを有する。この表示データは、表示タ
イミング発生回路４０から供給されるクロック信号ＣＬ
に基づいて、デコーダ２４に供給される。デコーダ２４
は、図５及び図６に示すように、ラッチ素子２６Ａにて
ラッチされた８ビット表示データのうちの４ビット表示
データをデコードする第１のサブデコーダ２４Ａと、他
の４ビット表示データをデコードする第２のサブデコー
ダ２６Ｂとを有する。デコーダ２４によりデコードされ
た表示データは、セグメント駆動回路２２にて、液晶パ
ネルの駆動に必要なレベルの電圧に変換され、セグメン
ト電極Ｘ１〜Ｘjの各々に供給される。これと対応し
て、コモン駆動回路２０により、順次、４本のコモン電
極が選択されていく。
示データのうち、液晶パネル２００内の４本または８本
のコモン電極に対応するメモリセルの情報の各々は、Ｌ
ＣＤ表示アドレス回路３８の制御に基づいて、順次、表
示データラッチ回路２６に読み出される。この読み出し
は、例えば階調制御信号ＧＣＰに基づいて実施できる。
表示データラッチ回路２６には、図５及び図６に示すよ
うに、同時に読み出される８ビットデータをラッチする
ラッチ素子２６Ａを有する。この表示データは、表示タ
イミング発生回路４０から供給されるクロック信号ＣＬ
に基づいて、デコーダ２４に供給される。デコーダ２４
は、図５及び図６に示すように、ラッチ素子２６Ａにて
ラッチされた８ビット表示データのうちの４ビット表示
データをデコードする第１のサブデコーダ２４Ａと、他
の４ビット表示データをデコードする第２のサブデコー
ダ２６Ｂとを有する。デコーダ２４によりデコードされ
た表示データは、セグメント駆動回路２２にて、液晶パ
ネルの駆動に必要なレベルの電圧に変換され、セグメン
ト電極Ｘ１〜Ｘjの各々に供給される。これと対応し
て、コモン駆動回路２０により、順次、４本のコモン電
極が選択されていく。
【００３１】（４階調表示モードでの動作について）本
実施形態において、表示駆動装置１０は、供給された表
示データや各種信号に基づいて、複数のコモン電極が１
水平走査期間（１選択期間）毎に選択されて駆動される
ＭＬＳ駆動がなされる。
実施形態において、表示駆動装置１０は、供給された表
示データや各種信号に基づいて、複数のコモン電極が１
水平走査期間（１選択期間）毎に選択されて駆動される
ＭＬＳ駆動がなされる。
【００３２】このＭＬＳ駆動に基づいた液晶装置におい
ては、１水平走査期間（１Ｈ）が表示データのビット数
に対応して分割され、複数の期間が生成される。例え
ば、２ A＝４階調表示を行なう場合には、Ａ＝２ビット
の表示データで全ての階調を表現できる。このとき、１
水平走査期間（１Ｈ）は２（Ａ＝２）分割される。な
お、２A＝８階調を表示する場合には、Ａ＝３ビットの
表示データで表現でき、１水平走査期間は３（Ａ＝３）
分割される。分割された各期間の時間幅（重み付け）を
調整することで、さらに詳細な階調調整を行う。
ては、１水平走査期間（１Ｈ）が表示データのビット数
に対応して分割され、複数の期間が生成される。例え
ば、２ A＝４階調表示を行なう場合には、Ａ＝２ビット
の表示データで全ての階調を表現できる。このとき、１
水平走査期間（１Ｈ）は２（Ａ＝２）分割される。な
お、２A＝８階調を表示する場合には、Ａ＝３ビットの
表示データで表現でき、１水平走査期間は３（Ａ＝３）
分割される。分割された各期間の時間幅（重み付け）を
調整することで、さらに詳細な階調調整を行う。
【００３３】以下に、４本のコモン電極を同時選択する
ＭＬＳ駆動の液晶装置において、４階調表示可能な表示
駆動装置の表示モードを切換えて、２階調表示可能な表
示駆動装置として利用する場合の動作を、図２のタイミ
ングチャートを用いて説明する。
ＭＬＳ駆動の液晶装置において、４階調表示可能な表示
駆動装置の表示モードを切換えて、２階調表示可能な表
示駆動装置として利用する場合の動作を、図２のタイミ
ングチャートを用いて説明する。
【００３４】図２（ａ）は、４階調表示を行なう表示モ
ード切換え前の表示駆動装置のタイミングチャートを示
している。このとき、図５に示すように、１画素に２ビ
ットの表示データが対応している。すなわち、表示デー
タＲＡＭ３０内に配置されたページアドレス［０］、カ
ラムアドレス［０］の８個のメモリセルの各々には、図
５に示すように、ＭＰＵ７０から、各２ビットで形成さ
れた４画素分の８ビット表示データ（ａ１−１，ｄ１−
２）が供給されることになる。
ード切換え前の表示駆動装置のタイミングチャートを示
している。このとき、図５に示すように、１画素に２ビ
ットの表示データが対応している。すなわち、表示デー
タＲＡＭ３０内に配置されたページアドレス［０］、カ
ラムアドレス［０］の８個のメモリセルの各々には、図
５に示すように、ＭＰＵ７０から、各２ビットで形成さ
れた４画素分の８ビット表示データ（ａ１−１，ｄ１−
２）が供給されることになる。
【００３５】表示データＲＡＭ３０に蓄積された１ワー
ドラインに対応した表示データは、時刻ｔ０において、
データ読み込み信号によって表示データラッチ回路２６
に読み出され、デコーダ２４にてデコードされる。な
お、データ読み込み信号と階調制御信号ＧＣＰが液晶装
置に供給されるタイミングは、共に時刻ｔ０に設定され
ているが、互いに異なるタイミングに設定してもよい。
ドラインに対応した表示データは、時刻ｔ０において、
データ読み込み信号によって表示データラッチ回路２６
に読み出され、デコーダ２４にてデコードされる。な
お、データ読み込み信号と階調制御信号ＧＣＰが液晶装
置に供給されるタイミングは、共に時刻ｔ０に設定され
ているが、互いに異なるタイミングに設定してもよい。
【００３６】４階調表示制御を行なうときは、クロック
信号ＣＬの立下りタイミングである時刻ｔ１から時刻ｔ
２までの期間である１水平走査期間（１Ｈ）を、階調制
御信号ＧＣＰによって例えば２：１に重み付けして分割
する。ここで、ｔ１〜ｔａ期間をＰ１期間、ｔａ〜ｔ２
期間をＰ２期間と定義する。Ｐ１期間では、例えば画素
Ａ１の上位ビットの階調値として、４画素の表示データ
の上位ビット（画素Ａ１，Ｂ１，Ｃ１，Ｄ１に対するデ
ータａ１−１，ｂ１−１，ｃ１−１，ｄ１−１）を用い
て、第１のサブデコーダ２４ＡにてＭＬＳ演算でデコー
ドされ、そのデコード値に応じた駆動電位が出力され
る。同様に、Ｐ２期間では、例えば画素Ａ１の下位ビッ
トの階調値として、４ラインの表示データの下位ビット
（画素Ａ１，Ｂ１，Ｃ１，Ｄ１に対するデータａ１−
２，ｂ１−２，ｃ１−２，ｄ１−２）を用いて、第２の
サブデコーダ２４ＢにてＭＬＳ演算でデコードされ、そ
のデコード値に応じた駆動電位を出力する。このように
１水平走査期間（１Ｈ）内に、表示データの上位ビット
および下位ビットのそれぞれについてＭＬＳ演算を行な
った駆動電位を生成し、それに基づいてセグメント駆動
回路２２にて駆動電位を選択して供給する。これによ
り、各画素に印加される実効値電圧が制御されて、階調
表示駆動が行なわれる。例えば、階調出力「３」では、
Ｐ１，Ｐ２期間共にオン電圧が印加され、逆に、階調出
力「０」では、Ｐ１，Ｐ２期間共にオン電圧は印加され
ない。なお、ノーマリーホワイトの液晶パネルでは、階
調出力「３」のときは、黒が認識されることになる。
信号ＣＬの立下りタイミングである時刻ｔ１から時刻ｔ
２までの期間である１水平走査期間（１Ｈ）を、階調制
御信号ＧＣＰによって例えば２：１に重み付けして分割
する。ここで、ｔ１〜ｔａ期間をＰ１期間、ｔａ〜ｔ２
期間をＰ２期間と定義する。Ｐ１期間では、例えば画素
Ａ１の上位ビットの階調値として、４画素の表示データ
の上位ビット（画素Ａ１，Ｂ１，Ｃ１，Ｄ１に対するデ
ータａ１−１，ｂ１−１，ｃ１−１，ｄ１−１）を用い
て、第１のサブデコーダ２４ＡにてＭＬＳ演算でデコー
ドされ、そのデコード値に応じた駆動電位が出力され
る。同様に、Ｐ２期間では、例えば画素Ａ１の下位ビッ
トの階調値として、４ラインの表示データの下位ビット
（画素Ａ１，Ｂ１，Ｃ１，Ｄ１に対するデータａ１−
２，ｂ１−２，ｃ１−２，ｄ１−２）を用いて、第２の
サブデコーダ２４ＢにてＭＬＳ演算でデコードされ、そ
のデコード値に応じた駆動電位を出力する。このように
１水平走査期間（１Ｈ）内に、表示データの上位ビット
および下位ビットのそれぞれについてＭＬＳ演算を行な
った駆動電位を生成し、それに基づいてセグメント駆動
回路２２にて駆動電位を選択して供給する。これによ
り、各画素に印加される実効値電圧が制御されて、階調
表示駆動が行なわれる。例えば、階調出力「３」では、
Ｐ１，Ｐ２期間共にオン電圧が印加され、逆に、階調出
力「０」では、Ｐ１，Ｐ２期間共にオン電圧は印加され
ない。なお、ノーマリーホワイトの液晶パネルでは、階
調出力「３」のときは、黒が認識されることになる。
【００３７】このように、液晶パネル内の４本のコモン
電極に対応する画素のそれぞれに、階調出力「０」〜
「３」のいずれかを示すための電圧が印加される。
電極に対応する画素のそれぞれに、階調出力「０」〜
「３」のいずれかを示すための電圧が印加される。
【００３８】なお、ここでは階調制御信号ＧＣＰによっ
て一水平走査期間を２：１の比率に重み付けを設定して
いるが、この比率は液晶パネルなどの階調表示状態に合
わせて、適宜設定可能である。
て一水平走査期間を２：１の比率に重み付けを設定して
いるが、この比率は液晶パネルなどの階調表示状態に合
わせて、適宜設定可能である。
【００３９】（２階調表示モードでの動作について）図
２（ｂ）は、２階調表示を行なう表示モード切換え後の
表示駆動装置のタイミングチャートを示している。この
とき、図６に示すように、１画素に１ビットの表示デー
タが対応している。すなわち、表示データＲＡＭ３０内
に配置されたページアドレス［０］、カラムアドレス
［０］の８個のメモリセルの各々には、図５に示すよう
に、ＭＰＵ７０から、各１ビットの８画素分の８ビット
表示データ（ａ１〜ｈ１）が供給されることになる。な
お、この２階調表示モードでも、外部のＭＰＵ７０から
はＭＰＵインターフェース５０を介して、４階調表示モ
ード時と同じビット数である８ビットを有する表示デー
タが、順次、表示データＲＡＭ３０に供給される。
２（ｂ）は、２階調表示を行なう表示モード切換え後の
表示駆動装置のタイミングチャートを示している。この
とき、図６に示すように、１画素に１ビットの表示デー
タが対応している。すなわち、表示データＲＡＭ３０内
に配置されたページアドレス［０］、カラムアドレス
［０］の８個のメモリセルの各々には、図５に示すよう
に、ＭＰＵ７０から、各１ビットの８画素分の８ビット
表示データ（ａ１〜ｈ１）が供給されることになる。な
お、この２階調表示モードでも、外部のＭＰＵ７０から
はＭＰＵインターフェース５０を介して、４階調表示モ
ード時と同じビット数である８ビットを有する表示デー
タが、順次、表示データＲＡＭ３０に供給される。
【００４０】４階調表示モードと同じく時刻ｔ０におい
て、ＬＣＤ表示アドレス回路３８によりアドレスが指定
されることによって、図６に示す１ワードライン上の表
示データ（ａ１〜ｈ１６０）が表示データＲＡＭ３０か
ら読み出され、表示データラッチ回路２６にラッチされ
る。
て、ＬＣＤ表示アドレス回路３８によりアドレスが指定
されることによって、図６に示す１ワードライン上の表
示データ（ａ１〜ｈ１６０）が表示データＲＡＭ３０か
ら読み出され、表示データラッチ回路２６にラッチされ
る。
【００４１】この１ビットで形成され２階調表示のため
の各表示データは、時刻ｔ０の読み出し信号に基づい
て、液晶パネル２００の２水平走査期間（８ライン駆動
分）に対応するデータが、表示データラッチ回路２６に
ラッチされ、デコーダ２４にてデコードされる。この
後、時刻ｔ１に供給されるクロック信号ＣＬに基づい
て、デコーダ２４の出力に基づく階調電位が、第１の選
択期間に亘ってセグメント駆動回路２２より出力され
る。ここで、デコーダ２４の第１のサブデコーダ２４Ａ
にて、第１の選択期間に同時選択されるコモン電極Ｙ１
〜Ｙ４に対応する表示データａ１〜ｄ１６０がデコード
されている。第１の選択期間では、この第１のサブデコ
ーダ２４Ａからのデコード値に基づいて、セグメント駆
動回路２２より階調電位が出力される。
の各表示データは、時刻ｔ０の読み出し信号に基づい
て、液晶パネル２００の２水平走査期間（８ライン駆動
分）に対応するデータが、表示データラッチ回路２６に
ラッチされ、デコーダ２４にてデコードされる。この
後、時刻ｔ１に供給されるクロック信号ＣＬに基づい
て、デコーダ２４の出力に基づく階調電位が、第１の選
択期間に亘ってセグメント駆動回路２２より出力され
る。ここで、デコーダ２４の第１のサブデコーダ２４Ａ
にて、第１の選択期間に同時選択されるコモン電極Ｙ１
〜Ｙ４に対応する表示データａ１〜ｄ１６０がデコード
されている。第１の選択期間では、この第１のサブデコ
ーダ２４Ａからのデコード値に基づいて、セグメント駆
動回路２２より階調電位が出力される。
【００４２】次のクロック信号ＣＬの出力タイミングで
ある時刻ｔ１１にて、第１の選択期間が終了し、第２の
選択期間が開始される。従って、この２階調表示モード
では、４階調表示モードと比較して、一水平走査期間
（一選択期間）の長さは半分となる。
ある時刻ｔ１１にて、第１の選択期間が終了し、第２の
選択期間が開始される。従って、この２階調表示モード
では、４階調表示モードと比較して、一水平走査期間
（一選択期間）の長さは半分となる。
【００４３】この時刻ｔ１１に供給されるクロック信号
ＣＬに基づいて、デコーダ２４の出力に基づく階調電位
が、第２の選択期間に亘ってセグメント駆動回路２２よ
り出力される。ここで、デコーダ２４の第２のサブデコ
ーダ２４Ｂにて、第２の選択期間に同時選択されるコモ
ン電極Ｙ５〜Ｙ８に対応する表示データｅ１〜ｈ１６０
がデコードされている。第２の選択期間では、この第２
のサブデコーダ２４Ｂからのデコード値に基づいて、セ
グメント駆動回路２２より階調電位が出力される。
ＣＬに基づいて、デコーダ２４の出力に基づく階調電位
が、第２の選択期間に亘ってセグメント駆動回路２２よ
り出力される。ここで、デコーダ２４の第２のサブデコ
ーダ２４Ｂにて、第２の選択期間に同時選択されるコモ
ン電極Ｙ５〜Ｙ８に対応する表示データｅ１〜ｈ１６０
がデコードされている。第２の選択期間では、この第２
のサブデコーダ２４Ｂからのデコード値に基づいて、セ
グメント駆動回路２２より階調電位が出力される。
【００４４】なお、表示モードを切換えて１ビットで２
階調を表示する場合には、１水平走査期間（１Ｈ）を階
調制御信号ＧＣＰで分割する必要がないため、階調制御
信号ＧＣＰは供給されていない。
階調を表示する場合には、１水平走査期間（１Ｈ）を階
調制御信号ＧＣＰで分割する必要がないため、階調制御
信号ＧＣＰは供給されていない。
【００４５】以下、第３の選択期間以降も、表示データ
が表示データラッチ回路２６に読み込まれる毎に、同様
な動作を行なう。
が表示データラッチ回路２６に読み込まれる毎に、同様
な動作を行なう。
【００４６】なお、２階調表示モードでは、４階調表示
モードのときに比べて、１フレームに必要な表示テー他
が半減するため、表示データＲＡＭ３０には２フレーム
分の表示データを記憶することができる。
モードのときに比べて、１フレームに必要な表示テー他
が半減するため、表示データＲＡＭ３０には２フレーム
分の表示データを記憶することができる。
【００４７】また、本実施形態では最大４階調を表示す
る表示駆動装置１０を２階調表示で利用する場合を示し
たが、階調数の切り換えについては他に変形実施が可能
である。
る表示駆動装置１０を２階調表示で利用する場合を示し
たが、階調数の切り換えについては他に変形実施が可能
である。
【００４８】（階調数に応じたタイミング信号の生成に
ついて）図７に、４階調表示モードと２階調表示モード
とに用いられる各種信号のタイミングを生成する信号生
成回路１００を示す。上述の実施形態では、例えば、表
示タイミング発生回路４０内に設けられた、この信号生
成回路１００によって各種信号が変更されている。
ついて）図７に、４階調表示モードと２階調表示モード
とに用いられる各種信号のタイミングを生成する信号生
成回路１００を示す。上述の実施形態では、例えば、表
示タイミング発生回路４０内に設けられた、この信号生
成回路１００によって各種信号が変更されている。
【００４９】信号生成回路１００は、分周器１０２、ス
イッチング素子１０４、１０６を有して構成されてい
る。
イッチング素子１０４、１０６を有して構成されてい
る。
【００５０】この信号生成回路１００では、４階調表示
モードでは、発振回路４２からの信号ＯＳＣ（図２
（ａ）のクロック信号ＣＬと同一周波数）を、スイッチ
ング素子１０２を介してノードＡ２に供給して、クロッ
ク信号ＣＬを生成している。また、１水平走査期間内の
階調制御位置を決める階調制御信号ＧＣＰは、４階調表
示モードでは、図２（ａ）に示すように一水平走査期間
ＩＨを例えば２：１に分割する時刻で生成されている。
この階調制御信号ＧＣＰは、スイッチング素子１０４を
介して、ノードＡ１にそのまま供給される。よって、４
階調表示モードにあっては、ノードＡ１，Ａ２の信号を
それぞれ階調制御信号ＧＣＰ、クロック信号ＣＬとして
用いれば良い。
モードでは、発振回路４２からの信号ＯＳＣ（図２
（ａ）のクロック信号ＣＬと同一周波数）を、スイッチ
ング素子１０２を介してノードＡ２に供給して、クロッ
ク信号ＣＬを生成している。また、１水平走査期間内の
階調制御位置を決める階調制御信号ＧＣＰは、４階調表
示モードでは、図２（ａ）に示すように一水平走査期間
ＩＨを例えば２：１に分割する時刻で生成されている。
この階調制御信号ＧＣＰは、スイッチング素子１０４を
介して、ノードＡ１にそのまま供給される。よって、４
階調表示モードにあっては、ノードＡ１，Ａ２の信号を
それぞれ階調制御信号ＧＣＰ、クロック信号ＣＬとして
用いれば良い。
【００５１】２階調表示モードでは、信号φによって、
スイッチング素子１０２、１０４がともに、４階調表示
モードとは異なる状態に切換わる。スイッチ１０４は、
接地電位を選択するので、ノードＡ１からの階調制御信
号ＧＣＰは、図２（ｂ）に示すように発生しない。な
お、この２階調表示モードでは、４階調表示モードと同
様に、階調制御信号ＧＣＰを、表示データＲＡＭ３０か
らのデータ読み出しタイミング信号として用いることが
できる。一方、発振回路４２からの信号ＯＳＣは分周器
１０６に入力され、図２（ｂ）に示すクロック信号ＣＬ
が生成される。このクロック信号ＣＬは、スイッチング
素子１０２を介してノードＡ２にそのまま出力される。
スイッチング素子１０２、１０４がともに、４階調表示
モードとは異なる状態に切換わる。スイッチ１０４は、
接地電位を選択するので、ノードＡ１からの階調制御信
号ＧＣＰは、図２（ｂ）に示すように発生しない。な
お、この２階調表示モードでは、４階調表示モードと同
様に、階調制御信号ＧＣＰを、表示データＲＡＭ３０か
らのデータ読み出しタイミング信号として用いることが
できる。一方、発振回路４２からの信号ＯＳＣは分周器
１０６に入力され、図２（ｂ）に示すクロック信号ＣＬ
が生成される。このクロック信号ＣＬは、スイッチング
素子１０２を介してノードＡ２にそのまま出力される。
【００５２】このように信号生成回路１００を構成し、
各種信号を変更することで、階調切換え制御が容易に行
なえるようになる。
各種信号を変更することで、階調切換え制御が容易に行
なえるようになる。
【００５３】以上のように動作させることで、単一の表
示駆動装置での汎用性が高まるとともに、下位の階調表
示で液晶パネルに出力した場合、表示駆動装置内に設け
られた表示データＲＡＭのメモリ空間をより広く利用す
ることができるようになる。結果として、表示データＲ
ＡＭ内により多くの表示データを記憶することができる
ようになり、裏画面を多く持つことで、液晶パネルのス
クロール表示がより円滑に行なわれるようにするなどの
制御ができるようになる。
示駆動装置での汎用性が高まるとともに、下位の階調表
示で液晶パネルに出力した場合、表示駆動装置内に設け
られた表示データＲＡＭのメモリ空間をより広く利用す
ることができるようになる。結果として、表示データＲ
ＡＭ内により多くの表示データを記憶することができる
ようになり、裏画面を多く持つことで、液晶パネルのス
クロール表示がより円滑に行なわれるようにするなどの
制御ができるようになる。
【００５４】なお、階調表示モードの切換えは次のよう
に実施できる。その一つは、ＩＣである表示駆動装置１
０の内部または外部端子として、モード切換え端子を設
けることである。切換え端子を内部端子とした場合に
は、ＩＣメーカがそのＩＣの製造工程途中にて、切換え
端子への接続状態を決定して、いずれか一つのモードを
選択するようにすればよい。切換え端子を外部端子とし
た場合には、液晶装置メーカが、表示駆動装置１０の外
部切換え端子への接続状態を決定して、いずれか一つの
モードを選択できる。
に実施できる。その一つは、ＩＣである表示駆動装置１
０の内部または外部端子として、モード切換え端子を設
けることである。切換え端子を内部端子とした場合に
は、ＩＣメーカがそのＩＣの製造工程途中にて、切換え
端子への接続状態を決定して、いずれか一つのモードを
選択するようにすればよい。切換え端子を外部端子とし
た場合には、液晶装置メーカが、表示駆動装置１０の外
部切換え端子への接続状態を決定して、いずれか一つの
モードを選択できる。
【００５５】他の一つは、ＭＰＵインターフェース回路
５０または入出力バッファ５２など、データを外部より
入力するインターフェースを介して、いずれか一つのモ
ードを選択するモード選択信号を、外部より入力させる
ものである。このようにすると、一つの表示パネルにて
複数の階調表示モードでの表示駆動が選択的に可能とな
る。
５０または入出力バッファ５２など、データを外部より
入力するインターフェースを介して、いずれか一つのモ
ードを選択するモード選択信号を、外部より入力させる
ものである。このようにすると、一つの表示パネルにて
複数の階調表示モードでの表示駆動が選択的に可能とな
る。
【００５６】なお、本発明は上述した実施の形態に限定
されるものでなく、本発明の要旨の範囲内で種々の変形
実施が可能である。
されるものでなく、本発明の要旨の範囲内で種々の変形
実施が可能である。
【００５７】また、本発明に係る表示駆動装置は必ずし
も液晶表示に用いられるものに限らず、他の種々の方式
の表示装置に適用できる。
も液晶表示に用いられるものに限らず、他の種々の方式
の表示装置に適用できる。
【００５８】また本発明は、例えば、携帯電話、ゲーム
機器、電子手帳、パーソナルコンピュータ、ワードプロ
セッサ、テレビ、カーナビゲーション装置など各種の電
子機器に適用することができる。
機器、電子手帳、パーソナルコンピュータ、ワードプロ
セッサ、テレビ、カーナビゲーション装置など各種の電
子機器に適用することができる。
【図１】本発明の実施形態に係る表示駆動装置を搭載し
た液晶装置の全体構成図である。
た液晶装置の全体構成図である。
【図２】（ａ）は４階調表示時モードの動作を説明する
タイミングチャートであり、（ｂ）は２階調表示モード
の動作を説明するタイミングチャートである。
タイミングチャートであり、（ｂ）は２階調表示モード
の動作を説明するタイミングチャートである。
【図３】本実施形態に係る表示駆動装置の動作を説明す
るための液晶パネルである。
るための液晶パネルである。
【図４】図３に示す液晶パネルの表示メモリ空間を示す
概略説明図である。
概略説明図である。
【図５】図１に示す表示データＲＡＭのメモリアドレス
空間に４階調表示モード用の２ビット画素データを格納
した状態を示す概略説明図である。
空間に４階調表示モード用の２ビット画素データを格納
した状態を示す概略説明図である。
【図６】図１に示す表示データＲＡＭのメモリアドレス
空間に２階調表示モード用の１ビット画素データを格納
した状態を示す概略説明図である。
空間に２階調表示モード用の１ビット画素データを格納
した状態を示す概略説明図である。
【図７】本実施形態に係る信号生成回路を示す図であ
る。
る。
１０ 表示駆動装置 ２０ コモン駆動回路 ２２ セグメント駆動回路 ２４ デコーダ ２４Ａ 第１のサブデコーダ ２４Ｂ 第２のサブデコーダ ２６ 表示データラッチ回路 ２６Ａ ラッチ素子 ３０ 表示データＲＡＭ ３２ Ｉ／Ｏバッファ回路 ３４ ページアドレス回路 ３６ カラムアドレス回路 ３８ ＬＣＤ表示アドレス回路 ４０ 表示タイミング発生回路 ４２ 発振回路 ４４ コマンドデコーダ ５０ ＭＰＵインターフェース ５２ 入出力バッファ ６０ バスライン ７０ ＭＰＵ １００ 信号生成回路 １０２ 分周器 １０４ ＯＲ回路 １０６，１０８ スイッチング素子 １１０，１１２，１２０，１２２，１２４ ライン ２００ 液晶パネル Ｎ データビット数 Ｌ 同時選択数
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｃ ６４１Ｅ Ｆターム(参考） 2H093 NA51 NC15 NC26 NC50 5C006 AA14 AA16 AC02 AC23 AF42 AF44 AF72 BB12 BC03 BC12 BF04 BF16 BF23 BF24 BF26 EB04 FA16 FA56 5C080 AA10 BB05 DD28 EE29 FF09 JJ02 JJ04
Claims (7)
- 【請求項１】 複数のコモン電極および複数のセグメン
ト電極の各々の交点にそれぞれ形成される複数の画素を
有し、前記複数の画素の各々に印加される電圧によって
各画素の電気光学材料の配列状態が制御される表示部
を、Ｌ（Ｌ≧２）本のコモン電極を順次同時に選択しな
がら駆動する表示駆動装置において、 Ｌ本のコモン電極を同時に選択する走査信号を前記複数
のコモン電極の各々に供給するコモン電極駆動手段と、 データ信号を前記複数のセグメント電極の各々に供給す
るセグメント電極駆動手段と、 前記複数のセグメント電極の各１本毎にそれぞれＮビッ
トの表示データが同時に読み出される記憶手段と、 前記記憶手段から同時に読み出されたＮビットの表示デ
ータを、所定ビット毎に分割してデコードする複数のサ
ブデコーダを有し、前記複数のサブデコーダから前記各
１本のセグメント電極に印加される電圧を出力するデコ
ーダと、 を有し、 前記記憶手段に記憶されたＮビットの表示データが、各
１本の前記セグメント電極上のＬ個の各画素の２A（Ａ
＝Ｎ／Ｌ≧２）階調データである第１のモードでは、一
水平走査期間内をＡ個に分割した期間の各々にて、前記
複数のサブデコーダからの選ばれた一つのサブデコーダ
の出力電圧を出力し、 前記記憶手段に記憶されたＮビットの表示データが、ｎ
（ｎ≧２）×Ｌ個の各画素の２B（１≦Ｂ＝Ａ／ｎ）階
調データである第２のモードでは、ｎ個の一水平走査期
間の各々にて、前記複数のサブデコーダからの選ばれた
一つのサブデコーダの出力電圧を出力することを特徴と
する表示駆動装置。 - 【請求項２】 請求項１において、 前記第１のモードおよび前記第２のモードの一方を選択
する端子を有することを特徴とする表示駆動装置。 - 【請求項３】 請求項１において、 前記表示データを外部より入力するインターフェース回
路を有し、前記第１のモードおよび前記第２のモードの
一方を選択するモード選択信号が前記インターフェース
回路を介して入力されることを特徴とする表示駆動装
置。 - 【請求項４】 請求項１乃至３のいずれかにおいて、 前記第１のモードは、前記Ｎビットの表示データを、各
１本の前記セグメント電極上のＬ個の各画素の２階調デ
ータとしたことを特徴とする表示駆動装置。 - 【請求項５】 請求項４において、 前記第２のモードは、前記Ｎビットの表示データが、２
Ｌ個の各画素の４階調データであることを特徴とする表
示駆動装置。 - 【請求項６】 請求項１乃至５のいずれかに記載の表示
駆動装置を有することを特徴とする電気光学装置。 - 【請求項７】 請求項６に記載の電気光学装置を有する
ことを特徴とする電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000344852A JP3632589B2 (ja) | 2000-11-13 | 2000-11-13 | 表示駆動装置およびにそれを用いた電気光学装置並びに電子機器 |
| US10/005,494 US7084866B2 (en) | 2000-11-13 | 2001-11-06 | Display driver apparatus, and electro-optical device and electronic equipment using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000344852A JP3632589B2 (ja) | 2000-11-13 | 2000-11-13 | 表示駆動装置およびにそれを用いた電気光学装置並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002149131A true JP2002149131A (ja) | 2002-05-24 |
| JP3632589B2 JP3632589B2 (ja) | 2005-03-23 |
Family
ID=18818988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000344852A Expired - Lifetime JP3632589B2 (ja) | 2000-11-13 | 2000-11-13 | 表示駆動装置およびにそれを用いた電気光学装置並びに電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7084866B2 (ja) |
| JP (1) | JP3632589B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009192981A (ja) * | 2008-02-18 | 2009-08-27 | Pioneer Electronic Corp | 表示制御装置および表示制御方法 |
| US8378948B2 (en) | 2006-11-09 | 2013-02-19 | Samsung Display Co., Ltd. | Driving circuit and organic light emitting diode display device including the same |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1659563A1 (en) * | 2004-11-23 | 2006-05-24 | Dialog Semiconductor GmbH | Driving circuit for liquid crystal displays with relative brightness adjustment |
| CN100443964C (zh) * | 2005-12-16 | 2008-12-17 | 群康科技(深圳)有限公司 | 液晶显示面板及其显示方法 |
| US20080046047A1 (en) * | 2006-08-21 | 2008-02-21 | Daniel Jacobs | Hot and cold therapy device |
| KR100836437B1 (ko) * | 2006-11-09 | 2008-06-09 | 삼성에스디아이 주식회사 | 데이터구동부 및 그를 이용한 유기전계발광표시장치 |
| US20080238947A1 (en) * | 2007-03-27 | 2008-10-02 | Keahey T Alan | System and method for non-linear magnification of images |
| JP2009238323A (ja) * | 2008-03-27 | 2009-10-15 | Fujitsu Microelectronics Ltd | 半導体記憶装置、画像処理システムおよび画像処理方法 |
| JP2011137929A (ja) * | 2009-12-28 | 2011-07-14 | Seiko Epson Corp | 電気光学装置の駆動方法、電気光学装置の駆動装置、電気光学装置及び電子機器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3582082B2 (ja) * | 1992-07-07 | 2004-10-27 | セイコーエプソン株式会社 | マトリクス型表示装置，マトリクス型表示制御装置及びマトリクス型表示駆動装置 |
| US5576737A (en) * | 1993-12-22 | 1996-11-19 | Seiko Epson Corporation | Liquid crystal drive device, liquid crystal display device, and liquid crystal drive method |
| KR100344861B1 (ko) * | 1994-08-23 | 2002-11-23 | 아사히 가라스 가부시키가이샤 | 액정 디스플레이 장치의 구동 방법 |
| KR970076456A (ko) * | 1996-05-15 | 1997-12-12 | 엄길용 | 펄스 폭 변조를 이용한 다중 라인 선택 전압 인가 방식의 큰휨 네마틱 액정 표시기(stn-lcd) 구동 회로 |
| JPH10133172A (ja) * | 1996-10-30 | 1998-05-22 | Sharp Corp | 単純マトリクス型表示装置の駆動回路 |
| JPH11149278A (ja) * | 1997-11-18 | 1999-06-02 | Seiko Epson Corp | 液晶駆動装置及び信号電極駆動回路 |
| US6538629B1 (en) | 1998-07-03 | 2003-03-25 | Seiko Epson Corporation | Liquid crystal driver unit, liquid crystal driving method, and liquid crystal display device |
-
2000
- 2000-11-13 JP JP2000344852A patent/JP3632589B2/ja not_active Expired - Lifetime
-
2001
- 2001-11-06 US US10/005,494 patent/US7084866B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8378948B2 (en) | 2006-11-09 | 2013-02-19 | Samsung Display Co., Ltd. | Driving circuit and organic light emitting diode display device including the same |
| JP2009192981A (ja) * | 2008-02-18 | 2009-08-27 | Pioneer Electronic Corp | 表示制御装置および表示制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020107588A1 (en) | 2002-08-08 |
| JP3632589B2 (ja) | 2005-03-23 |
| US7084866B2 (en) | 2006-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3648742B2 (ja) | 表示装置及び電子機器 | |
| JP3538841B2 (ja) | 表示装置及び電子機器 | |
| KR100699067B1 (ko) | 표시메모리회로를 구비한 표시컨트롤러 | |
| US7292235B2 (en) | Controller driver and display apparatus using the same | |
| US20060262059A1 (en) | Drive circuit for display apparatus and driving method | |
| JP2002244622A (ja) | 液晶駆動回路および液晶表示装置 | |
| TWI431601B (zh) | And a semiconductor integrated circuit for display control | |
| US20050270254A1 (en) | Control circuit of display device, display device and electronic appliance having the same, and driving method of the same | |
| JP2008181133A (ja) | 表示装置及びその駆動方法 | |
| US9542721B2 (en) | Display control device and data processing system | |
| JP3632589B2 (ja) | 表示駆動装置およびにそれを用いた電気光学装置並びに電子機器 | |
| JP2005189447A (ja) | 表示装置用の駆動回路 | |
| JP4003397B2 (ja) | 液晶駆動装置、液晶駆動方法及び液晶表示装置 | |
| JP3883817B2 (ja) | 表示装置 | |
| JPH07175445A (ja) | メモリ内蔵液晶ドライバと液晶ディスプレイ | |
| JP2003195828A (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
| US6239775B1 (en) | Driving circuit of plasma display panel | |
| US6937223B2 (en) | Driver having a storage device, electro-optical device using the driver, and electronic apparatus | |
| JP3539385B2 (ja) | 表示装置および電子機器 | |
| JP3539386B2 (ja) | 表示装置および電子機器 | |
| JP3453987B2 (ja) | 液晶表示装置の駆動方法、液晶表示装置及び電子機器 | |
| JP3539387B2 (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
| JP2501462B2 (ja) | 液晶階調表示を行なう装置 | |
| JPH09244594A (ja) | 液晶表示駆動回路 | |
| JP2003195821A (ja) | 映像データの伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3632589 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |