JPH05297827A

JPH05297827A - 液晶表示装置

Info

Publication number: JPH05297827A
Application number: JP9765092A
Authority: JP
Inventors: Hiroyuki Nitta; 博幸新田; 宏之 ▲真▼野; Hiroyuki Mano; Tsutomu Furuhashi; 勉古橋; Toshio Futami; 利男二見
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-04-17
Filing date: 1992-04-17
Publication date: 1993-11-12

Abstract

(57)【要約】【目的】本発明の目的は、１ライン前の表示データ入力
表示データが一致するとき、信号駆動ドライバの表示デ
ータ取り込み動作を停止し、信号駆動ドライバの消費電
力を低減することにある。【構成】１ライン分の記憶容量のメモリを２個と、該メ
モリを制御するメモリ制御手段と、入力表示データと１
ライン前の表示データを比較する比較手段と、信号駆動
ドライバの表示データ取り込み動作を停止する制御手段
を設ける。これにより、１ライン前の表示データと入力
表示データが一致するとき、信号駆動ドライバの表示デ
ータ取り込み動作を停止し、信号駆動ドライバの消費電
力を低減することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はパソコン、ワークステー
ション等の表示データを液晶パネルに表示させるのに好
適な液晶表示装置に関する。

【０００２】

【従来の技術】パソコン、ワークステーション等の表示
データを液晶パネルに表示する従来の液晶表示装置で
は、株式会社日立製作所半導体事業部発行の日立ＬＣＤ
ドライバＬＳＩデータブックｐ６６１，６６２に記載さ
れている信号駆動ドライバＨＤ６６３１０を用いた構成
と動作となっている。以下図２、図３、図４を用いて、
水平解像度がＲ、Ｇ、Ｂの各画素につき６４０画素、垂
直解像度が４８０ラインの液晶パネルを前記信号駆動ド
ライバを用いて駆動する場合の構成と動作について説明
する。

【０００３】図２は、従来の液晶表示装置の構成図で、
１０１はパソコンやワークステーション等からの表示デ
ータであり、画像情報を常に転送している。１０２は表
示データ１０１に同期した同期信号であり、その内訳は
ドットクロック、水平同期信号、垂直同期信号である。
２１０はドライバ制御信号生成手段、２３０は液晶パネ
ルに表示電圧を印加する信号駆動ドライバ２００を複数
個用いて構成した信号駆動ドライバ群、２３１は垂直ラ
インを順次走査する走査駆動回路、２３２は液晶パネル
である。液晶パネル２３２の水平解像度はＲ、Ｇ、Ｂ各
６４０画素あるので合計１９２０画素あることになる。
かつ、信号駆動ドライバ２００に用いるＨＤ６６３１０
は出力が１６０本であるから（１９２０÷１６０＝）１
２個必要となる。また、信号駆動ドライバ２００はイネ
ーブル信号入力ＥＩＯ１とイネーブル信号出力ＥＩＯ２
をカスケード接続している。イネーブル入力信号ＥＩＯ
１はロウレベルアクティブで、イネーブル信号出力ＥＩ
Ｏ２は１６０画素分の表示データを取り込むとハイレベ
ルからロウレベルへ変化する。ドライバ制御信号生成手
段２１０の内の２２０は信号駆動ドライバのインタフェ
イスに適合するように表示データ１０１を変換するデー
タ変換回路、２０３は変換後のドライバ用表示データ、
２２１は同期信号１０２のうちドットクロックを分周し
て信号駆動ドライバ２００の表示データ取り込み用クロ
ック２１１を生成する分周回路、２２２は同期信号１０
２のうち水平同期信号を遅延して１水平ライン分の表示
データラッチクロック２０４と垂直方向の最上位ライン
を選択するイネーブル信号２０５を生成する遅延回路で
ある。

【０００４】図３は従来技術による信号駆動ドライバ２
００の表示データと同期信号のタイミングを示す図であ
る。

【０００５】図４は信号駆動ドライバＨＤ６６３１０の
構成図で入力表示データ２０３は各画素階調データ３ビ
ットの４画素パラレル入力で、１６０画素分の液晶駆動
電圧を出力できる信号線２０１を有する。４０２は表示
データを順次ラッチするクロックを生成するラッチアド
レスカウンタ、４０２は表示データを順次ラッチしシフ
トするシフト回路、４０３は順次ラッチした表示データ
の１６０画素分をラッチするラッチ回路、４０４はラッ
チした表示データをデコードし液晶印加電圧を選択する
信号を生成するレベルシフタ回路、４０５は液晶印加電
圧４０６を選択し出力する液晶駆動回路である。

【０００６】次に、本従来技術での液晶表示装置のドラ
イバ制御、及び表示動作について説明する。図３に示す
ように、表示データが有効な期間に信号駆動ドライバの
表示データ取り込みクロック２１１をドライバ制御信号
生成手段２１０で生成する。そして、図２に示すよう
に、信号駆動ドライバ群２３０の左端の信号駆動ドライ
バ２００−１は、イネーブル信号入力ＥＩＯ１をロウレ
ベルに接続し、表示データ取り込みクロック２１１の立
ち下がりで表示データを取り込み、１６０画素表示デー
タを取り込むとイネーブル出力信号ＥＩＯ２がハイレベ
ルからロウレベルに変化し次段の信号駆動ドライバ２０
０−２をイネーブルにする。以後同様にして左側のドラ
イバから順次１６０画素ずつ表示データを取り込んで行
き１ライン分の表示データを取り込んだところで１ライ
ン分の表示データを同時に表示データラッチクロック２
０４でラッチ回路４０３にラッチし液晶パネルに表示電
圧を印加し、走査駆動回路２３１で選択された１ライン
を表示する。走査駆動回路２３１は水平同期信号でシフ
トした走査信号を生成し線順次垂直走査を行う。

【０００７】次に、信号駆動ドライバ２００の内部動作
について詳しく説明する。信号駆動ドライバ２００の内
部構成は図４に示すようになっており、ラッチアドレス
カウンタ４０１は表示データ取り込みクロック２１１の
立ち下がりをカウントしてシフトラッチ回路４０２のラ
ッチ信号を発生する。表示データ取り込みクロック２１
１は入力部で信号駆動ドライバのイネーブル信号入力Ｅ
ＩＯ１でマスクすることができ、表示データ取り込みク
ロック２１１を４０回カウントする、つまり１６０画素
分の表示データを取り込むと停止状態となり、ＥＩＯ２
信号がロウレベルとなる。そして、シフトラッチ回路４
０２は４画素毎４０段に分割されており、ラッチアドレ
スカウンタ４０１からのラッチ信号で４画素同時に表示
データを取り込む。また、ラッチ回路４０３は１６０画
素分のラッチ回路で構成されており、シフトラッチ回路
４０２からの表示データを表示データラッチクロック２
０４でラッチし１ライン時間データを保持する。レベル
シフタ回路４０４はラッチ回路４０３の表示データをデ
コードし、液晶表示電圧のセレクト信号を生成し、液晶
駆動回路４０５が８電圧レベルの内１レベルを選択出力
する。

【０００８】以上述べたように、液晶の表示動作は信号
駆動ドライバへの表示データのラッチ動作の繰り返しで
あり、信号駆動ドライバ２００のラッチ回路４０３に保
持されている表示データを表示している。そして、信号
駆動ドライバ２００のラッチ回路４０３には各ドライバ
合わせて１ライン分の表示データを保持しており、毎ラ
イン、表示データが変化しなくてもデータの書き込みを
行っている。

【０００９】

【発明が解決しようとする課題】例えば、パソコンの表
示画面でプロンプトだけを画面最上部に表示する場合、
プロンプトより下のラインでは背景のみが表示されてお
り、各ラインの表示データは同じである。上記従来技術
では、このように表示データが前ラインと現ラインで同
じであっても、信号駆動ドライバに毎ライン表示データ
が書き込まれているため、ライン毎に表示データが変化
しない場合でも表示データを取り込む動作を繰り返すの
で信号駆動ドライバの消費電力が小さくならない問題点
があった。

【００１０】本発明の目的は、ライン毎の表示データに
変化が少ないとき、信号駆動ドライバの消費電力を小さ
くすることにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、液晶表示装置の中に、液晶表示データ及び制御信号
を生成する制御手段に、１水平ライン分の表示データ容
量の記憶容量を有する記憶手段を２つ設け、前記各記憶
手段に入力する表示データを順に書き込む手段と、各記
憶手段に記憶した表示データを読み出す手段とを設け、
前記２つの記憶手段の一方が、１水平ラインの表示デー
タの書き込み動作を行う時、他方の記憶手段が１ライン
前の表示データの読みだし動作を行うように制御する制
御手段と２つの記憶手段から読み出されるデータバスを
切り換える切り換え手段とを設け、入力する表示データ
と前記２つの記憶手段の一方から読み出す１ライン前の
表示データとを比較する比較手段と比較結果を記憶する
記憶手段とを設け、信号駆動ドライバの表示データ取り
込み動作を停止する制御手段設ける。また、前記比較手
段として、Ｍ個の信号駆動ドライバのどの表示データで
あるかを判別する手段と比較結果を記憶する記憶手段と
を設け、信号駆動ドライバ別に表示データ取り込み動作
を停止する制御手段を設ける。また、前記信号駆動ドラ
イバの表示データ取り込み動作を停止する制御手段とし
て、信号駆動ドライバの表示データ取り込みクロックを
制御する手段を設ける。また、前記信号駆動ドライバの
表示データ取り込み動作を停止する制御手段として、信
号駆動ドライバの表示データ取り込みイネーブル信号を
制御する手段を設ける。

【００１２】

【作用】上記手段によれば、前ラインの表示データと現
ラインの表示データが一致する場合、信号駆動ドライバ
の表示データ取り込み動作を停止させることができる。
また、信号駆動ドライバ別で前ラインの表示データと現
ラインの表示データを比較し、一致する場合、その信号
駆動ドライバの表示データ取り込み動作を停止させるこ
とができる。

【００１３】このため信号駆動ドライバの消費電力を低
減することができる。

【００１４】

【実施例】本発明の第１の実施例を図１、図５、図６、
図７により説明する。図１は、本実施例のドライバ制御
手段１１０のブロック図で、１２０ａ、１２０ｂはそれ
ぞれ１ライン分の容量を持つラインメモリで、１２３は
前記ラインメモリを制御するメモリ制御手段、１２２
ａ、１２２ｂは制御信号、１２４はラインメモリ１２０
ａ、１２０ｂのリードデータ１２１ａ、１２１ｂを選択
するセレクタ、１２６は表示データの比較器、１２７は
比較器１２６の比較結果を保持するラッチ回路である。
また、１２８は表示データを信号駆動ドライバのインタ
フェイスに適合したドライバ用表示データ１０３に変換
するデータ変換回路、１２９は同期信号１０２のうちド
ットクロックから信号駆動ドライバ表示データ取り込み
用クロック１１１を生成する分周回路、１３０は同期信
号１０２のうち水平同期信号と垂直同期信号から１水平
ライン分の表示データラッチクロック１０４と垂直方向
の最上位ラインを選択するイネーブル信号１０５を生成
する遅延回路である。１３１はクロック１１１をマスク
するＡＮＤ回路である。

【００１５】図５は本実施例の構成図である。

【００１６】図６は図１のドライバ制御手段に記載した
メモリ１２０ａ、１２０ｂのリード、ライトタイミング
を示す図である。

【００１７】図７は信号駆動ドライバの表示データと同
期信号のタイミングを示す図である。

【００１８】次に本実施例の動作について説明する。図
１に示す表示データ１０１を１ライン毎にラインメモリ
１２０ａ、１２０ｂに交互に書き込む。図７に、そのリ
ード、ライトタイミングを示す。まず、図１のメモリ制
御手段１２３は、同期信号１０２よりメモリ制御信号１
２２ａ、１２２ｂを生成し、最初の１水平期間で１ライ
ン目の表示データ１０１をラインメモリ１２０ａに書き
込み、同時にセレクタ１２４で選択したラインメモリ１
２０ｂから読み出す１ライン前の表示データ１２５と比
較器１２６で比較し、前ラインの表示データ１２５と現
ライン（１ライン目）の表示データ１０１が一致するか
どうか判定し、判定結果をラッチ回路１２７に保持す
る。次の１水平期間で２ライン目の表示データ１０１を
ラインメモリ１２０ｂに書き込み、同時にセレクタ１２
４で選択したラインメモリ２０ａから読みだす１ライン
前の１ライン目の表示データ１２５と比較器１２６で比
較し、前ライン（１ライン目）の表示データ１２５と現
ライン（２ライン目）の表示データ１０１が一致するか
どうか判定し、判定結果をラッチ回路１２７に保持す
る。以後同様の動作を行い、前ラインの表示データと現
ラインの表示データが一致するか順次判定を行う。そし
てデータ変換回路１２８でドライバ用表示データ１０３
に変換し、入力表示データ１０１より１水平期間遅れて
出力される。また、表示同期信号は同期信号１０２から
遅延回路１３０で１水平ライン分の表示データラッチク
ロック１０４、イネーブル信号１０５を生成する。そし
て、表示データ取り込みクロック１１１は分周回路１２
９で生成され、ラッチ回路１２７の比較結果によりＡＮ
Ｄ回路１３１でマスクされる。つまり、前ラインの表示
データと現ラインの表示データが一致している場合は、
表示データ取り込みクロック１１１をマスクし、前ライ
ンの表示データと現ラインの表示データが一致していな
い場合は表示データ取り込みクロック１１１を出力す
る。そして、図７に示すタイミングのように表示データ
取り込みクロック１１１がマスクされた場合、信号駆動
ドライバは図４に示すラッチアドレスカウンタ４０１と
シフト回路４０２が動作せず、シフト回路４０２に保持
されている現ラインと同じ表示データが、表示データラ
ッチクロック１０４でラッチされ、走査駆動回路２３１
で選択されたラインに表示データが印加される。また、
表示データ取り込みクロック１１１がマスクされずに出
力された場合は、現ラインの表示データが信号駆動ドラ
イバに取り込まれ、走査駆動回路２３１で選択されたラ
インに現ラインの表示データが印加される。同様に、１
フレーム分線順次走査駆動を繰返し、液晶パネルを表示
する。

【００１９】次に、本発明の第２の実施例について図
８、図９、図１０、図１１を用いて説明する。図８は本
実施例のドライバ制御手段８１０のブロック図で、１２
９は同期信号１０２のうちドットクロックから信号駆動
ドライバ表示データ取り込み用クロック８１１を生成す
る分周回路、８２０は表示データラッチクロック１０
４、イネーブル信号１０５とドライバイネーブル信号８
１２を生成する遅延回路である。

【００２０】図９は本実施例の構成図である。

【００２１】図１０、図１１は信号駆動ドライバの表示
データと同期信号のタイミングを示す図である。

【００２２】次に本実施例の動作について説明する。本
実施例のメモリのリード、ライトタイミングは、第１の
実施例と同様であり、前ラインの表示データと現ライン
の表示データが一致するかどうか比較器１２６で順次判
定を行いその結果をラッチ回路１２７に保持する。そし
て、同様にデータ変換回路１２８でドライバ用表示デー
タ１０３に変換し、入力表示データ１０１より１水平期
間遅れて出力され、表示同期信号は同期信号１０２から
遅延回路８２０で表示データラッチクロック１０４、イ
ネーブル信号１０５を生成する。そして、表示データ取
り込みクロック８１１は分周回路１２９で生成され、ド
ライバイネーブル信号８１２は遅延回路８２０で生成す
る。このドライバイネーブル信号８１２はラッチ回路１
２７の比較結果によりＡＮＤ回路８３０でマスクされ
る。つまり、図１１に示すように前ラインの表示データ
と現ラインの表示データが一致している場合は、ドライ
バイネーブル信号８１２をマスクし、図１０に示すよう
に前ラインの表示データと現ラインの表示データが一致
していない場合はドライバイネーブル信号８１２を出力
する。また、ドライバイネーブル信号８１２は信号駆動
ドライバ群２３０の左端のドライバ番号１のイネーブル
入力ＥＩＯ１に接続する。そして、信号駆動ドライバ群
２３０は、イネーブル信号をドライバ番号１から順に１
２までカスケードに接続しているためドライバ番号１の
ドライバが１６０画素表示データを取り込んでイネーブ
ル出力ＥＩＯ２をロウレベルに変化させなければ次段以
降のドライバはイネーブルにならない。

【００２３】そのため、ドライバイネーブル信号８１２
がマスクされた場合、信号駆動ドライバは、第１の実施
例と同様に、図４に示すラッチアドレスカウンタ４０１
とシフト回路４０２が動作せず、シフト回路４０２に保
持されている現ラインと同じ表示データが、表示データ
ラッチクロック１０４でラッチされ、走査駆動回路２３
１で選択されたラインに表示データが印加される。ま
た、ドライバイネーブル信号８１２がマスクされずに出
力された場合は、現ラインの表示データが信号駆動ドラ
イバに取り込まれ、走査駆動回路２３１で選択されたラ
インに現ラインの表示データが印加される。そして同様
に、１フレーム分線順次走査駆動を繰返し、液晶パネル
を表示する。

【００２４】次に、本発明の第３の実施例について図１
２、図１３、図１４を用いて説明する。図１２は本実施
例のドライバ制御手段１２１０のブロック図で、１２９
は同期信号１０２のうちドットクロックから信号駆動ド
ライバ表示データ取り込み用クロック１２１１を生成す
る分周回路、１２２０は表示データをどの信号駆動ドラ
イバで駆動するか検出するドライバ位置カウンタで、１
２２１はドライバ位置カウンタ１２２１のデータをデコ
ードするデコーダ、１２２２は比較器１２６の結果とド
ライバ位置を保持するラッチ回路である。また、１２１
２〜１２１７は６個の信号駆動ドライバへのドライバイ
ネーブル信号である。

【００２５】図１３は本実施例の構成図である。

【００２６】図１４は信号駆動ドライバの表示データと
同期信号のタイミングを示す図である。

【００２７】次に本実施例の動作について説明する。本
実施例のメモリのリード、ライトタイミングは、第１の
実施例と同様であり、前ラインの表示データと現ライン
の表示データが一致するかどうか比較器１２６で順次判
定を行い、その結果とドライバ位置カウンタ１２２０の
データをデコードした信号から、どの信号駆動ドライバ
が駆動する表示データが変化したかを検出し、その結果
をラッチ回路１２２２に保持する。そして、同様にデー
タ変換回路１２８でドライバ用表示データ１０３に変換
し、入力表示データ１０１より１水平期間遅れて出力さ
れ、表示同期信号は同期信号１０２から遅延回路１３０
で表示データラッチクロック１０４、イネーブル信号１
０５を生成し、表示データ取り込みクロック１２１１は
分周回路１２９で生成する。

【００２８】そして、ドライバイネーブル信号１２１２
〜１２１７は６個の信号駆動ドライバにそれぞれ接続
し、ラッチ回路１２２２の比較結果によりＡＮＤ回路１
２３０〜１２３５でマスクされる。つまり、図１４に示
すように前ラインの表示データと現ラインの表示データ
が一致している信号駆動ドライバに対しては、ドライバ
イネーブル信号をマスクし、前ラインの表示データと現
ラインの表示データが一致していない信号駆動ドライバ
に対してはドライバイネーブル信号を出力する。図１４
は、信号駆動ドライバのドライバ番号２が駆動する表示
データのみがが変化した場合の例である。

【００２９】そして、第１、第２の実施例と同様に、ド
ライバイネーブル信号がマスクされた場合、信号駆動ド
ライバは図４に示すラッチアドレスカウンタ４０１とシ
フト回路４０２が動作せず、シフト回路４０２に保持さ
れている現ラインと同じ表示データが、表示データラッ
チクロック１０４でラッチされ、走査駆動回路２３１で
選択されたラインに表示データが印加される。また、ド
ライバイネーブル信号８１２がマスクされずに出力され
た場合は、現ラインの表示データが信号駆動ドライバに
取り込まれ、走査駆動回路２３１で選択されたラインに
現ラインの表示データが印加される。そして同様に、１
フレーム分線順次走査駆動を繰返し、液晶パネルを表示
する。

【００３０】以上述べた、第１、第２の実施例では、１
ラインの表示データが前ラインに対して変化しない場
合、信号駆動ドライバの表示データ取り込み動作を停止
することができ、信号駆動ドライバの消費電力を低減す
ることができる。

【００３１】また、第３の実施例では、前ラインに対し
て表示データが変化した信号駆動ドライバのみ表示デー
タ取り込み動作を行い、それ以外の信号駆動ドライバは
表示データ取り込み動作を停止することができ、信号駆
動ドライバの消費電力を低減することができる。

【００３２】

【発明の効果】本発明によれば、１ラインの表示データ
が前ラインに対して変化しない場合、信号駆動ドライバ
の表示データ取り込み動作を停止することができ、信号
駆動ドライバの消費電力を低減することができる。

【００３３】また、前ラインに対して表示データが変化
した信号駆動ドライバのみ表示データ取り込み動作を行
い、それ以外の信号駆動ドライバは表示データ取り込み
動作を停止することができるため、信号駆動ドライバの
消費電力を低減することができる。

【図面の簡単な説明】

【図１】第１の実施例のドライバ制御手段のブロック図
である。

【図２】従来技術のシステム構成図である。

【図３】従来技術のドライバ動作タイミングを示す図で
ある。

【図４】ドライバの内部構成図である。

【図５】第１の実施例ののシステム構成図である。

【図６】メモリのリード、ライトタイミングを示す図で
ある。

【図７】第１の実施例ののドライバ動作タイミングを示
す図である。

【図８】第２の実施例のドライバ制御手段のブロック図
である。

【図９】第２の実施例ののシステム構成図である。

【図１０】第２の実施例ののドライバ動作タイミングを
示す図である。

【図１１】第２の実施例ののドライバ動作タイミングを
示す図である。

【図１２】第３の実施例のドライバ制御手段のブロック
図である。

【図１３】第３の実施例ののシステム構成図である。

【図１４】第３の実施例ののドライバ動作タイミングを
示す図である。

【符号の説明】

１０１，１０３，１２１ａ，１２１ｂ，１２５，２０３
…表示データ、１０２，１０４，１０５，１１１，８１１，８１２，１
２１１…同期信号、１２１２，１２１３，１２１４，１２１５，１２１６，
１２１７、８１２…ドライバイネーブル信号、１２０ａ，１２０ｂ…メモリ、１２３…メモリ制御手段、１２４…セレクタ、１２６…比較器、１２７…ラッチ回路、２３０…信号駆動ドライバ群、２３１…走査駆動回路、２３２…液晶パネル、４０１…ラッチアドレスカウンタ、４０２…シフト回路、４０３…ラッチ回路、４０４…レベルシフタ回路、４０５…液晶駆動回路、４０６…液晶印加電圧。

───────────────────────────────────────────────────── フロントページの続き (72)発明者古橋勉神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マイクロエレクトロニクス機器開発研究所内 (72)発明者二見利男千葉県茂原市早野3300番地株式会社日立製作所茂原工場内

Claims

【特許請求の範囲】

【請求項１】表示データと同期信号を入力して、液晶用
駆動用の液晶表示データ及び制御信号を生成する制御手
段と１ライン分の液晶表示データを順次入力し、液晶駆
動用電圧に変換して出力する信号駆動ドライバをＭ個
（Ｍは１以上の整数）で構成し、各表示画素部をスイッ
チング素子と液晶とで構成するアクティブマトリックス
タイプの液晶パネルとから成る液晶表示装置において、
前記液晶表示データ及び制御信号を生成する制御手段
に、１水平ライン分の表示データ容量の記憶容量を有す
る記憶手段を２つ設け、前記各記憶手段に入力する表示
データを順に書き込む手段と、各記憶手段に記憶した表
示データを読み出す手段とを設け、前記２つの記憶手段
の一方が、１水平ラインの表示データの書き込み動作を
行う時、他方の記憶手段が１ライン前の表示データの読
みだし動作を行うように制御する制御手段と２つの記憶
手段から読み出されるデータバスを切り換える切り換え
手段とを設け、入力する表示データと前記２つの記憶手
段の一方から読み出す１ライン前の表示データとを比較
する比較手段と比較結果を記憶する記憶手段とを設け、
信号駆動ドライバの表示データ取り込み動作を停止する
制御手段設け、信号駆動ドライバの表示データ取り込み
動作を停止する制御を可能としたことを特徴とする液晶
表示装置。
【請求項２】請求項１において、比較手段として、Ｍ個
の信号駆動ドライバのどの表示データであるかを判別す
る手段と比較結果を記憶する記憶手段とを設け、信号駆
動ドライバ別に表示データ取り込み動作を停止する制御
手段を設け、信号駆動ドライバ別に表示データ取り込み
動作を停止する制御を可能としたことを特徴とする液晶
表示装置。
【請求項３】請求項１において、信号駆動ドライバの表
示データ取り込み動作を停止する制御手段として、信号
駆動ドライバの表示データ取り込みクロックを制御する
手段を設け、信号駆動ドライバの表示データ取り込み動
作を停止する制御を可能としたことを特徴とする液晶表
示装置。
【請求項４】請求項１において、信号駆動ドライバの表
示データ取り込み動作を停止する制御手段として、信号
駆動ドライバの表示データ取り込みイネーブル信号を制
御する手段を設け、信号駆動ドライバの表示データ取り
込み動作を停止する制御を可能としたことを特徴とする
液晶表示装置。
【請求項５】請求項２において、信号駆動ドライバの表
示データ取り込み動作を停止する制御手段として、信号
駆動ドライバの表示データ取り込みイネーブル信号を制
御する手段を設け、信号駆動ドライバの表示データ取り
込み動作を停止する制御を可能としたことを特徴とする
液晶表示装置。