KR100897163B1 - 데이터 전송 방법 및 이를 이용한 액정표시장치 - Google Patents

데이터 전송 방법 및 이를 이용한 액정표시장치 Download PDF

Info

Publication number
KR100897163B1
KR100897163B1 KR1020070121989A KR20070121989A KR100897163B1 KR 100897163 B1 KR100897163 B1 KR 100897163B1 KR 1020070121989 A KR1020070121989 A KR 1020070121989A KR 20070121989 A KR20070121989 A KR 20070121989A KR 100897163 B1 KR100897163 B1 KR 100897163B1
Authority
KR
South Korea
Prior art keywords
data
line data
current line
bits
mode
Prior art date
Application number
KR1020070121989A
Other languages
English (en)
Inventor
조창훈
김현철
홍진철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070121989A priority Critical patent/KR100897163B1/ko
Application granted granted Critical
Publication of KR100897163B1 publication Critical patent/KR100897163B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

데이터 전송 방법 및 이를 이용한 액정표시장치가 개시된다.
데이터 전송 방법은, 현재 라인 데이터의 전체 비트와 이전 라인 데이터의 전체 비트 사이에서 전이된 총 개수를 바탕으로 인코딩 여부를 결정하고, 인코딩 여부에 따라 현재 라인 데이터를 인코딩하며, 현재 라인 데이터와 모드신호를 포함하는 데이터 정보를 전송한다.
따라서, 본 발명은 효율적으로 데이터의 전이를 줄여, 소비 전류와 EMI를 최소화할 수 있다.
데이터, 전송, 액정표시장치, 인코딩, 전이, EMI

Description

데이터 전송 방법 및 이를 이용한 액정표시장치{Data transmission method and liquid crystal display device using the same}
본 발명은 데이터 전송에 관한 것으로, 특히 효율적인 데이터 전송 방법 및 이를 이용한 액정표시장치에 관한 것이다.
평판표시장치는 액정표시장치(liquid crystal display device), 전계방출 표시장치(field emission display device), 플라즈마 디스플레이 장치(plasma display device) 및 유기 전계발광 표시장치(organic elector-luminescent display device)를 포함한다.
액정표시장치는 박형, 경량 및 대형 패널의 장점을 가지고 있어 널리 각광받고 있다. 예를 들어, 액정표시장치는 네비게이션, 모니터, 텔레비전, 모바일폰 등에 적용될 수 있다.
액정표시장치는 타이밍 콘트롤러, 드라이버 및 액정 패널을 포함한다. 타이밍 콘트롤러는 영상을 표시하기 위한 데이터와 드라이버를 구동하기 위한 제어신호를 생성하고, 드라이버는 타이밍 콘트롤러의 제어신호에 따라 데이터를 액정 패널로 공급한다. 액정 패널은 드라이버에서 공급된 데이터에 따른 영상을 표시한다.
타이밍 콘트롤러는 제어신호와 데이터를 드라이버로 전송한다. 데이터는 'O' 또는 '1'을 포함하는 이진 디지털 신호로 전송된다.
액정 패널의 각 화소에 표시할 데이터는 서로 상이한 값을 가지므로, 데이터는 지속적으로 '0'에서 '1로 또는 '1'에서 '0'으로 변경되어 전송될 수 있다.
이를 위해, 타이밍 콘트롤러는 각 데이터를 지속적으로 '0'에서 '1'로 또는 '1'에서 '0'으로 전이(transition)시키게 된다.
이와 같이, 데이터 전이(data transition)이 지속적으로 발생됨에 따라 타이밍 콘트롤러에서의 소비 전류가 증가되는 문제가 있다.
또한, 데이터 전이의 지속적인 발생에 따라, EMI(electromagnetic interference)가 증가하여 다른 전자적인 신호에 영향을 주어 오동작이 발생되는 문제가 있다.
본 발명은 라인 단위로 인코딩 여부를 판별하여 선택적으로 인코딩을 수행함으로써, 효율적인 데이터 전송을 수행하고 데이터 전이 개수를 줄여 소비전류와 EMI를 최소화할 수 있는 데이터 전송 방법 및 이를 이용한 액정표시장치를 제공함에 그 목적이 있다.
본 발명의 제1 실시예에 따르면, 데이터 전송 방법은, 현재 라인 데이터의 전체 비트와 이전 라인 데이터의 전체 비트 사이에서 전이된 총 개수를 바탕으로 인코딩 여부를 결정하는 단계; 상기 인코딩 여부에 따라 상기 이전 라인 데이터를 바탕으로 상기 현재 라인 데이터를 인코딩하는 단계; 및 상기 현재 라인 데이터와 상기 인코딩 여부에 따라 결정된 모드신호를 포함하는 데이터 정보를 전송하는 단계를 포함한다.
본 발명의 제2 실시예에 따르면, 액정표시장치는, 제어 신호를 생성하고, 현재 라인 데이터의 전체 비트와 이전 라인 데이터의전체 비트 사이에서 전이된 총 개수를 바탕으로 인코딩 여부를 결정하고, 상기 인코딩 여부에 따라 상기 이전 라인 데이터를 바탕으로 상기 현재 라인 데이터를 인코딩하며, 상기 현재 라인 데이터와 상기 인코딩 여부에 따라 결정된 모드신호를 포함하는 데이터 정보를 전송하는 타이밍 콘트롤러; 상기 제어 신호에 응답하여 순차적으로 게이트 신호를 공급하는 게이트 드라이버; 상기 타이밍 콘트롤러에서 공급된 상기 데이터 정보로부터 상기 모드신호와 상기 현재 라인 데이터를 추출하고, 상기 모드신호에 따라 이전 라인 데이터로부터 상기 현재 라인 데이터를 디코딩하며, 상기 제어 신호에 따라 상기 현재 라인 데이터를 처리하는 데이터 드라이버; 및 상기 게이트 드라이버에서 공급된 게이트 신호에 따라 상기 데이터 드라이버에서 처리된 현재 라인 데이터를 표시하는 액정 패널을 포함한다.
따라서, 본 발명은 라인 데이터별로 현재 라인 데이터의 전체 비트와 이전 라인 데이터의 전체 비트 사이에서 전이된 총 개수를 바탕으로 인코딩 여부를 결정하고, 그에 따라 인코딩을 수행함으로써, 데이터 전이 개수를 줄여 소비전류와 EMI를 최소화하여 비용을 절감하고 EMI로 인한 데이터 오동작을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 도시한 블록도이고, 도 2는 도 1의 타이밍 콘트롤러를 도시한 블록도이며, 도 3은 도 1의 데이터 드라이버를 도시한 블록도이다.
도 1을 참조하면, 액정표시장치는 액정 패널(60), 게이트 드라이버(30), 데이터 드라이버(40) 및 타이밍 콘트롤러(10)를 포함한다.
상기 액정 패널(60)은 제1 기판, 제2 기판 및 제1 및 제2 기판 사이에 게재된 액정층을 포함한다.
상기 제1 기판은 다수의 게이트라인들과 다수의 데이터라인들이 교차하여 배치된다. 각 게이트라인과 각 데이터라인의 교차에 의해 매트릭스 형태의 화소가 정의된다. 게이트라인과 데이터라인의 교차부에 박막트랜지스터가 배치된다. 박막트랜지스터에는 화소전극이 연결되도록 배치된다.
상기 제2 기판은 각 화소에 대응되도록 다수의 컬러필터들을 포함하는 컬러필터층이 배치된다. 각 컬러필터 사이에는 광을 차단하는 블랙 매트릭스가 배치된다.
공통전극은 상기 제1 기판 또는 상기 제2 기판에 배치될 수 있다. 예를 들어, 공통전극은 상기 제2 기판의 상기 컬러필터층과 상기 블랙 매트릭스의 전면에 배치될 수 있다. 이러한 구조를 TN 모드(twisted nematic mode)라 한다. 공통전극은 상기 제1 기판의 화소전극과 함께 각 화소에 배치될 수 있다. 이러한 구조를 IPS 모드(in plane switching mode)라 한다.
액정층은 전계에 의해 변위될 수 있는 액정 분자들을 포함한다.
상기 게이트 드라이버(30)는 상기 액정 패널(60)의 상기 게이트라인들로 공급하기 위한 게이트신호를 순차적으로 생성한다. 상기 게이트 드라이버(30)는 상기 타이밍 콘트롤러(10)에서 공급된 제1 제어신호에 의해 구동된다. 즉, 상기 제1 제어신호에 응답하여 순차적으로 게이트신호가 생성되고, 생성된 게이트신호들은 순차적으로 상기 액정 패널(60)의 상기 게이트라인들로 공급된다.
상기 데이터 드라이버(40)는 상기 액정 패널(60)의 상기 데이터라인들로 데이터, 즉 아날로그 데이터 전압을 공급한다. 상기 데이터 드라이버(40)는 상기 타이밍 콘트롤러(10)에서 공급된 제2 제어신호에 의해 구동된다. 즉, 상기 제2 제어신호에 따라 상기 타이밍 콘트롤러(10)에서 공급된 데이터, 즉 디지털 데이터 신호가 아날로그 데이터 전압으로 변환되고, 상기 변화된 아날로그 데이터 전압이 상기 액정 패널(60)의 상기 데이터라인들로 공급된다.
본 실시예에서, 상기 타이밍 콘트롤러(10)와 상기 데이터 드라이버(40) 사이에는 데이터 전송 방식이 설정될 수 있다. 상기 데이터 전송 방식에는 TTL(transistor-transistor logic) 방식, LVDS(low voltage differential signal) 방식 및 미니(mini) LVDS 방식이 포함될 수 있다.
본 실시예는 데이터 전송시 데이터 전이를 억제하여 소비 전류와 EMI를 최소화할 수 있다.
상기 타이밍 콘트롤러(10)는 도 2에 도시된 바와 같이, 제어신호 생성 부(12), 데이터 정렬부(14), 라인 메모리(16), 비교부(18), 모드 판단부(20), 인코더(22), 모드신호 생성부(24) 및 데이터 전송부(26)를 포함할 수 있다.
각종 신호와 데이터가 외부, 예컨대 비디오 카드나 시스템으로부터 타이밍 콘트롤러(10)로 공급된다. 예를 들어, 각종 신호는 수직동기신호(Vsync), 수평동기신호(Hsync), 데이터클럭신호(Dclk), 데이터 이네이블 신호(EN)를 포함할 수 있다.
상기 제어신호 생성부(12)는 수직동기신호(Vsync), 수평동기신호(Hsync) 등을 이용하여 게이트 드라이버(30)를 구동하기 위한 제1 제어신호와 데이터 드라이버(40)를 구동하기 위한 제2 제어신호를 생성한다. 상기 제1 및 제2 제어신호들은 별도의 전송부를 통해 게이트 드라이버(30)나 데이터 드라이버(40)로 공급될 수 있다. 또는 상기 제1 및 제2 제어신호들은 상기 데이터 전송부(26)를 통해 상기 게이트 드라이버(30)나 데이터 드라이버(40)로 공급될 수 있다.
상기 데이터 정렬부(14)는 외부에서 공급된 데이터를 정렬한 후, 1 라인분의 데이터를 비교부(18)와 라인 메모리(16)로 공급한다. 여기서, 1 라인분의 데이터는 상기 액정 패널(60)의 하나의 게이트라인 상에 정의된 각 화소에 공급하기 위한 데이터이다.
상기 라인 메모리(16)는 상기 데이터 정렬부(14)에서 공급된 1 라인분의 데이터를 일시 저장한 후, 상기 비교부(18)로 공급한다.
본 실시예에서, 상기 데이터 정렬부(14)에서 직접 비교부(18)로 공급된 데이터를 현재 라인 데이터라 정의하고, 상기 데이터 정렬부(14)에서 상기 라인 메모리(16)를 경유한 후, 상기 비교부(18)로 공급된 데이터를 이전 라인 데이터라 정의 한다.
상기 비교부(18)는 상기 데이터 정렬부(14)에서 공급된 현재 라인 데이터의 전체 비트와 상기 라인 메모리(16)에서 공급된 이전 라인 데이터의 전체 비트를 비트 단위로 일대일로 비교한다. 상기 비교부(18)는 배타적 논리합 게이트(exclusive OR gate) 소자일 수 있다.
상기 비교부(18)는 현재 라인 데이터와 상기 이전 라인 데이터에서 각 비트들이 동일하지 않을 때 '1'을 출력하고, 동일할 때 '0'을 출력한다. 따라서, '1'이 발생한 것은 데이터 전이가 발생한 것을 의미하고, '0'이 발생한 것은 데이터 전이가 발생하지 않은 것을 의미한다. 그러므로, 비교부(18)의 출력 신호를 통해 현재 라인 데이터의 전체 비트와 이전 라인 데이터의 전체 비트 사이에서 전이된 총 개수가 산출될 수 있다.
상기 모드 판단부(20)는 상기 비교부(18)에서 비교된 출력 신호로부터 산출된 상기 전이된 총 개수를 바탕으로 모드를 결정한다. 즉, 상기 모드 판단부(20)는 상기 비교부(18)에서 비교된 출력 신호로부터 상기 전이된 총 개수를 산출하고, 상기 전이된 총 개수가 기준값 이상인지를 판단하고, 판단 결과에 따라 모드를 결정한다. 예를 들어, 상기 전이된 총 개수가 기준값 이하인 경우, 제1 모드(first mode)로 결정될 수 있다. 상기 전이된 총 개수가 기준값 이상인 경우, 제2 모드(second mode)로 결정될 수 있다. 상기 모드 판단부(20)에서 결정된 모드 정보는 모드신호 생성부(24)와 인코더(22)로 공급된다.
상기 제1 모드는 현재 라인 데이터를 인코딩하지 않는 것을 의미하는 모드이고, 상기 제2 모드는 현재 라인 데이터를 인코딩하는 것을 의미하는 모드이다. 따 라서, 제1 모드로 결정되는 경우, 현재 라인 데이터는 인코딩되지 않게 되고, 제2 모드로 결정되는 경우, 현재 라인 데이터는 인코딩될 수 있다.
상기 기준값은 상기 전이된 총 개수가 현재 라인 데이터의 전체 비트의 개수의 40% 내지 60%의 범위에서 설정될 수 있다. 상기 기준값이 40% 이하으로 설정되는 경우, 데이터 전이가 많은 라인 데이터의 발생 가능성이 낮아지게 되어 소비 전력의 감소 효과가 증가되지만, 인코딩되는 라인 데이터가 많아지게 되어 데이터 처리 시간이 증가되는 문제가 발생한다. 반대로, 상기 기준값이 60% 이상으로 설정되는 경우, 인코딩되는 라인 데이터는 적어지게 되지만, 데이터 전이가 많은 라인 데이터가 빈번하게 발생되어 소비 전력의 감소 효과가 줄어들게 되는 문제가 있다.
상기 인코더(22)는 상기 데이터 정렬부(14)로부터 현재 라인 데이터를 공급받고, 상기 라인 메모리(16)로부터 이전 라인 데이터를 공급받는다. 상기 인코더(22)는 배타적 논리합 게이트(exclusive OR gate)일 수 있다. 상기 인코더(22)는 상기 모드 판단부(20)에서 공급된 모드 정보에 따라 인코딩이 수행될 수 있다. 예를 들어, 상기 모드 정보가 제1 모드인 경우, 상기 인코더(22)는 인코딩을 수행하지 않는다. 상기 모드 정보가 제2 모드인 경우, 상기 인코더(22)는 인코딩을 수행한다.
상기 모드 정보가 제2 모드인 경우, 상기 인코더(22)는 상기 라인 메모리(16)로부터 공급된 이전 라인 데이터를 바탕으로 상기 데이터 정렬부(14)에서 공급된 현재 라인 데이터를 인코딩한다.
예를 들어, 도 4에 도시된 바와 같이, 이전(N-1) 라인 데이터가 '10011101...001010101'이고, 현재(N) 라인 데이터가 '01101011...111010110'인 경우, 상기 인코더(22)는 이전(N-1) 라인 데이터와 현재(N) 라인 데이터를 배타적 논리합 연산을 수행하여 '11110110...110000011'을 출력한다.
상기 인코더(22)에 의해 인코딩된 현재 라인 데이터는 데이터 전송부(26)로 공급된다.
상기 모드신호 생성부(24)는 상기 모드 판단부(20)로부터 공급된 모드 정보를 바탕으로 모드신호를 생성한다. 예를 들어, 상기 모드 정보가 제1 모드인 경우, 상기 모드신호 생성부(24)는 '0'의 신호를 생성하여 상기 데이터 전송부(26)로 공급한다. 상기 모드 정보가 제2 모드인 경우, 상기 모드신호 생성부(24)는 '1'의 신호를 생성하여 상기 데이터 전송부(26)로 공급한다.
상기 데이터 전송부(26)는 상기 모드신호와 상기 인코더(22)에서 공급된 인코딩된 현재 라인 데이터를 기 설정된 데이터 전송 방식에 따라 전송한다. 데이터 전송 방식은 TTL 방식, LVDS 방식 및 미니(mini) LVDS 방식 중 어느 하나일 수 있다. 다시 말해, 상기 타이밍 콘트롤러(10)와 상기 데이터 드라이버(40) 사이에는 TTL 방식, LVDS 방식 및 미니 LVDS 방식 중 어느 하나의 데이터 전송 방식이 설정될 수 있다.
상기 타이밍 콘트롤러(10)는 제1 및 제2 제어신호와 데이터(인코딩된 또는 인코딩되지 않은 데이터 포함)를 포함하는 데이터 정보를 상기 데이터 드라이버(40)로 공급한다.
상기 타이밍 콘트롤러(10)는 이와 같이, 매 라인 데이터에 대해 인코딩을 하거나 인코딩을 하지 않은 채 라인 데이터를 전송한다.
상기 데이터 드라이버(40)는 도 3에 도시된 바와 같이, 데이터 수신부(42), 데이터 추출부(44), 모드 확인부(46), 디코더(48), 라인 메모리(50) 및 데이터 처리부(52)를 포함할 수 있다.
상기 데이터 수신부(42)는 상기 타이밍 콘틀로러(10)로부터 공급된 데이터 정보를 수신한 후 데이터 추출부(44)로 공급한다.
상기 데이터 추출부(44)는 상기 데이터 정보로부터 상기 제1 및 제2 제어신호, 모드신호 및 인코딩된 현재 라인 데이터를 각각 추출한다. 상기 제1 제어신호는 상기 게이트 드라이버(30)를 구동하기 위해 상기 게이트 드라이버(30)로 공급되고, 상기 제2 제어신호는 상기 데이터 드라이버(40)를 구동하기 위해 상기 데이터 처리부(52)로 공급된다. 상기 모드신호는 상기 모드 확인부(46)로 공급되고, 상기 인코딩된 현재 라인 데이터는 상기 디코더(48)로 공급된다.
상기 모드 확인부(46)는 상기 데이터 추출부로부터 공급된 모드신호를 바탕으로 디코딩 여부를 판단하여, 상기 디코더(48)에 디코딩 여부에 대한 제어 신호를 공급한다. 예들 들어, 상기 모드신호가 '0'인 경우, 상기 모드 확인부(46)는 '0'인 모드신호를 바탕으로 해당 라인 데이터가 인코딩이 되지 않은 것을 확인하고 해당 라인 데이터에 대해 디코딩을 수행하지 않도록 제어 신호, 예컨대 '0'인 신호를 디코더(48)로 공급한다. 상기 모드신호가 '1'인 경우, 상기 모드 확인부(46)는 '1'인 모드신호를 바탕으로 해당 라인 데이터가 인코딩된 것을 확인하고 해당 라인 데이터에 대해 디코딩을 수행하도록 제어 신호, 예컨대 '1'인 신호를 디코더(48)로 공급한다.
상기 디코더(48)는 상기 데이터 추출부(44)로부터 공급된 라인 데이터, 즉 인코딩된 현재 라인 데이터를 공급받고 라인 메모리(50)로부터 라인 데이터, 즉 이전 라인 데이터를 공급받는다. 상기 디코더(48)는 배타적 논리합 게이트(exclusive OR gate)일 수 있다.
상기 라인 메모리(50)는 상기 디코더(48)로부터 출력된 이전 라인 데이터를 공급받아 일시 저장한 후, 상기 디코더(48)로 공급한다. 상기 디코더(48)에서 출력된 이전 라인 데이터는 원래 인코딩된 이전 라인 데이터인 경우에는 상기 디코더(48)에 의해 디코딩되어 원래의 이전 라인 데이터로 복원되고, 원래 인코딩되지 않은 이전 라인 데이터인 경우에는 상기 디코더(48)에 의해 디코딩되지 않고 원래의 이전 라인 데이터로 복원된다. 즉, 이전 라인 데이터는 원래 인코딩이 되어 있는 경우 디코딩이 수행되어야 원래의 이전 라인 데이터로 복원되고, 원래 인코딩이 되어 있지 않은 경우 디코딩을 하지 않더라도 원래의 이전 라인 데이터로 복원될 수 있다. 이는 인코딩과 디코딩의 동작으로부터 용이하게 이해될 수 있다.
상기 디코더(48)는 상기 모드 확인부(46)에서 공급된 제어 신호에 따라 디코딩을 수행한다.
즉, 상기 제어 신호가 '0'인 경우, 상기 디코더(48)는 디코딩을 수행하지 않는다. 상기 제어신호가 '1인 경우, 상기 디코더(48)는 상기 라인 메모리(50)로부터 공급된 이전 라인 데이터를 바탕으로 상기 데이터 추출부(44)로부터 공급된 현재 라인 데이터를 인코딩한다.
예를 들어, 도 5에 도시된 바와 같이, 인코딩된 라인 데이터, 즉 상기 데이터 추출부(44)로부터 공급된 현재 라인 데이터가 '10011101...001010101'이고, 상기 라인 메모리(50)로부터 공급된 이전(N-1) 라인 데이터가 '10011101...001010101'인 경우, 상기 디코더(48)는 이전(N-1) 라인 데이터와 현재 라인 데이터를 배타적 논리합 연산을 수행하여 '01101011...111010110'을 출력한 다. 상기 디코더(48)에 의해 출력된 데이터는 상기 타이밍 콘트롤러(10)에서 인코딩되지 전의 원래의 현재 라인 데이터와 동일함을 알 수 있다. 따라서, 타이밍 콘트롤러(10)에서 인코딩된 라인 데이터는 상기 데이터 드라이버(40)에서 디코딩을 수행함으로써, 원래의 라인 데이터로 복원될 수 있다.
상기 디코더(48)에 의해 디코딩된 라인 데이터는 데이터 처리부(52)로 공급된다.
상기 데이터 처리부(52)는 상기 데이터 추출부(44)로부터 추출된 상기 제2 제어신호에 따라 데이터 처리되어 출력될 수 있다. 상기 데이터 처리부(52)는 이미 널리 알려져 있다. 즉, 상기 데이터 처리부(52)는 도시되지 않은 래치부, 디지털-아날로그 변환부 및 버퍼부를 포함할 수 있다.
따라서, 상기 디코더(48)에 의해 디코딩되거나 디코딩되지 않은 라인 데이터는 상기 래치부에 의해 래치되고, 상기 디지털-아날로그 변환부에 의해 아날로그 라인 데이터 전압으로 변환되며, 상기 버퍼부에 의해 일시 저장된 후, 상기 액정 패널(60)의 데이터라인들로 공급될 수 있다.
도 1은 본 발명의 실시예에 따른 액정표시장치를 도시한 블록도.
도 2는 도 1의 타이밍 콘트롤러를 도시한 블록도.
도 3은 도 1의 데이터 드라이버를 도시한 블록도.
도 4는 도 2의 타이밍 콘트롤러에서 인코딩을 수행하는 일 예시도.
도 5는 도 3의 데이터 드라이버에서 디코딩을 수행하는 일 예시도.
<도면의 주요 부분에 대한 부호의 설명>
10: 타이밍 콘트롤러 12: 제어신호 생성부
14: 데이터 정렬부 16: 라인 메모리
18: 비교부 20: 모드 판단부
22: 인코더 24: 모드신호 생성부
26: 데이터 전송부 30: 게이트 드라이버
40: 데이터 드라이버 42: 데이터 수신부
44: 데이터 추출부 46: 모드 확인부
48: 디코더 50: 라인 메모리
52: 데이터 처리부 60: 액정 패널

Claims (10)

  1. 현재 라인 데이터의 전체 비트와 이전 라인 데이터의 전체 비트 사이에서 전이된 총 개수를 바탕으로 인코딩 여부를 결정하는 단계;
    상기 인코딩 여부에 따라 상기 이전 라인 데이터를 바탕으로 상기 현재 라인 데이터를 인코딩하는 단계; 및
    상기 현재 라인 데이터와 상기 인코딩 여부에 따라 결정된 모드신호를 포함하는 데이터 정보를 전송하는 단계를 포함하는 것을 특징으로 하는 데이터 전송 방법.
  2. 제1항에 있어서, 상기 인코딩 여부를 결정하는 단계는,
    상기 현재 라인 데이터의 전체 비트와 상기 이전 라인 데이터의 전체 비트를 대응하는 비트 단위로 비교하는 단계;
    상기 비교 결과로부터 상기 전이된 총 개수를 산출하는 단계; 및
    상기 전이된 총 개수와 기준값을 비교하여 그 비교 결과에 따라 모드 정보를 결정하는 단계를 포함하는 것을 특징으로 하는 데이터 전송 방법.
  3. 제2항에 있어서, 상기 기준값은 상기 전이된 총 개수가 상기 현재 라인 데이터의 전체 비트 개수의 40% 내지 60%의 범위에서 설정되는 것을 특징으로 하는 데이터 전송 방법.
  4. 제2항에 있어서, 상기 비교하는 단계는,
    상기 현재 라인 데이터의 전체 비트와 상기 이전 라인 데이터의 전체 비트를 배타적 논리합 연산을 수행하는 단계를 포함하는 것을 특징으로 하는 데이터 전송 방법.
  5. 제2항에 있어서, 상기 모드 정보는 인코딩의 수행을 의미하는 제1 모드와 인코딩의 미수행을 의미하는 제2 모드를 포함하는 것을 특징으로 하는 데이터 전송 방법.
  6. 제2항에 있어서, 상기 인코딩하는 단계는,
    상기 현재 라인 데이터의 전체 비트와 상기 이전 라인 데이터의 전체 비트를 배타적 논리합 연산을 수행하는 단계를 포함하는 것을 특징으로 하는 데이터 전송 방법.
  7. 제2항에 있어서, 상기 모드신호는 상기 모드 정보를 바탕으로 생성되는 것을 특징으로 하는 데이터 전송 방법.
  8. 제1항에 있어서, 상기 데이터 정보로부터 상기 모드신호와 상기 현재 라인 데이터를 추출하는 단계; 및
    상기 모드신호에 따라 이전 라인 데이터로부터 상기 현재 라인 데이터를 디코딩하는 단계를 더 포함하는 것을 특징으로 하는 데이터 전송 방법.
  9. 제8항에 있어서, 상기 이전 라인 데이터는 상기 디코딩 단계에서 출력된 라인 데이터인 것을 특징으로 하는 데이터 전송 방법.
  10. 제어 신호를 생성하고, 현재 라인 데이터의 전체 비트와 이전 라인 데이터의 전체 비트 사이에서 전이된 총 개수를 바탕으로 인코딩 여부를 결정하고, 상기 인코딩 여부에 따라 상기 이전 라인 데이터를 바탕으로 상기 현재 라인 데이터를 인코딩하며, 상기 현재 라인 데이터와 상기 인코딩 여부에 따라 결정된 모드신호를 포함하는 데이터 정보를 전송하는 타이밍 콘트롤러;
    상기 제어 신호에 응답하여 순차적으로 게이트 신호를 공급하는 게이트 드라이버;
    상기 타이밍 콘트롤러에서 공급된 상기 데이터 정보로부터 상기 모드신호와 상기 현재 라인 데이터를 추출하고, 상기 모드신호에 따라 이전 라인 데이터로부터 상기 현재 라인 데이터를 디코딩하며, 상기 제어 신호에 따라 상기 현재 라인 데이터를 처리하는 데이터 드라이버; 및
    상기 게이트 드라이버에서 공급된 게이트 신호에 따라 상기 데이터 드라이버에서 처리된 현재 라인 데이터를 표시하는 액정 패널을 포함하는 것을 특징으로 하는 액정표시장치.
KR1020070121989A 2007-11-28 2007-11-28 데이터 전송 방법 및 이를 이용한 액정표시장치 KR100897163B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070121989A KR100897163B1 (ko) 2007-11-28 2007-11-28 데이터 전송 방법 및 이를 이용한 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070121989A KR100897163B1 (ko) 2007-11-28 2007-11-28 데이터 전송 방법 및 이를 이용한 액정표시장치

Publications (1)

Publication Number Publication Date
KR100897163B1 true KR100897163B1 (ko) 2009-05-14

Family

ID=40861970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070121989A KR100897163B1 (ko) 2007-11-28 2007-11-28 데이터 전송 방법 및 이를 이용한 액정표시장치

Country Status (1)

Country Link
KR (1) KR100897163B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437129B2 (en) 2014-01-29 2016-09-06 Samsung Electronics Co., Ltd. Display driving integrated circuit, display device, and method used to perform operation of display driving integrated circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297827A (ja) * 1992-04-17 1993-11-12 Hitachi Ltd 液晶表示装置
JPH09101766A (ja) * 1995-07-31 1997-04-15 Canon Inc 画像処理方法及び装置
KR20000018587A (ko) * 1998-09-03 2000-04-06 윤종용 액정 표시 장치의 구동 회로 및 구동 방법
KR20030086047A (ko) * 2002-05-03 2003-11-07 삼성전자주식회사 액정 표시 장치 및 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297827A (ja) * 1992-04-17 1993-11-12 Hitachi Ltd 液晶表示装置
JPH09101766A (ja) * 1995-07-31 1997-04-15 Canon Inc 画像処理方法及び装置
KR20000018587A (ko) * 1998-09-03 2000-04-06 윤종용 액정 표시 장치의 구동 회로 및 구동 방법
KR20030086047A (ko) * 2002-05-03 2003-11-07 삼성전자주식회사 액정 표시 장치 및 그 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437129B2 (en) 2014-01-29 2016-09-06 Samsung Electronics Co., Ltd. Display driving integrated circuit, display device, and method used to perform operation of display driving integrated circuit

Similar Documents

Publication Publication Date Title
US8314763B2 (en) Display device transferring data signal with clock
US7705841B2 (en) Display system and method for embeddedly transmitting data signals, control signals, clock signals and setting signals
US9589524B2 (en) Display device and method for driving the same
US9524693B2 (en) Display device and method for driving the same
US20070216630A1 (en) Method for transmitting data signals and control signals using a signal data bus and related apparatus
KR20180024283A (ko) 표시장치 및 이의 구동방법
JP2003323147A (ja) 表示装置及びその駆動方法
US20200082775A1 (en) Display driving method, display driving device and display device
US6954200B2 (en) Flat panel display
US10121404B2 (en) Data driver and display apparatus including the same
US20090303217A1 (en) Transmission interface for reducing power consumption and electromagnetic interference and method thereof
JP4195429B2 (ja) シリアルプロトコル式パネル表示システム、ソースドライバ、及びゲートドライバ
WO2015020764A1 (en) Utilizing gray code to reduce power consumption in display system
US10013944B2 (en) Display device and source driver for bit conversion of image data
KR100897163B1 (ko) 데이터 전송 방법 및 이를 이용한 액정표시장치
US8217948B2 (en) Display interface system, display device and display system
US20100259510A1 (en) Apparatus for data encoding in LCD Driver
KR101788860B1 (ko) 액정표시장치
JP6465583B2 (ja) タイミングコントローラおよびそれを用いたディスプレイ装置
US7821483B2 (en) Interface circuit for data transmission and method thereof
CN114613338B (zh) 一种像素数据的改善方法、像素矩阵驱动装置及显示器
KR102064152B1 (ko) 표시 장치 및 그것의 구동 방법
KR20140074604A (ko) 액정표시장치 및 그 구동 방법
KR101850160B1 (ko) 표시장치와 그 데이터 압축 전송 방법
CN106911906A (zh) 一种实现4k超高清视频输入显示的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 11